Nothing Special   »   [go: up one dir, main page]

JPS61131552A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS61131552A
JPS61131552A JP25334584A JP25334584A JPS61131552A JP S61131552 A JPS61131552 A JP S61131552A JP 25334584 A JP25334584 A JP 25334584A JP 25334584 A JP25334584 A JP 25334584A JP S61131552 A JPS61131552 A JP S61131552A
Authority
JP
Japan
Prior art keywords
layer
solder resist
resin
coated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25334584A
Other languages
English (en)
Inventor
Takehiko Kobayashi
武彦 小林
Ko Saito
洸 斉藤
Masayuki Saito
雅之 斉藤
Hiroshi Ohira
洋 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25334584A priority Critical patent/JPS61131552A/ja
Publication of JPS61131552A publication Critical patent/JPS61131552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は混成集積回路装置に関し、特に放熱性が良好
でかつ抵抗印刷された回路基板を用いて小型化した混成
集積回路装置で、ＳＳＲ（ソリッドステートリレ）製品
に適用されるものである。
〔発明の技術的背景とその問題点〕
従来の混成集積回路装置で、その回路基板はアルミニウ
ム基材にエポキシフェノール系絶縁層を塗布し、接着剤
によって銅箔を積層被着しこれをエツチングにより回路
パターンに形成し、さらに。
抵抗印刷して形成されたものによっている。そして、第
２図には取上の回路基板（Ｂ匹）を底面とする枠状に外
囲器側壁（１０２）で形成された外囲器（里）内に回路
部品を配設したＳＳＲ製品を例示する。この図に示され
る回路基板（遅利）において、（１０Ｌａ）はアルミニ
ウム基材、（１０１ｂ）は絶縁層、（１０１ｃ）は銅箔
の回路パターン、　（１０１ｄ）は抵抗休店である。
次に回路基板（月利）上の回路パターン（１０１ｃ）に
は回路部品（１０３）例えばパワー半導体素子等がはん
だ層（１０４）で接続されて所定の回路が形成される。
また、外囲器（１０５）において、’　（１０５ａ）は
外部端子で図示のものは外囲器側壁に固定され、外囲器
内には封入樹脂（１０６）が充填されている。
取上の構造の混成集積回路装置は、まずその回路基板が
製造にあたり、絶縁層上に積層被着された銅箔にエツチ
ング加工して回路パターンに形成する加工工程、製造装
置が多様で高価につくため、これが製品（混成集積回路
装置）を高価にする。また、回路基板に用いられるソル
ダレジストと封入樹脂の各樹脂が異種であったため、相
互の密着が悪く耐湿性に問題があった。
なお、回路基板にフェノール基板に銀の導体を印刷し、
さらに抵抗体を印刷したものがあるが、放熱特性が良好
でないことと、銀がはんだ付けの際にはんだ喰われを起
し易いことなどにより製品の品質維持に重大な問題があ
った。
〔発明の目的〕
この発明は上記従来の問題点に鑑み、改良された回路基
板と封入樹脂によって耐湿核皮く信頼性の高い混成集積
回路装置を得ることを目的とする）　　　　　　もので
ある・ 〔発明の概要〕 この発明にかかる混成集積回路装置は、絶縁性有機高分
子体層で被覆された金属基村上に炭素粉末と有機バイン
ダからなる抵抗ペースト層、Ａｇ＋Ｐｄ、　Ａｕ、　Ｐ
ｔのいずれかを含むＣｕ粉末８５〜９５重量％と熱硬化
性樹脂からなる導体ペースト層とソルダレジスト層と前
導体露出部に設けられたＮｕめっき層とを有する回路基
板、前記回路基板上面にはんだ接合された回路部品、前
記回路基板を含む外囲器、および前記外囲器内に封入さ
れた前記ソルダレジスト層と同系の封入樹脂を備えたこ
とを特徴とする。
〔発明の実施例〕
以下にこの発明の１実施例を第１図を参照して説明する
。
なお、この集積回路装置で従来と変わらない部品につい
ては図面に同じ符号をつけて示し説明を省略する。
回路基板（１）において、金属基体（１１）に例えば板
厚２．Ｏｍ−のアルミニウム板を用い、この上面に絶縁
性有機高分子体層（１２）の例えば樹脂系でエポキシ樹
脂、フェノール樹脂、ポリエステル樹脂、あるいは上記
樹脂と金属酸化物との混合体が被着されている。なお、
これらは上記アルミニウムに限られず、鉄、ニッケル、
ステンレス、銅またはその他種々の放熱性の良い合金板
でもよい。また。
上記絶縁性有機高分子体ＪＩＩＦ（１２）上に印刷塗布
し不活性ガス中で硬化させて形成された炭素粉末と有機
バインダからなる抵抗ペースト層（１３）、また、この
上にＡｇ、　Ｐｄ、　Ａｕ、　Ｐｔのいずれかを含むＣ
ｕ粉末８５〜９５重量％と熱硬化性樹脂からなる導体ペ
ースト層（１４）が重ねて印刷塗着され非酸化性のガス
中にて加熱を施し硬化形成される。このように多量の銅
粉末の配合を可能にするには熱硬化性樹脂として平均分
子量が１０，０００以上のものを用いることが望ましく
、例えばエポキシ樹脂、フェノール樹脂、フェノキシ樹
脂、ポリイミド樹脂等の縮合度合を上げたものを挙げる
ことができる。また。
上記加熱は２５０〜４００℃が好適であり、これを非酸
化性ガス中で焼成を施すことにより銅ペースト中の樹脂
あるいは溶剤の一部が熱分解して一酸化炭素になり、銅
表面を清浄化すると同時に樹脂の硬化時の収縮による圧
力により銅粉末同士に圧力を与えるので、銅粉末同士の
原子の相互拡散を生じ。
樹脂マトリックス中に銅の鎖構造が形成され導電性が著
しく向上するのである。
ついで、はんだ付部位以外が覆われる様１こソルダレジ
スト層（１５）を設ける。ソルダレジスト層は熱硬化性
樹脂、紫外線硬化性樹脂のいずれでもよいが、ｌＲ表面
の酸化を抑えるために１４０℃以下で硬化するものを選
択する。この例ではエポキシ樹脂を適用した。
次に、露出した銅表面にニッケル無電解めっきを施す。
このめっきは上記鋼ペーストの印刷塗着後の加熱処理に
よって充分導電性が高く形成されるので、めっき被着は
容易に達成される。
取上の如く形成された回路基板（１）上の回路パターン
（１４）には回路部品（１０３）、例えばパワー半導体
素子等がはんだ層（１０４）で接続されて所定の回路が
形成される。
次に、外囲器に封入樹脂（１６）が封入されているが、
この封入樹脂に前記ソルダレジストと同系の封入樹脂、
例えばソルダレジスト層（１５）がエポキシ胡脂の場合
において、同系のエポキシ樹脂を用いた。
〔発明の効果〕
この発明によると９回路基板が銅粉末印刷導体を採用し
、かつニッケル無電めっきを施した基板を採用したので
、コスト低減、はんだ付性に関して高い信頼性が得られ
るという顕著な効果がある。
次に、回路基板に塗着されるソルダレジストと封入樹脂
を同系便脂を用いることによって、接着を良好なものと
し耐湿性でも、信頼性の高いものが得られるという顕著
な効果がある。
【図面の簡単な説明】
第１図はこの発明の１実施例の混成集積回路装置の断面
図、第２図は従来の混成集積回路装置の断面図である。 天、」狭　　　　　回路基板 １０１ａ　　　　　　　金属基板 １２　　　　　　　　絶縁性有機高分子体層１３　　　
　　　　　抵抗ペースト層 １４　　　　　　　　導体ペースト層 １５　　　　　　　　ソルダレジスト層１６　　　　　
　　　封入樹脂

Claims (1)

    【特許請求の範囲】
  1. 　絶縁性有機高分子体層で被覆された金属基材上に炭素
    粉末と有機バインダからなる抵抗ペースト層Ａｇ，Ｐｄ
    ，Ａｕ，Ｐｔのいずれかを含むＣｕ粉末８５〜９５重量
    ％と熱硬化性樹脂からなる導体ペースト層とソルダレジ
    スト層と前導体露出部に設けられたＮｉめっき層とを有
    する回路基板、前記回路基板上面にはんだ接合された回
    路部品、前記回路基板を含む外囲器、および、前記外囲
    器内に封入され前記ソルダレジスト層と同系の封入樹脂
    を備えた混成集積回路装置。
JP25334584A 1984-11-30 1984-11-30 混成集積回路装置 Pending JPS61131552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25334584A JPS61131552A (ja) 1984-11-30 1984-11-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25334584A JPS61131552A (ja) 1984-11-30 1984-11-30 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS61131552A true JPS61131552A (ja) 1986-06-19

Family

ID=17250035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25334584A Pending JPS61131552A (ja) 1984-11-30 1984-11-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS61131552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374788A (en) * 1992-10-09 1994-12-20 International Business Machines Corporation Printed wiring board and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374788A (en) * 1992-10-09 1994-12-20 International Business Machines Corporation Printed wiring board and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US5019944A (en) Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5897724A (en) Method of producing a hybrid integrated circuit
GB2090614A (en) Conductive pastes
JPH0759660B2 (ja) 導電性組成物
JP2004534362A (ja) 導電体製造のための低温方法および組成物
JPS61131552A (ja) 混成集積回路装置
JPS6258395B2 (ja)
JP3472523B2 (ja) 電気素子内蔵配線基板
JP2627509B2 (ja) 導電層を有する電子部品
JPH0410754B2 (ja)
JP4683768B2 (ja) 配線基板
JP2537893B2 (ja) 電子回路基板の製造方法
JPH1154865A (ja) 多層配線基板およびその製造方法
JPS60217694A (ja) 回路基板の製造方法
JP6738690B2 (ja) セラミックス配線基板の製造方法
JP2720063B2 (ja) 配線基板の製造方法
JPS6231190A (ja) 電子回路基板及びその製造方法
JPS61216391A (ja) 多層回路基板の製造方法
JP3398291B2 (ja) 配線基板
JPS6293993A (ja) 電子回路装置とその実装方法
JPS6031116B2 (ja) 電気配線回路基板およびその製造方法
JPH0221669B2 (ja)
JPH04349690A (ja) 回路基板
JPH069167U (ja) 可撓性回路基板
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置