JPS61131057A

JPS61131057A - シリアルｉ／ｏ方式

Info

Publication number: JPS61131057A
Application number: JP59251533A
Authority: JP
Inventors: Ikuo Yoshida; 吉田　生雄
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-11-30
Filing date: 1984-11-30
Publication date: 1986-06-18
Anticipated expiration: 2009-08-03
Also published as: JPH0658655B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、自動車電話端局装置を含む、小型携帯が要求
される端末装置の装置構成ユニット間のインターフェー
ス方式に関する。

〔従来の技術及び発明が解決しようとする問題点〕従来
、この種のインターフェースとしてシリアルインターフ
ェースが使われているが、その実現方式としてＲ８２３
２Ｃのような標準インターフェースを用いる場合と、マ
イクロプロセッサの汎用１／Ｏポートヲ介してアルゴリ
ズムをソフトウェアで行なう場合がある。前者はマイク
ロプロセッサで制御するためのソフトウェアの増加は少
ないが、標準インターフェース用として用意された汎用
ＬＳＩを必要とするためハード量の増加はまぬがれない
所であった。後者は装置構成ユニットの機能動作のため
に用意されたＩ／Ｏポートの未使用ポートを使ってシリ
アルインターフェースを行なうため。

ハード量の増加はないが、ソフトウェアの負荷が大キク
、高速でのシリアルインターフェースが実現困難でしば
しば動作速度の点で問題となることがあった。

最近、装置の小型化、携帯化の要求が高まるにつれてそ
の要求を満足するためには、ハード、ソフトともに現状
より極めて小さくすることが急務であり、それに適した
シリアルインターフェースが待ち望まれていた。

本発明の目的は、このような小型、携帯機器のインター
フェースとしての要求を十分満足するシリアルインター
フェース方式（即ちシリアルｒ／Ｏ方式）を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明は、ハードウェア及びソフトウェアの双方が最も
小さくかつ高速で動作可能なシリアルインターフェース
を実現するため、最近、マイクロプロセッサに内蔵され
るようになったマルチＣＰＵのためのクロック、データ
入力、データ出力のシリアルＩｈ線を使うことを第１の
手段とし、さらにインターフェースとして前記シリアル
Ｉ／Ｏ線に加えて制御線を１本付加してシリアルＩ／Ｏ
線の制御機能をもつプログラムをマイクロプロセッサの
１つに搭載することにより、シリアルインターフェース
のバス化を可能にし、同じインターフェース線上に複数
のマイクロプロセッサを接続できるようにしたため、信
号線数を従来のシリアルインターフェースのように１対
１で用意する必要がなくなり、１対多又は多対多の接続
を可能にし、拡張性をもたせることができる。

また制御機能を有するマイクロプロセッサからシリアル
Ｉｈ線のうちのクロックを出力し、他のマイクロプロセ
ッサはこのクロックに同期してデータの入出力を行なう
ためアルゴリズムが簡単で高速動作に対し十分信頼性を
保証できるシリアルインターフェース方式（即ちシリア
ルＩ／Ｏ方式）である。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例によるシリアルインターフェー
スの構成を示すもので、１は制御機能を有するマイクロ
プロセッサであり、２及び３は本発明のシリアルインタ
ーフェースを使用するマイクロプロセッサであり、それ
ぞれ設計された機能処理を行ない、必要なデータの入出
力をシリアルインターフェースを通して行なう。４〜７
は上記マイクロプロセッサ１〜３を結ぶシリアルＩ／Ｏ
線でおる。４はマイクロプロセッサ１から見てシリアル
入力データ線であり、プロセッサ２及び３から見ればシ
リアル出力データ線となる。５はマイクロプロセッサ１
から見てシリアル出力データ線テアリ、マイクロプロセ
ッサ２及び３から見れば　　１シリアル入力データ線と
なっている。６は前記シリアルデータ線４及び５によっ
て送受されるデータのための同期クロック線であり、こ
の同期クロックはマイクロプロセッサ１が出力し、マイ
クロプロセッサ２及び３は入力信号として扱う。このク
ロックに同期してシリアルデータ線４及び５に送受され
るデータを処理するものとする。７はマイクロプロセッ
サ２及び３がシリアルデータの出力を行ないたい時にそ
の出力信号でこの信号線をアクティブにし、制御機能を
もつマイクロプロセッサｌにシリアルデータ出力のため
の制御要求を通知する制御線である。

第１図よりわかるように、マイクロプロセッサノ増設ａ
　、マイクロプロセッサ２又は３に内蔵されているシリ
アルインターフェースのためのソフトウェアと同じソフ
トウェアを持つマイクロプロセッサを７リアルＩ／Ｏ線
４〜７に接続することにより、簡単に行なうことができ
る。

次に、第２図のタイミングチャートを用いて。

第１図のシリアルＩ／Ｏ線４〜７の動作を説明する。

なお、シリアル入力データ線４の信号をＳＩ、シリアル
出力データ線５の信号をＳＯ１同期クロック線６の信号
をＳＣＫ　、制御線７の信号をＲＥＱとして以下説明を
するものとする。また、第１図の実施例において、マイ
クロプロセッサは最大で１６個接続可能で、マイクロプ
ロセッサ間のシリアルデータ転送バイト数は最大１６バ
イトであるとして説明を行なう。

第２図において、シリアル出力データＳＯは８ビツトを
１フレームとして行なう場合を示しておシ、同期クロッ
クＳＣＫはその立上シボインドでシリアル出力データＳ
Ｏをサンプリングすればよいようなタイミングで８個送
出される。第２図は。

制御機能を有するマイクロプロセッサ１よりマイクロプ
ロセッサ２又は３にデータを転送する場合を示しており
、この場合に制御線ＲＥＱはインアクティブのままであ
り、シリアル入力データＳＩにはデータ信号は発生しな
い。データの転送はシリアル出力データＳＯによりマイ
クロプロセッサ２及び３０両方に送出される。マイクロ
プロセッサ２及び３はシリアル出力データＳＯを常時受
信しているが１次に示す制御アルゴリズムにより自分に
必要なデータ信号かを判断して内部に取り込むかどうか
を判断するものである。即ち、転送手順゛としては、マ
イクロプロセッサ１よシ最初のフレームで送出される８
ビツトデータは、転送先のＩＤ番号８と転送バイト数９
を内容とするもので２本実施例では８及び９はそれぞれ
４ビツトずつとしである。続くフレームより、最初のフ
レームで示したデータ数のデータをシリアル出力データ
ＳＯとして同期クロックＳＣＫにより送出する。この送
出データを第２図の／Ｏに示す。送出データを複数のプ
ロセッサに対して送出する場合は１以上の動作を必要な
回数〈シかえず。また、接続されているマイクロプロセ
ッサすべてに対して同じデータ信号を送出する場合は第
１フレームに送出するＩＤ番号９にあらかじめ、その内
容の番号を割り振っておくことにより１行なうことがで
きる。

次に、マイクロプロセッサ３より、制御機能を有するマ
イクロプロセッサ１にデータを送出する場合のアルゴリ
ズムを、第３図のタイミングチャートを用いて説明する
。第３図において、マイクロプロセッサ３はデータの送
出要求として制御線ＲＥＱをアクティブにすると、制御
機能を有するマイクロプロセッサ１はこれを認識し、デ
ータ送出要求がどのマイクロプロセッサからあがってい
るかをポーリングするため、まず、シリアルデータ出力
Ｓｏにマイクロプロセッサ２に対して送出要求確認信号
１１を送出する。最初にマイクロプロセッサ２に対して
信号１１を送出するのはＩＤ番号がマイクロプロセッサ
３よりも若いからである。

送出確認信号１１を送出した後、同期クロックＳＣＫを
８ピツト送出することで、七のＩＤ番号のマイクロプロ
セッサがシリアル入力データＳＩに送出要求を出してい
るかどうかを調べる。第３図、においては、マイクロプ
ロセッサ２は送出要求がなく、同期クロックＳＣＫに同
期してシリアル入力データＳＩにデータを出力しないた
め、制御機能を有するマイクロプロセッサ１はマイクロ
プロセッサ２から送出要求が出ていないことを認識でき
　　）る。つづいて、マイクロプロセッサ１はマイクロ
プロセッサ３に対して送出要求確認信号１２ｔ−同様に
送出し、続いて同期クロックＳＣＫを８ビツト送出する
。この場合、マイクロプロセッサ３は送出要求があるの
でシリアル入力データＳＩに送出要求信号１３を出力す
る。送出要求信号１３には。

マイクロプロセッサ３のＩＤ番号と送出バイト数が内容
として含まれているため、マイクロプロセッサ１は同期
クロックＳＣＫを送出してそのバイト数だけマイクロノ
ロセッサ３よりの送出データを受信する。マイクロプロ
セッサ３はデータの送出が完了すると、制御線ＲＥＱを
インアクティブにし。

送出が終了したことを他のマイクロプロセッサに通知し
て送出アルゴリズムを終了する。制御機能ヲ有スるマイ
クロプロセッサ１は上記のようにして接続されている。

複数のマイクロプロセッサからの送出データを受信する
ことができるので、１対多の接続が可能である。

次に別の実施例としてマイクロプロセッサ２よりマイク
ロプロセッサ３にデータを送出する場合について第４図
を参照して説明する。まず、マイクロプロセッサ２は第
３図において説明したのと同様に制御線ＲＥＱをアクテ
ィブてし、送出要求をフィクロプロセッサ１に通知する
。マイクロプロセッサ１はポーリングを開始し、マイク
ロプロセッサ２に対する送出要求確認信号１４を送出す
る。

マイクロプロセッサ２はこれに応えて送出要求信号１５
をシリアル入力データＳＩに送出するため。

マイクロプロセッサ１はマイクロプロセッサ２より送出
要求があることを認識できる。さらに送出要求信号１５
には、フィクロプロセッサ２のＩＤ番号とマイクロプロ
セッサ３のＩＤ番号を含むことから、マイクロプロセッ
サ２よシマイクロプロセッサ３に対してデータの転送が
必要なことも同時に認識できる。つづいてマイクロプロ
セッサ１とマイクロプロセッサ２は連動してシリアルＩ
／Ｏ線のうちシリアル入力データＳＩとシリアル出力デ
ータＳＯの切換え動作を行なう。すなわち、今まで、制
御機能を有するマイクロプロセッサ１が出力し、マイク
ロプロセッサ２及び３が入力として使っていたシリアル
出力データＳＯ線を、マイクロプロセッサ２が出力とし
て使用でき、マイクロプロセッサ１及び３が入力として
使用できるように、また切換えが行なわれると同時に、
マイクロプロセッサ１が入力として使い、マイクロプロ
セッサ２及び３が出力として使っていたシリアル入力デ
ータＳＩ線を、マイクロプロセッサ２が入力して使用で
き、マイクロプロセッサ１及び３が出力として使用でき
るように切換えが行なわれる。

その後、マイクロプロセッサ１より同期クロックＳＣＫ
を８ビツト送出した際、マイクロプロセッサ２はシリア
ル出力データＳＯに送出先のＩＤ番号と送出バイト数を
内容とする信号１６を送出することで。

マイクロプロセッサ３に対してデータの受信を行なわせ
ることを可能にする。マイクロプロセッサ１はシリアル
Ｉ／Ｏ線の切換えによシ上記信号１６の送出先ＩＤ番号
と送出バイト数を認識できるので、そのバイト数分の同
期クロックＳＣＫを送出し。

マイクロプロセッサ２よりマイクロプロセッサ３にデー
タの転送を行なわせた後、マイクロプロセッサ２が送出
を終了し、シリアルＩ／Ｏ線のＳＩ及びＳＯをもとの状
態に切換え、制御線ＲＥＱをインアクティブに戻したの
を確認して、シリアル■ん線のＳＩ及びＳＯをもとに切
換えてシーケンスを完了する。上記第４図で示したアル
ゴリズムは第３図で説明したものに比べて多少異なって
はいるが、この場合は全く同一のハード構成であシなが
ら、制御機能をもたないマイクロプロセッサ同志のデー
タ転送をも可能にすることから、多対多の接続も実現で
きるものである。

〔発明の効果〕

以上説明したように本発明では、マイクロプロセッサに
内蔵されているマルチＣＰＵ方式のためのシリアルＩ／
Ｏ線に加え、制御線を１本追加することにヨリ、シリア
ルインターフェースのバス化を可能にし、ハード、ソフ
トウェアの最も少ないかつ拡張性のあるシリアルインタ
ーフェースを実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を部分的に示したブロック図
、第２図は第１図に示したシリアルＩ／Ｏ線の使用例を
示すタイミングチャート、第３図は第１図に示したシリ
アルＩ／Ｏ線の別の使用例を示すタイミングチャート、
第４図は第１図に示したシリアルＩ／Ｏ線の更に別の使
用例を示すタイミングチャートである。１・・・制御機能を有するマイクロプロセッサ。２・・・シリアルＩ／Ｏ線に接続されたマイクロプロセ
ッサ（１）、３・・・シリアルＩ／Ｏ線に接続されたマ
イクロプロセッサ（２）　、　４・・・シリアル入力デ
ータ線。５・・・シリアル出力データ線、６・・・同期クロック
線。７・・・制御線、８・・・シリアル出力データ中のＩＤ
番号を示す４ビツト、９・・・シリアル出力データ中の
送出バイト数を示す４ビツト、／Ｏ・・・シリアル出力
データを使って転送されるデータ、１１・・・送出要求
確認信号（１）　、　１２・・・送出要求確認信号（２
）。１３・・・送出要求信号、１４・・・送出要求確認信号
。１５・・・送出要求信号、１６・・・送出先のＩＤ番号
と送出バイト数を含むシリアル出力データ。第１図第２図ＲＥＱ□

Claims

【特許請求の範囲】１、複数のマイクロプロセッサを有する端末機器の装置
構成におけるマルチＣＰＵシステムのためのシリアルイ
ンターフェースにおいて、クロック、データ入力、デー
タ出力のシリアルＩ／Ｏ線を用いる前記マルチＣＰＵの
プロセッサのうちの１つに、シリアルＩ／Ｏ線を制御す
るためのプログラムを搭載し、さらに前記シリアルＩ／
Ｏ線に加え、制御を行なうための制御線を追加すること
により、該制御線と前記制御機能を有するマイクロプロ
セッサとによって前記シリアルＩ／Ｏ線をバス化して共
用することを可能にするとともに、前記制御機能を有す
るマイクロプロセッサ以外のシリアルインターフェース
で接続された複数のマイクロプロセッサは、データの受
信を常時行ない、データの送信の際は前記制御線をアク
ティブにすることにより、前記制御機能を有するマイク
ロプロセッサに送信の要求を通知して前記制御機能を有
するマイクロプロセッサに、シリアルインターフェース
の制御を行なわせた後にデータの送信を行なうことによ
りシリアルインターフェースをバス化して使用すること
を特徴とするシリアルＩ／Ｏ方式。２、前記シリアルＩ／Ｏ線のうち、クロックは前記制御
機能を有するマイクロプロセッサが出力し、他のマイク
ロプロセッサは入力として扱い、前記シリアルＩ／Ｏ線
へのデータ入力、データ出力はクロックに同期して行な
う特許請求の範囲第１項記載のシリアルＩ／Ｏ方式。３、前記制御機能を有するマイクロプロセッサ以外のマ
イクロプロセッサから、前記制御機能を有するマイクロ
プロセッサにデータの送出をする場合、前記制御線をア
クティブにして送出要求のあることを前記制御機能を有
するマイクロプロセッサに通知し、前記制御機能を有す
るマイクロプロセッサより、前記シリアルＩ／Ｏ線に接
続されている複数のマイクロプロセッサに割りふられた
ＩＤ番号を含むポーリングデータを送出させ、前記制御
線をアクティブにしたマイクロプロセッサは自分に対す
るポーリングデータを受信した時に、その応答として自
分のＩＤ番号と送出データ数を含む応答信号を送出する
ことにより、前記制御機能を有するマイクロプロセッサ
に前記制御線をアクティブにしたマイクロプロセッサの
ＩＤ番号と送出データ数を認識させるとともに、前記制
御機能を有するマイクロプロセッサは送出データ数に相
当するクロックを送出して前記送出要求を発生したマイ
クロプロセッサからの送出データの受信を行なう特許請
求の範囲第１項又は第２項記載のシリアルＩ／Ｏ方式。４、前記制御機能を有するマイクロプロセッサ以外のマ
イクロプロセッサ間においてデータの転送を行なう場合
、送出要求のあるマイクロプロセッサは前記制御線をア
クティブにし、前記制御機能を有するマイクロプロセッ
サに送出要求のあることを通知し、前記制御機能を有す
るマイクロプロセッサより、前記シリアルＩ／Ｏ線に接
続された複数のマイクロプロセッサに割りふられたＩＤ
番号を含むポーリングデータを送出させ、前記制御線を
アクティブにしたマイクロプロセッサは自分に対するポ
ーリングデータを受信した時に、その応答として自分の
ＩＤ番号とデータ転送先のマイクロプロセッサのＩＤ番
号を含む応答信号を送出することにより、前記制御機能
を有するマイクロプロセッサに前記制御線をアクティブ
にしたマイクロプロセッサのＩＤ番号とデータ転送先の
マイクロプロセッサのＩＤ番号を認識させるとともに、
シリアルＩ／Ｏ線の制御を、前記制御機能を有するマイ
クロプロセッサから前記制御線をアクティブにしたマイ
クロプロセッサに移させ、前記制御線をアクティブにし
たマイクロプロセッサはデータ転送先のＩＤ番号と送出
データ数を含む送出要求信号を送出し転送先のマイクロ
プロセッサに知らせるとともに、前記制御機能を有する
マイクロプロセッサにも上記送出要求信号を受信させ、
データ転送に必要なクロックを供給させてデータの転送
を行なう特許請求の範囲第１項又は第２項記載のシリア
ルＩ／Ｏ方式。