JPS6086602A - 多重化制御方式 - Google Patents
多重化制御方式Info
- Publication number
- JPS6086602A JPS6086602A JP58196576A JP19657683A JPS6086602A JP S6086602 A JPS6086602 A JP S6086602A JP 58196576 A JP58196576 A JP 58196576A JP 19657683 A JP19657683 A JP 19657683A JP S6086602 A JPS6086602 A JP S6086602A
- Authority
- JP
- Japan
- Prior art keywords
- control system
- output
- control
- error
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は制御特性の異なる系を組みあわせて構成した
多重化制御方式に関するものである。
多重化制御方式に関するものである。
従来多重化システムの多くは、同じハードウェアおよび
ソフトウェアを持つ系を複数台組みあわせて多重化シス
テムを構成していた。第1図はその2重化構成の場合に
おける多重化システムを示す。
ソフトウェアを持つ系を複数台組みあわせて多重化シス
テムを構成していた。第1図はその2重化構成の場合に
おける多重化システムを示す。
第1図において、10けプロセスデータ、11は主系制
御装置、12は従系制御装置、13はデータリンク装置
、14は切換装置、15は制御対象である。
御装置、12は従系制御装置、13はデータリンク装置
、14は切換装置、15は制御対象である。
次に動作について説明する。
第1図において、収集したプロセスデータ10は主系及
び従系制御装置11.12に送られ、主系制御装置11
の演算結果はデータリンク装置13を通して従系制御装
置12に送信され、主系制御装置11が故障した場合に
、切換装置14が動作し、従系制御装置12による制御
が開始される。
び従系制御装置11.12に送られ、主系制御装置11
の演算結果はデータリンク装置13を通して従系制御装
置12に送信され、主系制御装置11が故障した場合に
、切換装置14が動作し、従系制御装置12による制御
が開始される。
このとき演算データはデータリンク装置13を通じて、
常時又は故障発生時に従系システム12に送信されてい
るので制御はバンプレスに切り換わり、安定に継続され
る。
常時又は故障発生時に従系システム12に送信されてい
るので制御はバンプレスに切り換わり、安定に継続され
る。
従来の多重化制御方式の考え方は、異なるハードウエア
、例えばアナログ系とディジタル系との各々の機器を用
いた多重化システムに適用すると制御演算データのトラ
ッキングが困難となシ、シかもバンプレス切換の実現す
るのに技術にも問題があった。
、例えばアナログ系とディジタル系との各々の機器を用
いた多重化システムに適用すると制御演算データのトラ
ッキングが困難となシ、シかもバンプレス切換の実現す
るのに技術にも問題があった。
この発明は、上述のような問題を除去するためになされ
たもので、主制御系をアナログ系で、また従制御系をデ
ィジタル系のハードウェアで診断およびバックアップす
る多重化制御方式において。
たもので、主制御系をアナログ系で、また従制御系をデ
ィジタル系のハードウェアで診断およびバックアップす
る多重化制御方式において。
それらの制御出力誤差が発散せずかつ主制御系が異常の
場合にけ誤差がなくバンプレスに別のバックアップ系に
切シ換える多重化制御方式を提供することを目的として
いる。
場合にけ誤差がなくバンプレスに別のバックアップ系に
切シ換える多重化制御方式を提供することを目的として
いる。
以下この発明の一実施例を図について説明する。
第2図において、10は収集したプロセスデータ、15
は制御対象であり21け主制御系のアナログPID演算
部、22は従制御系のディジタルPID演算部、23け
アナログP I D演算部21の出力とディジタルPI
D演算部22の出力との制御誤差をめる加減演算部、2
4は誤差に対する一次遅れ演算部である。このようにア
ナログPID演算部21はハードウェアで、またディジ
タルPID演算部22.加減演算部23.−次遅れ演算
部24はソフトウェアによってそれぞれ実現される。2
5は切換装置である。
は制御対象であり21け主制御系のアナログPID演算
部、22は従制御系のディジタルPID演算部、23け
アナログP I D演算部21の出力とディジタルPI
D演算部22の出力との制御誤差をめる加減演算部、2
4は誤差に対する一次遅れ演算部である。このようにア
ナログPID演算部21はハードウェアで、またディジ
タルPID演算部22.加減演算部23.−次遅れ演算
部24はソフトウェアによってそれぞれ実現される。2
5は切換装置である。
ディジタルPID演算部22の出力は、アナログPID
演算部21の出力との出力誤差が所定の設定値以上にな
った時切換装置25に切換信号を発生し主制御系と従制
御系との間の系切換を行うため、もう1つの加減演算部
23と切換信号発生部26が設けられている。
演算部21の出力との出力誤差が所定の設定値以上にな
った時切換装置25に切換信号を発生し主制御系と従制
御系との間の系切換を行うため、もう1つの加減演算部
23と切換信号発生部26が設けられている。
27は切換装置25のリレー動作時にアナログI) I
D演算部21が出力信号の瞬断をトラッキングするの
を防止するための一次遅れ要素である。
D演算部21が出力信号の瞬断をトラッキングするの
を防止するための一次遅れ要素である。
次にこのように構成された本実施例の動作を説明する。
データのドラッギングを行なわない場合主制御系のアナ
ログ系PID演算部21と従制御系のディジタル系PI
D演算部22の演算特性の違いにより、演算誤差が積分
されて出方値が発散してしまう恐れがある。それを避け
るために、アナログ系PID演算部21の積分項に一次
遅れ要素24を通してディジタル系PID演算部22の
積分項拠加算し充分な時間が経過した後に、ディジタル
系PID演算部22の出力誤差をキャンセルさせる。こ
の−次遅れ要素24の時定数Tを適当に選ぶことで主制
御系の異常診断に対する感度を確保しつつ、制御出力の
発散を避けることができる。
ログ系PID演算部21と従制御系のディジタル系PI
D演算部22の演算特性の違いにより、演算誤差が積分
されて出方値が発散してしまう恐れがある。それを避け
るために、アナログ系PID演算部21の積分項に一次
遅れ要素24を通してディジタル系PID演算部22の
積分項拠加算し充分な時間が経過した後に、ディジタル
系PID演算部22の出力誤差をキャンセルさせる。こ
の−次遅れ要素24の時定数Tを適当に選ぶことで主制
御系の異常診断に対する感度を確保しつつ、制御出力の
発散を避けることができる。
また1手動操作あるいは従制御系のディジタル糸PID
演算部22の制御時にはこの一次遅れ要素24をリセッ
トし、この−次遅れ項が制御特性に影響しないようにす
る。
演算部22の制御時にはこの一次遅れ要素24をリセッ
トし、この−次遅れ項が制御特性に影響しないようにす
る。
なお上記実施例では主制御系と従制御系との間のPID
演算処理のうちの1成分についてのみ補正を考えたが、
PIDの各大刀成分に対して出力誤差の一次遅れを補正
入力として加算しても同様の効果を奏する。
演算処理のうちの1成分についてのみ補正を考えたが、
PIDの各大刀成分に対して出力誤差の一次遅れを補正
入力として加算しても同様の効果を奏する。
以上のようにこの発明によれば、異なる制御特性を持つ
制御系を多重化できるので9例えば既設のアナログ制御
方式の信頼性向上対策としても。
制御系を多重化できるので9例えば既設のアナログ制御
方式の信頼性向上対策としても。
容易に多重化が実現できると共に、制御出方誤差を発散
させずに主制御系が異常の場合には誤差がなくバンプレ
スに別の従制御系に切換えることができる等の効果があ
る。
させずに主制御系が異常の場合には誤差がなくバンプレ
スに別の従制御系に切換えることができる等の効果があ
る。
第1図は制御特性が同じ系を組み合わせた従来の多重化
制御方式の構成図、第2図はこの発明の一実施例による
多重化制御方式の構成図を示す。 10・・・プロセスデータ、11・・・主系制御装置。 12・・・従系制御装置、13・・・データリンク装置
。 14・・・切換装置、15・・・制御対象、21・・・
主制御系PID演算部、22・・・従系PID演算部、
23・・・加減演算部、24・・・−次遅れ要素、25
・・・切換装置、26・・・異常診断部、27・・・−
次遅れ要素。 28・・・加減演算部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 手 続 補 正 =V (自発ン 特許庁長官殿 1、事件の表示 特願昭58−196576号2、発明
の名称 多重化制御方式 3、補正を−(−る者 代表者片山仁へ部 5、補正の対象 明細書の発明の詳細な説明の欄 \、 6、補正の内容 明細書をつぎのとおり訂正する。
制御方式の構成図、第2図はこの発明の一実施例による
多重化制御方式の構成図を示す。 10・・・プロセスデータ、11・・・主系制御装置。 12・・・従系制御装置、13・・・データリンク装置
。 14・・・切換装置、15・・・制御対象、21・・・
主制御系PID演算部、22・・・従系PID演算部、
23・・・加減演算部、24・・・−次遅れ要素、25
・・・切換装置、26・・・異常診断部、27・・・−
次遅れ要素。 28・・・加減演算部。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 手 続 補 正 =V (自発ン 特許庁長官殿 1、事件の表示 特願昭58−196576号2、発明
の名称 多重化制御方式 3、補正を−(−る者 代表者片山仁へ部 5、補正の対象 明細書の発明の詳細な説明の欄 \、 6、補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- 互いに制御特性の異なる主制御系調節装置と従制御系調
節装置とを組み合せた多重化制御方式に調節装置で構成
するとともに、上記ディジタル系調節装置は上記アナロ
グ系調節装置との上記制御特性上の差異により生ずる出
力誤差を解消するための補正手段を備えたことを特徴と
する多重化制御方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58196576A JPS6086602A (ja) | 1983-10-18 | 1983-10-18 | 多重化制御方式 |
US06/661,948 US4587470A (en) | 1983-10-18 | 1984-10-17 | Multiplex control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58196576A JPS6086602A (ja) | 1983-10-18 | 1983-10-18 | 多重化制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6086602A true JPS6086602A (ja) | 1985-05-16 |
Family
ID=16360036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58196576A Pending JPS6086602A (ja) | 1983-10-18 | 1983-10-18 | 多重化制御方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4587470A (ja) |
JP (1) | JPS6086602A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60251401A (ja) * | 1984-05-28 | 1985-12-12 | Yamato Scient Co Ltd | 温度制御装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4882669A (en) * | 1983-11-28 | 1989-11-21 | Canon Kabushiki Kaisha | Multi computer fail safe control apparatus |
AU550917B2 (en) * | 1984-04-13 | 1986-04-10 | Toshiba, Kabushiki Kaisha | Process control apparatus with reference model |
US4745541A (en) * | 1986-06-16 | 1988-05-17 | Cincinnati Milacron Inc. | Method and apparatus for process control |
JPH0673081B2 (ja) * | 1987-11-25 | 1994-09-14 | 株式会社日立製作所 | 自動制御装置 |
JPH01186182A (ja) * | 1988-01-19 | 1989-07-25 | Fanuc Ltd | サーボモータの制御装置 |
DE3935958A1 (de) * | 1989-10-27 | 1991-05-02 | Mtu Muenchen Gmbh | Analoger mehrkanalregler |
US5210704A (en) * | 1990-10-02 | 1993-05-11 | Technology International Incorporated | System for prognosis and diagnostics of failure and wearout monitoring and for prediction of life expectancy of helicopter gearboxes and other rotating equipment |
US5229699A (en) * | 1991-10-15 | 1993-07-20 | Industrial Technology Research Institute | Method and an apparatus for PID controller tuning |
DE59306743D1 (de) * | 1993-03-08 | 1997-07-17 | Landis & Gyr Tech Innovat | Elektrische Überwachungsanordnung |
US5504672A (en) * | 1993-09-10 | 1996-04-02 | Hardiman; Ted L. | Industrial process controller and method of process control |
US5452200A (en) * | 1993-10-20 | 1995-09-19 | United Technologies Corporation | Control system that selects proportional-integral control channels having integrator update capability |
JPH11161312A (ja) * | 1997-11-26 | 1999-06-18 | Fanuc Ltd | 数値制御装置 |
US8718799B2 (en) * | 2008-05-12 | 2014-05-06 | Ge Fanuc Intelligent Platforms, Inc. | Method and system for process control configuration changes |
DE102009002689B4 (de) * | 2009-04-28 | 2013-07-11 | Robert Bosch Gmbh | Regelvorrichtung mit wenigstens zwei Reglern |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4031372A (en) * | 1973-11-06 | 1977-06-21 | Westinghouse Electric Corporation | System for manually or automatically transferring control between computers without power generation disturbance in an electric power plant or steam turbine operated by a multiple computer control system |
US4013877A (en) * | 1974-08-13 | 1977-03-22 | Westinghouse Electric Corporation | Combined cycle electric power plant with a steam turbine having an improved valve control system |
US4209734A (en) * | 1978-03-27 | 1980-06-24 | Sperry Corporation | Dynamic equalization system for dual channel automatic pilot |
NL178539C (nl) * | 1979-10-19 | 1986-04-01 | Ihc Holland Nv | Regelstelsel. |
US4504905A (en) * | 1981-09-05 | 1985-03-12 | Lucas Industries Plc | Digital control system including means for maintaining signals supplied thereby within limiting values |
JPS5920182A (ja) * | 1982-07-23 | 1984-02-01 | 株式会社荘大商会 | ゴルフクラブヘツド |
-
1983
- 1983-10-18 JP JP58196576A patent/JPS6086602A/ja active Pending
-
1984
- 1984-10-17 US US06/661,948 patent/US4587470A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60251401A (ja) * | 1984-05-28 | 1985-12-12 | Yamato Scient Co Ltd | 温度制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US4587470A (en) | 1986-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6086602A (ja) | 多重化制御方式 | |
JPS6112589B2 (ja) | ||
JPH037961B2 (ja) | ||
JP2546413B2 (ja) | プロセス制御装置 | |
JPS6230443B2 (ja) | ||
JPH0312322B2 (ja) | ||
JPS60112103A (ja) | ハイブリッド制御装置 | |
GB2311881A (en) | Clock signal source for fault-tolerant data processing systems | |
JP2591110B2 (ja) | 信号切替方式 | |
JP2508231B2 (ja) | 信号処理装置 | |
JP4592982B2 (ja) | クロック切替回路 | |
JPH03241924A (ja) | 切替回路 | |
JPH0487553A (ja) | 検出器の故障検出装置 | |
JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
JPS62229302A (ja) | デジタル制御装置 | |
JPH1079725A (ja) | ディジタル信号処理装置 | |
JPH08110801A (ja) | タービン制御装置 | |
JPH01109499A (ja) | 3重化回路のバランス装置 | |
JP3158697B2 (ja) | 冗長系システムにおける選択制御方式 | |
JPH01279301A (ja) | 計算機分散システム | |
JPS58205203A (ja) | 制御装置 | |
JPH0380303A (ja) | 二重化装置 | |
JPS61125602A (ja) | デイジタル型調節装置 | |
JPS61262801A (ja) | 多重化制御装置 | |
JPS62174801A (ja) | 多重化制御システム |