JPS602710Y2 - automatic phase control device - Google Patents
automatic phase control deviceInfo
- Publication number
- JPS602710Y2 JPS602710Y2 JP9575779U JP9575779U JPS602710Y2 JP S602710 Y2 JPS602710 Y2 JP S602710Y2 JP 9575779 U JP9575779 U JP 9575779U JP 9575779 U JP9575779 U JP 9575779U JP S602710 Y2 JPS602710 Y2 JP S602710Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- gate
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は、テレビジョン信号等の情報信号をパルス符号
化してディジタル信号に変換する際に用いるクロック信
号の位相を一定に保持する自動位相制御装置に関し、特
に、位相制御の基準とする基準位相の急激な変化に即応
して位相制御を行ない得るようにしたものである。[Detailed description of the invention] The present invention relates to an automatic phase control device that maintains a constant phase of a clock signal used when pulse-coding an information signal such as a television signal and converting it into a digital signal. This allows phase control to be carried out in immediate response to sudden changes in the reference phase used as a reference.
一般に、テレビジョン信号をパルス符号化する場合には
、信号処理を容易にし、また、符号化に先立つ標本化の
周波数とテレビジョン信号の色副搬送波周波数との差に
より符号化テレビジョン信号の再生画像に生ずるビート
妨害の発生を低減するために、テレビジョン信号の水平
同期信号に標本化パルスが同期するようにして標本化周
波数を選定するのが通例であり、したがって、標本化パ
ルスの形成やテレビジョン信号の符号化に必要なりロッ
ク信号を発生させる際に、従来は、第1図に示すように
構成した自動位相制御系、すなわち、APC系を設けた
可変周波数の発振器を用いて水平同期信号に位相同期し
たクロック信号を発生させていた。In general, when pulse-coding a television signal, the signal processing is facilitated and the reproduction of the encoded television signal is determined by the difference between the sampling frequency prior to encoding and the color subcarrier frequency of the television signal. In order to reduce the occurrence of beat disturbances in the picture, it is customary to choose the sampling frequency in such a way that the sampling pulse is synchronized with the horizontal synchronization signal of the television signal, and therefore the formation of the sampling pulse and Conventionally, when generating a lock signal required for encoding a television signal, horizontal synchronization was performed using a variable frequency oscillator equipped with an automatic phase control system, that is, an APC system, as shown in Figure 1. A clock signal was generated that was phase-synchronized with the signal.
すなわち、基準発振周波数の発振出力が例えば水平同期
信号に位相同期するとともに、その基準発振周波数がク
ロック周波数に対して例えば整数関係等の関連を有する
ようにした発振周波数制御可能の発振器2の発振出力波
を計数回路3に供給して、例えば水平同期信号の周期毎
にその発振出力波の波数を計数し、その計数出力をデコ
ーダ4に供給する。That is, the oscillation output of the oscillator 2 whose oscillation frequency can be controlled is such that the oscillation output of the reference oscillation frequency is phase-locked with, for example, the horizontal synchronization signal, and the reference oscillation frequency has an integer relationship or the like with respect to the clock frequency. The wave is supplied to a counting circuit 3, which counts the wave number of the oscillation output wave for each cycle of the horizontal synchronizing signal, and supplies the counted output to a decoder 4.
デコーダ4においては、カウンタ3の計数値が例えば水
平同期信号の周期長に適合した基準周波数発振出力波の
所定の波数に達する度毎に、計数出力パルス信号を発生
させるとともにリセットパルスをカウンタ3に印加して
カウンタ3をリセットする。In the decoder 4, each time the count value of the counter 3 reaches a predetermined wave number of the reference frequency oscillation output wave that matches the period length of the horizontal synchronization signal, the decoder 4 generates a count output pulse signal and sends a reset pulse to the counter 3. and reset the counter 3.
デコーダ4からの計数出力パルス信号は位相の基準とす
る水平同期信号とともに位相比較器1に供給して相互の
位相を比較し、その位相比較の結果に応じた比較出力信
号により発振器2の発振周波数を制御し、上述した計数
出力パルス信号と水平同期信号とが位相同期して、発振
周波数が所定の基準発振周波数に保持されるようにする
。The count output pulse signal from the decoder 4 is supplied to the phase comparator 1 together with the horizontal synchronization signal used as a phase reference, and their mutual phases are compared. The count output pulse signal and the horizontal synchronization signal are controlled in phase so that the oscillation frequency is maintained at a predetermined reference oscillation frequency.
しかし、かかる構成を有する従来の自動位相制御系にお
いて、例えば、符号化すべきテレビジョン信号が番組構
成の都合などにより、相互間で同期信号が同期していな
いテレビジョン信号に切換えられた場合などには、位相
制御の基準とする水平同期信号の位相が急激にUNlこ
変化することになるので、かかる基準位相の急変には自
動位相制御系の応答が即座には追髄し得す、したがって
、暫時は安定したクロック信号が得られず、その間、符
号化テレビジョン信号が著しく乱れる、という欠点があ
った。However, in the conventional automatic phase control system having such a configuration, for example, when the television signal to be encoded is switched to a television signal whose synchronization signals are not synchronized due to reasons such as program configuration, etc. Since the phase of the horizontal synchronization signal, which is used as a reference for phase control, changes rapidly, the response of the automatic phase control system can be immediately detected in response to such a sudden change in the reference phase. The drawback is that a stable clock signal cannot be obtained for a while, and during that time the encoded television signal is significantly disturbed.
本考案の目的は、上述した従来の欠点を除去し、位相制
御の基準とする信号に位相の大幅な急変が生じても、即
座に追髄して発振出力の位相を制御し得るようにした自
動位相制御装置を提供することにある。The purpose of the present invention is to eliminate the above-mentioned drawbacks of the conventional technology, and to enable the phase of the oscillation output to be controlled immediately even if a large sudden change in phase occurs in the signal used as the reference for phase control. An object of the present invention is to provide an automatic phase control device.
すなわち、本考案自動位相制御装置は、発振周波数可変
の発振回路と、その発振回路における発振出力波の波数
を計数して所定の波数を計数する度毎にリセットされる
とともに計数出力パルス信号を発生させる計数回路と、
前記計数出力パルス信号と基準同期信号との位相を比較
した結果に応じて前記発振回路の発振周波数を変化させ
る位相比較回路とを有する自動位相制御装置において、
前記計数回路の前記位相制御可能範囲を超えた期間に対
応したゲートパルスを発生させるデコーダ回路と、前記
ゲートパルスと前記基準同期信号とを供給したアンドゲ
ート回路と、そのアンドゲート回路のゲート出力信号と
前記計数出力パルス信号とを供給したオアゲート回路と
を備え、そのオアゲート回路のゲート出力信号により、
前記計数回路をリセットするとともに前記計数出力パル
ス信号を発生させるようにしたことを特徴とするもので
ある。That is, the automatic phase control device of the present invention includes an oscillation circuit with a variable oscillation frequency, and a count output pulse signal that is reset every time a predetermined wave number is counted by counting the wave number of the oscillation output wave in the oscillation circuit. a counting circuit that makes
An automatic phase control device comprising: a phase comparison circuit that changes the oscillation frequency of the oscillation circuit according to a result of comparing the phases of the count output pulse signal and the reference synchronization signal;
A decoder circuit that generates a gate pulse corresponding to a period exceeding the phase controllable range of the counting circuit, an AND gate circuit that supplies the gate pulse and the reference synchronization signal, and a gate output signal of the AND gate circuit. and an OR gate circuit that supplies the counting output pulse signal and the gate output signal of the OR gate circuit.
The present invention is characterized in that the counting circuit is reset and the counting output pulse signal is generated.
以下に図面を参照して実施例につき本考案を説明する。The invention will be explained below by way of example with reference to the drawings.
まず、上述した特徴を有する本考案自動位相制御装置の
構成例を第2図に示し、その各部信号波形を第3図に示
す。First, an example of the configuration of the automatic phase control device of the present invention having the above-mentioned characteristics is shown in FIG. 2, and signal waveforms of each part thereof are shown in FIG. 3.
しかして、第2図に示す本考案装置の構成と第1図に示
した従来装置の構成とを対比すれば明らかなように、本
考案による自動位相制御装置は、第1図に示した構成の
従来装置における計数回路3に、従来接続したデコーダ
4とは別個の他のデコーダ5を接続し、そのデコーダ5
の出力信号と位相制御の基準とする水平同期信号との論
理積とデコーダ4からの前述した計数出力パルス信号と
の論理和により計数回路3をリセットし、通常の位相制
御時には、従来装置におけると同様に、デコーダ4から
の計数出力パルス信号に応じて計数回路3をリセットし
、従来どおりの自動位相制御を行なうとともに、かかる
位相制御の基準とする水平同期信号の位相が大幅に急変
した場合には、散散えず、新たな位相の水平同期信号に
より計数回路をリセットしたうえで、従来どおりの引込
み作用による自動位相制御を行なわせるようにしたもの
である。As is clear from the comparison between the configuration of the device of the present invention shown in FIG. 2 and the configuration of the conventional device shown in FIG. 1, the automatic phase control device of the present invention has the configuration shown in FIG. Another decoder 5 separate from the conventionally connected decoder 4 is connected to the counting circuit 3 in the conventional device, and the decoder 5
The counting circuit 3 is reset by the AND of the output signal of the output signal and the horizontal synchronization signal used as the reference for phase control, and the above-mentioned count output pulse signal from the decoder 4. Similarly, the counting circuit 3 is reset in response to the counting output pulse signal from the decoder 4 to perform automatic phase control as in the past, and when the phase of the horizontal synchronizing signal used as the reference for such phase control changes significantly and suddenly. In this case, the counting circuit is reset by a horizontal synchronizing signal of a new phase without scattering, and then automatic phase control is performed by the conventional pull-in action.
しかして、上述したように位相制御の基準とする水平同
期信号の位相が大幅に急変したときにおける位相制御の
態様の説明を容易にするために、具体的数値例を挙げせ
第2図に示した構成による自動位相制御装置の作用を説
明する。Therefore, in order to facilitate the explanation of the mode of phase control when the phase of the horizontal synchronizing signal used as the reference for phase control changes significantly and suddenly as described above, we will give a specific numerical example as shown in Fig. 2. The operation of the automatic phase control device with the above configuration will be explained.
まず、発振器2の発振周波数可変範囲の中心周波数は、
例えばその発振周波数と整数関係を有するクロック周波
数をテレビジョン信号の色副搬送波周波数り。First, the center frequency of the oscillation frequency variable range of oscillator 2 is
For example, the color subcarrier frequency of a television signal is a clock frequency that has an integer relationship with its oscillation frequency.
の3倍に選定したときには、色副搬送波周波数1.。When the color subcarrier frequency is selected to be three times 1. .
と水平同期周波数fHとの間にはf3゜=墨f8
なる関係があるので、発振器2の中心発振周波数は、計
数回路3に波数を計数して1/(455X3)に逓降し
たときにその計数出力パルス信号が水平同期信号と周波
数、位相ともに同期し得るように、(455×3)fH
に選定する。Since there is a relationship between f3° and horizontal synchronization frequency fH as follows: f3°=black f8, the center oscillation frequency of oscillator 2 is determined by counting the wave number in counting circuit 3 and stepping down to 1/(455×3). (455×3) fH so that the count output pulse signal can be synchronized with the horizontal synchronization signal in both frequency and phase.
be selected.
したがって、発振器2の発振周波数がかかる値の中心周
波数にほぼ等しいときには、第3図に示すように、その
発振出力パルス列すを1/ (455X 3)に逓降し
て得られる計数出力パルス信号Cは水平同期信号aとほ
ぼ位相同期して、水平同期パルスの近傍に生ずる。Therefore, when the oscillation frequency of the oscillator 2 is approximately equal to the center frequency of this value, as shown in FIG. is generated in the vicinity of the horizontal synchronizing pulse in almost phase synchronization with the horizontal synchronizing signal a.
すなわち、水平同期パルスaが印加される度毎に発振出
力パルスbの計数を開始してその計数値が(455X3
)に達したときに現われる計数出力パルスCの位相は、
図に示すように、水平同期パルスaの近傍の発振出力パ
ルスbの位相とほぼ一致する。That is, every time the horizontal synchronizing pulse a is applied, counting of the oscillation output pulse b is started, and the counted value becomes (455X3
) The phase of the counting output pulse C that appears when reaching ) is:
As shown in the figure, the phase almost matches the phase of the oscillation output pulse b near the horizontal synchronizing pulse a.
したがって、計数出力パルスCが水平同期パルスaの近
傍、発振出力パルスの個数で表わして例えば±9個の範
囲内に表われる程度に中心周波数かられずかずれた発振
周波数で発振器2が発振しているときには、位相比較器
1の位相比較出力レベルが発振器2の発振周波数制御可
能範囲内に収まる程度に保たれるので、通常の引込み作
用による自動位相制御が可能である。Therefore, the oscillator 2 oscillates at an oscillation frequency that deviates from the center frequency to such an extent that the count output pulse C appears in the vicinity of the horizontal synchronization pulse a, within a range of, for example, ±9 in terms of the number of oscillation output pulses. Since the phase comparison output level of the phase comparator 1 is maintained within the controllable range of the oscillation frequency of the oscillator 2, automatic phase control using the normal pull-in action is possible.
かかる自動位相制御可能の範囲は、位相制御の基準とす
る水平同期パルスaの周波数精度が高く、位相が安定し
ておればその範囲を狭くし、自動位相制御系のループ利
得を大きくして高感度の安定な自動位相制御を行なうこ
とができる。If the frequency precision of the horizontal synchronizing pulse a used as a reference for phase control is high and the phase is stable, the range in which automatic phase control is possible can be narrowed and the loop gain of the automatic phase control system can be increased. Automatic phase control with stable sensitivity can be performed.
しかしながら、位相制御の基準とする水平同期パルスa
の位相が大幅に急変して、位相比較出力レベルが発振器
2の発振周波数制御可能範囲に対応する位相ずれの範囲
、すなわち、発振出力パルスbの個数で表わして例えば
上述した±9個の範囲を超え、先行する水平同期パルス
aの位置から計数して10個から(455X 3) −
9個すなわち135eaまでの範囲内に次の水平同期パ
ルスaの位置がずれたときには、水平同期パルスaと計
数出力パルスCとが近傍するまでは、両者の位相関係は
乱れたままの状態となり、前述したように、かかるクロ
ック周波数の乱れにより符号化テレビジョン信号の再生
画質は著しく劣化することになる。However, the horizontal synchronizing pulse a used as a reference for phase control
The phase of the oscillator 2 changes significantly and the phase comparison output level changes within the phase shift range corresponding to the oscillation frequency controllable range of the oscillator 2, that is, the range of ±9 pulses expressed as the number of oscillation output pulses b. 10 (455 x 3) - counting from the position of the preceding horizontal synchronizing pulse a
When the position of the next horizontal synchronizing pulse a shifts within the range of up to 9 pulses, that is, 135ea, the phase relationship between the horizontal synchronizing pulse a and the counting output pulse C remains disturbed until they become close to each other. As described above, such clock frequency disturbances significantly degrade the reproduced image quality of the encoded television signal.
第2図に示した構成の本考案自動位相制御装置において
は、かかる位相乱れの状態の発生を軽減するために、計
数回路3の計数出力をデコーダ5に供給して、先行した
水平同期パルスaの位置で開始した発振出力パルスbの
計数値が、上述した範囲10〜1356となる期間に高
論理レベル1となるデコード出力パルスdを発生させ、
そのデコード出力パルスdと水平同期パルスaとをアン
ドゲート回路6に供給しておく。In the automatic phase control device of the present invention having the configuration shown in FIG. 2, in order to reduce the occurrence of such phase disturbance, the counting output of the counting circuit 3 is supplied to the decoder 5, and the preceding horizontal synchronizing pulse a Generates a decode output pulse d which becomes a high logic level 1 during a period in which the count value of the oscillation output pulse b started at the position is in the range 10 to 1356 mentioned above,
The decode output pulse d and the horizontal synchronizing pulse a are supplied to the AND gate circuit 6.
一方、従来装置におけると同様に計数回路3と位相比較
器1との間に接続したデコーダ4においては、従来どお
りに、計数回路3の計数値が、先行する水平同期パルス
aの位置で開始して(455X 3) −1に相当する
・1364に達する度毎に、計数出力パルスCを発生さ
せて位相比較用として位相比較器1に供給するとともに
オアゲート回路7にも供給する。On the other hand, in the decoder 4 connected between the counting circuit 3 and the phase comparator 1 as in the conventional device, the count value of the counting circuit 3 starts at the position of the preceding horizontal synchronizing pulse a. Each time the count reaches 1364, which corresponds to (455X 3) -1, a count output pulse C is generated and supplied to the phase comparator 1 for phase comparison as well as to the OR gate circuit 7.
そのオアゲート回路には、上述したアンドゲート回路6
のゲート出力パルスも供給しておく。The OR gate circuit includes the AND gate circuit 6 described above.
A gate output pulse is also supplied.
したがって、次回の水平同期パルスaが前回の水平同期
パルスaから計数して発振出力パルスbの個数1365
±9の範囲に現われたときには、デコーダ4からの計数
出力パルスCがオアゲート回路7を介して計数回路3の
リセット端に印加され、従来どおりの正常な引込み作用
による自動位相制御が行なわれるが、次回の水平同期パ
ルスaの位相が大幅にずれ、計数回路3における発振出
力パルスbの計数値が正常な制御可能範囲の上述した1
365±9に達する前の10〜1356の範囲内に次回
の水平同期パルスaが表われたときには、前述したデコ
ード出力パルスdとその位相のずれた水平同期パルスa
とが重畳したときに現われるアンドゲート出力パルスC
′、すなわち、アンドゲート回路6を通過した位相ずれ
水平同期パルスa′がオアゲート回路7を介して計数回
路3のリセット端子に印加され、正常な計数値に対応し
た計数出力パルスCにより従来どおりリセットされる前
に、位相ずれ水平同期パルスa′により強制的にリセッ
トされ、その時点から直ちに、切換え後の新たなテレビ
ジョン信号による水平同期パルスa′を基準にした正常
な引込み作用による自動位相制御が新たに開始される。Therefore, the next horizontal synchronizing pulse a is counted from the previous horizontal synchronizing pulse a, and the number of oscillation output pulses b is 1365.
When it appears in the range of ±9, the counting output pulse C from the decoder 4 is applied to the reset terminal of the counting circuit 3 via the OR gate circuit 7, and automatic phase control is performed by the normal pull-in action as before. The phase of the next horizontal synchronizing pulse a is significantly shifted, and the count value of the oscillation output pulse b in the counting circuit 3 is within the normal controllable range (1).
When the next horizontal synchronization pulse a appears within the range of 10 to 1356 before reaching 365±9, the horizontal synchronization pulse a whose phase is shifted from the decode output pulse d described above
AND gate output pulse C that appears when superimposed with
', that is, the phase-shifted horizontal synchronizing pulse a' that has passed through the AND gate circuit 6 is applied to the reset terminal of the counting circuit 3 via the OR gate circuit 7, and reset as before by the counting output pulse C corresponding to the normal count value. The automatic phase control is forcibly reset by the phase-shifted horizontal synchronizing pulse a' before the changeover occurs, and from that point on, automatic phase control is performed by the normal pull-in action based on the horizontal synchronizing pulse a' by the new television signal after switching. will be newly started.
したがって、かかる構成の本考案自動位相制御装置にお
いては、先行した水平同期パルスaに引続いて現われる
次回の水平同期パルスa′の位相の如何に拘りなく、即
時に正常な自動位相制御動作が行なわれ、従来装置にお
いて生じていたようなりロック信号の位相乱れが長く生
ずるおそれは全くなくなる。Therefore, in the automatic phase control device of the present invention having such a configuration, a normal automatic phase control operation is immediately performed regardless of the phase of the next horizontal synchronization pulse a' that appears following the preceding horizontal synchronization pulse a. Therefore, there is no possibility that the phase disturbance of the lock signal will continue for a long time as occurred in the conventional device.
なお、この種自動位相制御を施す可周波数の発振器とし
ては、その発振出力から得られるクロック信号の周波数
を本来安定なものとして位相ジッタの少ない状態にする
ために、通例、水晶制御発振器を用いてその発振周波数
を外部付加回路定数の変化により変化させるので、一般
に、その発振周波数の可変範囲は狭く、したがって、位
相制御の基準とする水平同期パルスの位相が大幅に乱れ
たときに、そのまま放置すれば、正常な引込み作用によ
る自動位相制御が行なわれるまでには、かなり長い時間
を要するのが通例である。In addition, as a variable frequency oscillator that performs this type of automatic phase control, a crystal controlled oscillator is usually used to make the frequency of the clock signal obtained from the oscillation output inherently stable and with little phase jitter. Since the oscillation frequency is changed by changing externally added circuit constants, the variable range of the oscillation frequency is generally narrow. Therefore, if the phase of the horizontal synchronization pulse, which is used as a reference for phase control, is significantly disturbed, it is difficult to leave it as it is. For example, it usually takes a considerable amount of time until automatic phase control is performed due to a normal retraction action.
また、第2図に示した構成の自動位相制御装置における
出力側の計数回路3′は、発振器2の中心発振周波数(
455X3) fH=1365fsをiに逓降して、f
s o” ”重f )lなる色副搬送波周波数18と
に対して3f、。Furthermore, the output-side counting circuit 3' in the automatic phase control device having the configuration shown in FIG.
455X3) Stepping down fH=1365fs to i, f
s o'' 3f for the color subcarrier frequency 18 and 18;
なる周波数を有するクロック信号を形成するためのもの
である。This is for forming a clock signal having a frequency of
以上の説明から明らかなように、本考案によれば、今後
多く用いられることが予想されるディジタル映像機器に
おいて取扱う符号化映像信号のスイッチング切換えによ
る再生画像の乱れが生ずる時間幅を、従来に比し格段に
短縮して、はとんど画像乱れが生じないようにすること
ができ、従来のアナログ映像信号のスイッチング切換え
におけるとほぼ同等とすることができる。As is clear from the above explanation, according to the present invention, the time width in which disturbances in reproduced images occur due to switching of encoded video signals handled in digital video equipment, which is expected to be widely used in the future, can be reduced compared to conventional methods. It is possible to significantly shorten the time, almost eliminate image disturbance, and make it almost equivalent to the conventional switching of analog video signals.
第1図は従来の自動位相制御装置の構成を示すブロック
線図、第2図は本考案自動位相制御装置の構成例を示す
ブロック線図、第3図は同じくその各部信号波形を示す
波形図である。
1・・・・・・位相比較器、2・・・・・・周波数可変
発振器、3.3′・・・・・・計数回路、4,5・・・
・・・デコーダ、6・・・・・・アンドゲート、7・・
・・・・オアゲート。FIG. 1 is a block diagram showing the configuration of a conventional automatic phase control device, FIG. 2 is a block diagram showing an example of the configuration of the automatic phase control device of the present invention, and FIG. 3 is a waveform diagram showing the signal waveforms of each part. It is. 1... Phase comparator, 2... Variable frequency oscillator, 3.3'... Counting circuit, 4, 5...
...Decoder, 6...And gate, 7...
...or gate.
Claims (1)
振出力波の波数を計数して所定の波数を計数する度毎に
リセットされるとともに計数出力パルス信号を発生させ
る計数回路と、前記計数出力パルス信号と基準同期信号
との位相を比較した結果に応じて前記発振回路の発振周
波数を変化させる位相比較回路とを有する自動位相制御
装置において、前記計数回路の前記位相制御可能範囲を
超えた期間に対応したゲートパルスを発生させるデコー
ダ回路と、前記ゲートパルスと前記基準同期信号とを供
給したアンドゲート回路とそのアンドゲート回路のゲー
ト出力信号と前記計数出力パルス信号とを供給したオア
ゲート回路とを備え、そのオアゲート回路のゲート出力
信号により、前記計数回路をリセットするとともに前記
計数出力パルス信号を発生させるようにしたことを特徴
とする自動位相制御装置。an oscillation circuit with a variable oscillation frequency; a counting circuit that counts the wave number of an oscillation output wave in the oscillation circuit and is reset each time a predetermined wave number is counted and generates a count output pulse signal; and the count output pulse signal. and a phase comparison circuit that changes the oscillation frequency of the oscillation circuit according to the result of comparing the phase of the oscillation circuit with a reference synchronization signal, and the automatic phase control device corresponds to a period exceeding the phase controllable range of the counting circuit. a decoder circuit that generates a gate pulse, an AND gate circuit that supplies the gate pulse and the reference synchronization signal, and an OR gate circuit that supplies the gate output signal of the AND gate circuit and the counting output pulse signal, An automatic phase control device characterized in that the counting circuit is reset and the counting output pulse signal is generated by a gate output signal of the OR gate circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9575779U JPS602710Y2 (en) | 1979-07-13 | 1979-07-13 | automatic phase control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9575779U JPS602710Y2 (en) | 1979-07-13 | 1979-07-13 | automatic phase control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5615165U JPS5615165U (en) | 1981-02-09 |
JPS602710Y2 true JPS602710Y2 (en) | 1985-01-25 |
Family
ID=29328604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9575779U Expired JPS602710Y2 (en) | 1979-07-13 | 1979-07-13 | automatic phase control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS602710Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2669949B2 (en) * | 1991-03-29 | 1997-10-29 | 三洋電機株式会社 | Phase synchronization circuit |
-
1979
- 1979-07-13 JP JP9575779U patent/JPS602710Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5615165U (en) | 1981-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4015288A (en) | Write clock generator for digital time base corrector | |
US4214262A (en) | Digital apparatus for correcting a time-base error in a television video signal | |
US4613827A (en) | Write clock pulse generator used for a time base corrector | |
US4438456A (en) | Time base corrector | |
US4196445A (en) | Time-base error correction | |
US4860089A (en) | Apparatus and method for tracking the subcarrier to horizontal sync of a color television signal | |
JPH0548037B2 (en) | ||
JPS602710Y2 (en) | automatic phase control device | |
CA1099403A (en) | Vertical synchronizing signal detector for television video signal reception | |
US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
US4364091A (en) | Equalizing pulse removal circuit | |
KR940007998B1 (en) | Write clock generator for time base corrector including frequency fluctuation and write clock difference signal reduction | |
JPS6161308B2 (en) | ||
JP2880187B2 (en) | Digital television receiver | |
US5206768A (en) | Method and apparatus for writing video signal in memory | |
JPH0348594A (en) | Burst gate pulse generation circuit | |
JP3222356B2 (en) | Pseudo AFC device | |
JP2635669B2 (en) | Signal detection circuit | |
JP3050896B2 (en) | High definition receiver | |
JPH0218636B2 (en) | ||
JP3282441B2 (en) | Video signal processing device | |
JPH05300470A (en) | Clock signal generation circuit | |
JP2975807B2 (en) | VTR video signal processing circuit | |
JPS59183591A (en) | Synchronizing signal generator for television signal | |
JPH02202178A (en) | Phase locked signal extraction circuit for television signal |