Nothing Special   »   [go: up one dir, main page]

JPS60163432A - Pattern position detecting device - Google Patents

Pattern position detecting device

Info

Publication number
JPS60163432A
JPS60163432A JP59018316A JP1831684A JPS60163432A JP S60163432 A JPS60163432 A JP S60163432A JP 59018316 A JP59018316 A JP 59018316A JP 1831684 A JP1831684 A JP 1831684A JP S60163432 A JPS60163432 A JP S60163432A
Authority
JP
Japan
Prior art keywords
pattern
slit
scanning
signal
clock pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59018316A
Other languages
Japanese (ja)
Inventor
Toshishige Kurosaki
利栄 黒崎
Shinji Kuniyoshi
伸治 国吉
Akihiro Takanashi
高梨 明紘
Tsuneo Terasawa
恒男 寺澤
Yoshio Kawamura
河村 喜雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59018316A priority Critical patent/JPS60163432A/en
Publication of JPS60163432A publication Critical patent/JPS60163432A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To enable the high-accuracy detection by performing sampling of signals at a high speed by a method wherein an object having at least one slit is moved at a high speed and at a constant speed and a pattern signal is synchronized with a reference clock pulse signal and is AD-converted for sampling. CONSTITUTION:A pattern for positioning 2 on a water 1 and a reference pattern 4 on a reticle 3 which functions as a reference are projected with magnification on a scanning plane of a slit 6 by magnifying optical systems 5 and 8 and an image is formed. Meanwhile, the plural slits 6 are formed on a rotary drum 11 and the magnified projection image of positioning pattern is scanned at a constant speed by the scanning means which is composed of a motor control circuit 12 for performing rotary control of a motor 7 by phase comparison servo method. Brightness and darkness of the light passing slits generated by slit scanning are photoelectrically transferred by a photoelectric transfer device 9 and these are inputted in an AD converting circuit 14. Then these are synchronized with reference clock pulse signals 18 outputted from a clock pulse generator 13 and photo-digitallized to be inputted in a memory circuit 15.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、L8Ieどの回路パターンをウェーハ上に露
光する装置あるい線露光された回路パターンの寸法を検
査する装置等において、対象となるパターンの位置を検
出するパターン位置検出装置に関する。
Detailed Description of the Invention [Field of Application of the Invention] The present invention is applicable to an apparatus for exposing a circuit pattern such as L8Ie on a wafer or an apparatus for inspecting the dimensions of a line-exposed circuit pattern. The present invention relates to a pattern position detection device that detects a position.

〔発明の背京〕[Background of invention]

従来、例えば露光装置において使われているパターン位
置の検出装置では、第1図に示すようにウェーハl上の
検出すべきパターン2とレティクル3上の基準パターン
4が拡大光学系5および8によってスリット6の走査面
上に拡大投影され、この拡大投影像をスリットにより走
査し、スリット通過光を光電変換益9によって光11L
変換してパターン信号を得る。このパターン信号はディ
ジタル信号として記憶した後、パターン位置の演算を行
なう。スリットの走査手段は、スリット6と移動台19
およびスリットの位置を計測するりニヤエンコーダ等の
測長器20で構成され、スリットが原点位!(図示省略
)から移動台19によシ移動するに従って測長器からパ
ルスが出力ちれる。
Conventionally, in a pattern position detection device used in an exposure apparatus, for example, a pattern 2 to be detected on a wafer l and a reference pattern 4 on a reticle 3 are slit by magnifying optical systems 5 and 8, as shown in FIG. The enlarged projected image is scanned by a slit, and the light passing through the slit is converted into light 11L by a photoelectric conversion gain 9.
Convert to obtain pattern signal. After this pattern signal is stored as a digital signal, the pattern position is calculated. The slit scanning means consists of the slit 6 and the moving table 19.
The slit is located at the origin! As the length measuring device moves from (not shown) to the moving table 19, pulses are output from the length measuring device.

一方、スリット通過光は光電変換ちれた後、AD変換回
路14により測長器からのパルス信号に同期してAD変
換されサンプリングが行なわれる。
On the other hand, the light passing through the slit is subjected to photoelectric conversion, and then AD converted and sampled by the AD conversion circuit 14 in synchronization with the pulse signal from the length measuring device.

AD変換された信号は、記憶回路15に格納ちれ演算処
理装置によりパターン位置の演算を行なう(参照:特公
昭57−48853号)。しかしながら、このようなサ
ンプリング方式では、測長器の応答周波数に限界があり
高速に信号を検出することができ“ない。′また、パタ
ーン信号に雑音成分が多く8N比が小さい場合には検出
精良が悪く高精度にパターン位置を検出できないという
欠点があった。
The AD-converted signal is stored in the memory circuit 15, and the pattern position is calculated by the arithmetic processing device (see Japanese Patent Publication No. 57-48853). However, with this sampling method, there is a limit to the response frequency of the length measuring device, and it is not possible to detect signals at high speed.'Furthermore, if the pattern signal has many noise components and the 8N ratio is small, the detection accuracy may be affected. This method has the drawback that the pattern position cannot be detected with high precision due to poor performance.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上述したパターン位置の検出を行なう
さいの信号のサンプリングを高速に行ない、しかも8N
比の大きい信号を得て高精度なパターン位置の検出を可
能ならしめるパターン位置検出装置を提供することにあ
る。
An object of the present invention is to perform signal sampling at high speed when detecting the pattern position described above, and to perform 8N
It is an object of the present invention to provide a pattern position detection device that can detect a pattern position with high precision by obtaining a signal with a large ratio.

〔発明の概要〕[Summary of the invention]

この目的を達成するため、本発明では、1つ以上のスリ
ットを有する物体を高速にしかも定速に移動させ、基準
クロックパルス信号に同期してパターン信号をAD変換
してす/プリングする。また、1度スリットを走査して
サンプリングした信号に新たにスリットを走査してサン
プリングした信号を積算させることによシ雑音成分を除
去し信号のSN比を大きくする方式を用い、従来方式の
欠点をなくし高速、高11鼠なパターン位!検出金可能
とするものでおる。
In order to achieve this object, the present invention moves an object having one or more slits at high speed and at a constant speed, and performs AD conversion and sampling of pattern signals in synchronization with a reference clock pulse signal. In addition, a method is used to remove noise components and increase the signal-to-noise ratio of the signal by integrating the signal sampled by scanning a slit once and the signal sampled by scanning a new slit. Eliminate the high speed, high 11th pattern! It is possible to detect gold.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を実施例を用いて詳細に説明する。 Hereinafter, the present invention will be explained in detail using Examples.

第2図は、本発明を縮小投影露光装置に実施した例を示
すものである。縮小投影露光装置は、レティクル3上に
描かれたIC,L8I#の回路パターンを縮小レンズ5
によpウェーハ1上に縮小投影し、上記縮小パターンを
雑光形成するものである。この縮小投影露光装置におい
て、すでに前工程で形成されたウェーハ上のパターンと
新たに形成するパターンの位置合せを行なうとき、ウェ
ーハ上の位置合せ用パターン2の位置を正確にしかも高
速に検出する必要がおる。
FIG. 2 shows an example in which the present invention is implemented in a reduction projection exposure apparatus. The reduction projection exposure device transfers the IC, L8I# circuit pattern drawn on the reticle 3 to the reduction lens 5.
The reduced pattern is projected onto the p-wafer 1, and the reduced pattern is formed by miscellaneous light. In this reduction projection exposure apparatus, when aligning the pattern on the wafer that has already been formed in the previous process with the pattern to be newly formed, it is necessary to detect the position of the alignment pattern 2 on the wafer accurately and at high speed. There is.

この位置合せ用パターンの検出器において、ウェーハ1
上の位置合せ用パターン2と基準となるレティクル3上
の基準パターン4を拡大光学系5゜8によってスリット
6の走査面上に第3図に示すごとく拡大投影して結像さ
れる。一方スリット6は回転ドラム11に複数個形成場
れており、モータ7と該モータ7を例えば位相比奴サー
ボ方式により回転側@を行なうモータ制御回路12とか
らなる走査手段により、位置合せ用ノくターンの拡大投
影像を一定速度で走査する。スリット走査によって生ず
るスリット通過光の明暗は、例えはホトマルのような光
電変換器9で光電変換され、AD変換回路141’c入
力される。AD変変目回路は、クロックバルスルス発生
梅13から出力される基準クロックパルス信号1Bに同
期嘔せて、上記光電変換器からの出力をディジタル化し
、記憶回路15に入力嘔せる。
In this alignment pattern detector, the wafer 1
The upper positioning pattern 2 and the reference pattern 4 on the reticle 3 serving as a reference are enlarged and projected onto the scanning surface of the slit 6 by an enlarging optical system 5.8 as shown in FIG. 3 and formed into an image. On the other hand, a plurality of slits 6 are formed in a rotating drum 11, and a scanning means consisting of a motor 7 and a motor control circuit 12 that controls the motor 7 on the rotation side by, for example, a phase ratio servo system, is used to form a positioning hole. The enlarged projected image of the turn is scanned at a constant speed. The brightness and darkness of the light passing through the slit caused by the slit scanning is photoelectrically converted by a photoelectric converter 9, such as a photomultiplier, and inputted into an AD conversion circuit 141'c. The AD switching circuit digitizes the output from the photoelectric converter and inputs it to the storage circuit 15 in synchronization with the reference clock pulse signal 1B output from the clock pulse generator 13.

一方、例えは発光素子25と受光素子26とで作られる
光軸上の光束27を、上記位置合せ用パターンの拡大像
を走査するスリットが通過した時点で基準信号が発生す
るような基準点設定機構が構成してるる。スリットが位
置合せ用パターンの拡大像を走査する前に上記基準点設
定機構を通過することによって発生する基準信号Aがタ
イミング回路22に入力されると、タイミング回路では
、ADR挾回路14およびテイジクルカウンタ16にA
D変換の開始と基準クロックパルス信号の百↑畝の開始
を指令する。従って記憶回路15では、スリットが基準
点を通過した時点から基準クロックパルス信号を計数す
るディジタルカウンタ160カウント懺に比例してコン
ピュータ24からあらかじめ設冗したカウント値まで上
記AD食換値を入力、記憶する。
On the other hand, for example, a reference point is set such that a reference signal is generated when the light beam 27 on the optical axis produced by the light emitting element 25 and the light receiving element 26 passes through a slit that scans the enlarged image of the alignment pattern. It is made up of mechanisms. When the reference signal A generated by passing through the reference point setting mechanism before the slit scans the enlarged image of the alignment pattern is input to the timing circuit 22, the timing circuit sends the ADR nip circuit 14 and the tag A to counter 16
It commands the start of D conversion and the start of the 100↑row of the reference clock pulse signal. Therefore, the storage circuit 15 inputs and stores the AD replacement value from the computer 24 up to a preset count value in proportion to the count value of the digital counter 160 that counts the reference clock pulse signal from the time when the slit passes the reference point. do.

第4図に記憶回路15に記憶された信号例を示す。横軸
は基準りPツクパルスのカウント量であるが、スリット
が走査装置により一定速度で走査されるためスリットの
位置座標Xと変換して考えることかできる。基準クロッ
クパルスのカウント値1とスリットの位置座標XIとの
関係は、基準クロックパルスの周波Rfとスリットの走
査速度Vおよび拡大投影光学系の倍率Mとで決定し次式
%式% 図中X。は、基準信号に従ったサンプリング開始点であ
る。また、縦軸はスリット通過光の明暗を示す光電変換
器のAD変換値Yである。
FIG. 4 shows an example of signals stored in the storage circuit 15. The horizontal axis is the count of P-scan pulses relative to the reference, but since the slit is scanned at a constant speed by a scanning device, it can be converted into the position coordinate X of the slit. The relationship between the count value 1 of the reference clock pulse and the position coordinate XI of the slit is determined by the frequency Rf of the reference clock pulse, the scanning speed V of the slit, and the magnification M of the enlarged projection optical system. . is the sampling start point according to the reference signal. Moreover, the vertical axis is the AD conversion value Y of the photoelectric converter, which indicates the brightness of the light passing through the slit.

上記のように記憶回路15にはスリット6が位置合せ用
パターンの拡大像を1回走食して得られるパターン信号
が格納ちれるが、さらに次のスリット61によって同一
の位置付せ用パターンの拡大像を走査しサンプリングを
行なう。スリット61が基準点を通過する時点から、基
準クロックパルスの1カウントごとに記憶回路15から
カランMOLに対応する位置の内容をバッファ回路21
に送り出し、この内容とADi換値とを加算器19によ
って加算し記憶回路15のカウント値に対応した位置に
格納する。この動作を所定のカウント値まで行なうこと
によって、記憶回路15にはスリット6と61とで同一
の拡大像を走査して得られた2つの信号の積算された結
果が格納嘔れる。この操作をコンピュータ24から積算
回数カウンタ23に設定された回数だけ行なう。この記
憶回路15に格納された信号からパターン2と4の中心
座標XRとXwの相対位置Δを演算処理回路17により
統計的手法を用いて演算する。
As described above, the memory circuit 15 stores the pattern signal obtained by the slit 6 scanning the enlarged image of the alignment pattern once, and the next slit 61 further enlarges the same alignment pattern. Scan the image and perform sampling. From the time when the slit 61 passes the reference point, the contents of the position corresponding to the callan MOL are transferred from the memory circuit 15 to the buffer circuit 21 for each count of the reference clock pulse.
This content and the ADi conversion value are added by the adder 19 and stored in the storage circuit 15 at a position corresponding to the count value. By performing this operation up to a predetermined count value, the memory circuit 15 stores the integrated result of two signals obtained by scanning the same enlarged image with the slits 6 and 61. This operation is performed the number of times set in the cumulative number counter 23 from the computer 24. From the signals stored in the memory circuit 15, the relative position Δ between the center coordinates XR and Xw of patterns 2 and 4 is calculated by the calculation processing circuit 17 using a statistical method.

このように検出すべきパターンの拡大投影像を複数個の
スリットで走食し、それぞれのパターン検出信号を積算
することによって、信号中の雑音成分を除去しSN比の
大きい信号を得ることができ、パターン位置の検出精度
を良好にすることができる。また、複数個のそれぞれ異
なったスリットで投影像を走査する際、投影像を走査す
るスリットにより、信号のサンプリング開始を示す基準
点となる光束を過ぎることによって異なったスリットで
検出もれる信号の原点位置の変化をなくし、それぞれ異
々つたスリットによって得られた4矢出信号を位置すれ
なく積算することが可能となった。
By scanning the enlarged projected image of the pattern to be detected with a plurality of slits and integrating the respective pattern detection signals, noise components in the signal can be removed and a signal with a high S/N ratio can be obtained. The pattern position detection accuracy can be improved. In addition, when scanning a projected image with multiple different slits, the origin of the signal may be missed by the different slits due to the slits scanning the projected image passing a light beam that serves as a reference point indicating the start of signal sampling. It has become possible to eliminate positional changes and integrate four arrow signals obtained from different slits without changing their positions.

烙らに、従来において問題となった劇長器等のスリット
の走査速度を制限する要素がないため、スリットを筒速
で走査することができ、上記のような複数11がスリッ
トによる複゛数回の信号サンプリングを行なっても、検
出に要する時間はスリット移動量を計測しながらサンプ
リングを行なう従来方式の1/10で必る。
In addition, since there is no element that limits the scanning speed of the slit in the slit length device, which was a problem in the past, the slit can be scanned at cylinder speed, and the plurality 11 as described above is replaced by a plurality of slits. Even if signal sampling is performed twice, the time required for detection is 1/10 of the conventional method in which sampling is performed while measuring the amount of slit movement.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明によれは、ノ<ターン位置
の検出を行なうさいの信号のサンプリングを高速に行な
い、しかも、SN比の大きい信号を得て高精度なパター
ン位置の検出を可能ならしめる。
As described in detail above, according to the present invention, it is possible to perform high-speed sampling of the signal for detecting the turn position, obtain a signal with a large S/N ratio, and detect the pattern position with high precision. Make it familiar.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のパターン検出方式を説明する図、第2
図は、本発明の一実施例を説明する図、第3図は、スリ
ット走査面に投影嘔れたパターンの例を示す図、第4図
は記憶回路に記憶嘔れた信号例を示す図である。 6・・・スリット、61,62,63,64,65゜6
6.67・・・スリット、7・・・スリット走査用モー
タ、8・・・拡大投影光学系、9・・・光電変換器、1
0・・・ミラー、11・・・ドラム、12・・・モータ
制御回路、20・・・増幅器、25・・・発光素子、2
6・・・受光素子、第1頁の続き [相]発明者 河−村 喜雄 国分寺市東恋ケ窪1丁目28幡地 株式会社日立製作所
中央研究所内
Figure 1 is a diagram explaining the conventional pattern detection method, Figure 2 is a diagram explaining the conventional pattern detection method.
FIG. 3 is a diagram illustrating an example of a pattern projected onto a slit scanning surface, and FIG. 4 is a diagram illustrating an example of a signal stored in a memory circuit. It is. 6...Slit, 61, 62, 63, 64, 65°6
6.67...Slit, 7...Slit scanning motor, 8...Enlarged projection optical system, 9...Photoelectric converter, 1
0...Mirror, 11...Drum, 12...Motor control circuit, 20...Amplifier, 25...Light emitting element, 2
6... Photodetector, continued from page 1 [Phase] Inventor Yoshio Kawamura 1-28 Hata, Higashikoigakubo, Kokubunji City, Hitachi, Ltd. Central Research Laboratory

Claims (1)

【特許請求の範囲】 1、物体上に形X−aれたパターンの党学的投影像會ス
リットにより走査し、光電的に該パターンの位置を検出
する装置において、少なくとも1つ以上のスリットと、
該スリットを走査させるだめの走査手段と、前記スリッ
トが前記投影像を走査する前に通過するように設置し、
前記スリット自身で作動する基準点設定機構と、前記パ
ターンの光1!変換信号をサンプリングする回路と、前
記パターン位置の演算処理回路を有することを特徴とす
るパターン位置検出装置。 2、前記スリットが複数個からなり、該スリットのうち
の任意の1つのスリットを走査することによって得られ
る検出信号に嘔らに任意の1つのスリットを走査するこ
とによって得られる検出信号を1回以上積算することを
特徴とする特許請求の範囲第1項記載のパターン位置検
出装置。
[Claims] 1. A device for scanning an object with a chromatic projection image of a pattern X-a on an object and photoelectrically detecting the position of the pattern, comprising at least one slit and ,
a scanning means for scanning the slit; the slit is installed to pass through the projected image before scanning;
The reference point setting mechanism operated by the slit itself and the light 1 of the pattern! A pattern position detection device comprising a circuit for sampling a converted signal and an arithmetic processing circuit for the pattern position. 2. The slit is composed of a plurality of slits, and the detection signal obtained by scanning any one of the slits is in addition to the detection signal obtained by scanning any one of the slits. 2. The pattern position detection device according to claim 1, wherein the pattern position detection device performs the integration.
JP59018316A 1984-02-06 1984-02-06 Pattern position detecting device Pending JPS60163432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59018316A JPS60163432A (en) 1984-02-06 1984-02-06 Pattern position detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59018316A JPS60163432A (en) 1984-02-06 1984-02-06 Pattern position detecting device

Publications (1)

Publication Number Publication Date
JPS60163432A true JPS60163432A (en) 1985-08-26

Family

ID=11968205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59018316A Pending JPS60163432A (en) 1984-02-06 1984-02-06 Pattern position detecting device

Country Status (1)

Country Link
JP (1) JPS60163432A (en)

Similar Documents

Publication Publication Date Title
US4559603A (en) Apparatus for inspecting a circuit pattern drawn on a photomask used in manufacturing large scale integrated circuits
US4531060A (en) Positioning method
US6141038A (en) Alignment correction prior to image sampling in inspection systems
US4213117A (en) Method and apparatus for detecting positions of chips on a semiconductor wafer
JPS6236635B2 (en)
JPH0117523B2 (en)
JPS6317523A (en) Electron-beam lithography equipment
GB2045523A (en) Printing of micro-circuit wafers
US4713784A (en) Alignment apparatus
JPS60163432A (en) Pattern position detecting device
EP0094041B1 (en) Reduction projection aligner system
EP0019941A1 (en) Reduction projection aligner system
JP2720935B2 (en) Inspection device and inspection method
JPS60134421A (en) Pattern position detector
JP2549847B2 (en) Method of manufacturing semiconductor device and pattern pattern measuring device used for the same
JPS6117904A (en) Pattern detector
JPH04278555A (en) Microdimensional measurement device
SU868794A1 (en) Graphic information readout device
JPS63205505A (en) Area measuring method by ccd area image sensor
JPH07130628A (en) Projection aligner
JPS60249323A (en) Reducing projection exposure unit
JPS60249324A (en) Pattern position detecting unit
JP2003294420A (en) Adjustment apparatus for surface height of sample and automatic focusing device
JPS5879104A (en) Device for comparing and checking pattern
JPS58147115A (en) Slicing method used in pattern defect inspection device