JPS60117707A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60117707A JPS60117707A JP58225654A JP22565483A JPS60117707A JP S60117707 A JPS60117707 A JP S60117707A JP 58225654 A JP58225654 A JP 58225654A JP 22565483 A JP22565483 A JP 22565483A JP S60117707 A JPS60117707 A JP S60117707A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- silicon
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PHSPJQZRQAJPPF-UHFFFAOYSA-N N-alpha-Methylhistamine Chemical compound CNCCC1=CN=CN1 PHSPJQZRQAJPPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 phosphorus compound Chemical class 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｉｌ１発明の技術分野
本発明はエネルギービームアニールにより絶縁膜で囲ま
れた島形成領域上の多結晶シリコンを単結晶化するＳｏ
ｌ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｒｖｕｌａｔｏｒ）技
術を用いた半導体装置の製造方法に関する。
れた島形成領域上の多結晶シリコンを単結晶化するＳｏ
ｌ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｒｖｕｌａｔｏｒ）技
術を用いた半導体装置の製造方法に関する。
（２）技術の背景
底とまわりが絶縁物（二酸化シリコン、５ｉ０２）で分
離されたシリコンを単結晶化して作られた島にトランジ
スタの如き素子を形成する技術が開発されている。それ
を第１図の断面図を参照して説明すると、シリコン基ｔ
ｓｌ上に０．５μｍの厚さに５ｊＯｚ 躾を形成し、そ
れを選択的にエツチングしてＳｉＯ２の絶縁層２を作る
（第１図（ａ））。
離されたシリコンを単結晶化して作られた島にトランジ
スタの如き素子を形成する技術が開発されている。それ
を第１図の断面図を参照して説明すると、シリコン基ｔ
ｓｌ上に０．５μｍの厚さに５ｊＯｚ 躾を形成し、そ
れを選択的にエツチングしてＳｉＯ２の絶縁層２を作る
（第１図（ａ））。
次に同図（ｂｌに示される如く全面に０．８〜１．０μ
ｍの膜厚に多結晶シリコン（ポリシリコン）を成長して
ポリシリコン層３を形成する。
ｍの膜厚に多結晶シリコン（ポリシリコン）を成長して
ポリシリコン層３を形成する。
次いで同図（ｅ）に示される如く絶縁層２の作られてい
ない部分にレーザビーム４を照射するレーザアニールに
よってその部分のポリシリコンを溶融すると、溶融部分
はシリコン基板の単結晶を種にして図に白地で示す如く
単結晶化し、単結晶層５が作られる。レーザビームを図
に見て右に移動し、同図（ｄ）に示される如くポリシリ
コン層を単結晶層５に変える。
ない部分にレーザビーム４を照射するレーザアニールに
よってその部分のポリシリコンを溶融すると、溶融部分
はシリコン基板の単結晶を種にして図に白地で示す如く
単結晶化し、単結晶層５が作られる。レーザビームを図
に見て右に移動し、同図（ｄ）に示される如くポリシリ
コン層を単結晶層５に変える。
次いで選択酸化法（ＬＯＣＯＳ法）で絶縁層２のまわり
を酸化してＳｔＯ？庸６を形成すると、５ｔＯ２で底と
まわりが分離された単結晶の島５ａが作られ、この島５
ａにトランジスタ等を形成すると特性に優れたものが得
られる。
を酸化してＳｔＯ？庸６を形成すると、５ｔＯ２で底と
まわりが分離された単結晶の島５ａが作られ、この島５
ａにトランジスタ等を形成すると特性に優れたものが得
られる。
（３）発明の目的
本発明は上記ＳＯ■技術を用いた例えばバイポーラトラ
ンジスタの如き埋没拡散層を有する半導体素子の形成に
おいて、該埋没拡散層とのコンタクトを素子表面でとる
ことができる半導体装置の製造方法を提供することを目
的とする。
ンジスタの如き埋没拡散層を有する半導体素子の形成に
おいて、該埋没拡散層とのコンタクトを素子表面でとる
ことができる半導体装置の製造方法を提供することを目
的とする。
（４）発明の構成
そしてこの目的は本発明によれば、絶縁膜上に多結晶シ
リコンを成長した後選択酸化法により素子形成領域のみ
に当該多結晶ポリシリコンを残存させる工程、前記素子
形成領域の多結晶シリコン屓をエネルギービームを用い
たアニールにより単結晶化し、不純物拡散を行い一導電
型の単結晶層とする工程、上記導電型単結晶層上にエピ
タキシャル層を形成する工程、次いで当該エピタキシャ
ル層の側部に上記導電型単結晶層とのコンタクトをとる
ための拡散層を形成する工程を含むことを特徴とする半
導体装置の製造方法を提供することによって達成される
。
リコンを成長した後選択酸化法により素子形成領域のみ
に当該多結晶ポリシリコンを残存させる工程、前記素子
形成領域の多結晶シリコン屓をエネルギービームを用い
たアニールにより単結晶化し、不純物拡散を行い一導電
型の単結晶層とする工程、上記導電型単結晶層上にエピ
タキシャル層を形成する工程、次いで当該エピタキシャ
ル層の側部に上記導電型単結晶層とのコンタクトをとる
ための拡散層を形成する工程を含むことを特徴とする半
導体装置の製造方法を提供することによって達成される
。
（５）発明の実施例
以下本発明実施例を図面により詳述する。
第２図は本発明方法を実施する工程における半導体装置
要部の断面図で、同図を参照して説明すると、先ず二酸
化シリコン（５ｉ０２）からなる絶縁膜（それはサファ
イヤの如き絶縁物でもよい）１２上に例えば化学気相成
長（ＣＶＤ）法によって多結晶（ポリ）シリコン膜１３
を成長し、次いで全面に窒化膜（ＳｔｊＮＩＩＩりを被
着し、それを素子形成領域をマスクする如くパターニン
グする（同図（ａｌ）。
要部の断面図で、同図を参照して説明すると、先ず二酸
化シリコン（５ｉ０２）からなる絶縁膜（それはサファ
イヤの如き絶縁物でもよい）１２上に例えば化学気相成
長（ＣＶＤ）法によって多結晶（ポリ）シリコン膜１３
を成長し、次いで全面に窒化膜（ＳｔｊＮＩＩＩりを被
着し、それを素子形成領域をマスクする如くパターニン
グする（同図（ａｌ）。
しかる後、例えば熱酸化法によりポリシリコン１３の選
択酸化を行った後、窒化膜Ｊ４を除去して同図ｆｂｌの
如く素子形成領域のみにポリシリコン膜１３ａが残り、
その周囲は絶縁膜１２ａで囲まれた構造を形成する。
択酸化を行った後、窒化膜Ｊ４を除去して同図ｆｂｌの
如く素子形成領域のみにポリシリコン膜１３ａが残り、
その周囲は絶縁膜１２ａで囲まれた構造を形成する。
次いで同図（Ｃ１に示す如く全面にアンチモンシリケー
トガラス（ＰｂＳＧ） ［１１５を塗布し、例えばレー
ザの如きエネルギービームを用いたアニールでポリシリ
コン層１３ａを単結晶化する。当該アニールによりＰｂ
５Ｇ膜１５内のアンチモンはポリシリコン層り３ａ内に
拡散し、形成される単結晶層（同図１ｄ）に符号１９で
示す）はｎ＋型となる。
トガラス（ＰｂＳＧ） ［１１５を塗布し、例えばレー
ザの如きエネルギービームを用いたアニールでポリシリ
コン層１３ａを単結晶化する。当該アニールによりＰｂ
５Ｇ膜１５内のアンチモンはポリシリコン層り３ａ内に
拡散し、形成される単結晶層（同図１ｄ）に符号１９で
示す）はｎ＋型となる。
続いて上記Ｐｂ５Ｇ膜１５を除去した後、低温ＣＶＤ法
によりエピタキシャル層２２を成長する。この場合成長
した膜２２は同図ｆｄｌに示す如く絶縁膜１２ａ上では
ポリシリコン１７であり、ｎ＋型単結晶層１９上では単
結晶シリコンのエピタキシャルＮ１Ｂである。
によりエピタキシャル層２２を成長する。この場合成長
した膜２２は同図ｆｄｌに示す如く絶縁膜１２ａ上では
ポリシリコン１７であり、ｎ＋型単結晶層１９上では単
結晶シリコンのエピタキシャルＮ１Ｂである。
次いで上記シリコンエピタキシャル層１８上にシリコン
エツチングマスク２０を形成した後シリコンエツチング
を行いポリシリコン１７を除去する（同図（ｅ））。
エツチングマスク２０を形成した後シリコンエツチング
を行いポリシリコン１７を除去する（同図（ｅ））。
次に同図（ｆｌに示す如くシリコンエツチングマスク２
０を再びマスクとしてガス拡散によりシリコンエピタキ
シャル層１８の側部にコンタクト用拡散屓２］を形成す
る。当該ガス拡散は例えば三臭化燐（ＰＢｒ３）または
オキソ三塩化燐（ｐＯＣｅ３）など燐化合物溶液を４０
℃に加熱し、この中へ窒素ガス（Ｎ２ ）を通して得ら
れる上記化合物蒸気を含んだガスを、試料を置いた反応
室内へ導く方法で行われる。試料へ導かれたガスはシリ
コンエピタキシャル層１８の表面でしリコンと反応して
燐（Ｐ２）を遊訓し、この燐がシリコン中へ拡散して拡
散層２１が形成される。
０を再びマスクとしてガス拡散によりシリコンエピタキ
シャル層１８の側部にコンタクト用拡散屓２］を形成す
る。当該ガス拡散は例えば三臭化燐（ＰＢｒ３）または
オキソ三塩化燐（ｐＯＣｅ３）など燐化合物溶液を４０
℃に加熱し、この中へ窒素ガス（Ｎ２ ）を通して得ら
れる上記化合物蒸気を含んだガスを、試料を置いた反応
室内へ導く方法で行われる。試料へ導かれたガスはシリ
コンエピタキシャル層１８の表面でしリコンと反応して
燐（Ｐ２）を遊訓し、この燐がシリコン中へ拡散して拡
散層２１が形成される。
上記拡散層を形成した後は先ずシリコンエツチングマス
ク２０を除去し、次いで全面にポリシリコンを成長した
後、当該ポリシリコンの酸化を行い、最後に機械的化学
的ポリッシュによりシリコンエピタキシャル層１８上の
５ｉ０２膜を除去して第２図（ｇｌに示す如く表面を平
坦化する。しかる後はシリコンエピタキシャル層１日に
例えばベース拡散およびエミッタ拡散層を形成してバイ
ポーラトランジスタなどの半導体素子を形成する。
ク２０を除去し、次いで全面にポリシリコンを成長した
後、当該ポリシリコンの酸化を行い、最後に機械的化学
的ポリッシュによりシリコンエピタキシャル層１８上の
５ｉ０２膜を除去して第２図（ｇｌに示す如く表面を平
坦化する。しかる後はシリコンエピタキシャル層１日に
例えばベース拡散およびエミッタ拡散層を形成してバイ
ポーラトランジスタなどの半導体素子を形成する。
かくして５０１技術を用いた素子形成において埋没拡散
層とのコンタクトを素子表面でとることができる。
層とのコンタクトを素子表面でとることができる。
ところで上述した方法においては、ｎ＋型単結晶層Ｉ９
を形成する際の不純物拡散をＰｂ５Ｇ膜１５を用いて行
ったが、当該ｐｂｓＧ膜１ｓを用いずにレーザアニール
による単結晶化を行い、しかる後イオン注入法によりア
ンチモンの拡散を行っても同じ結果が得られる。また本
発明の方法はポリシリコン１７のエツチング用マスク２
０をコンタクト用拡散層２１の形成におけるマスクとし
ても使用できる（セルフアラインメント、自己整合）こ
とおよびエピタキシャル層２２の成長およびコンタクト
用拡散層２１の形成が低温処理であるためｎ＋型単結晶
層のシリコンエピタキシャル層１８内へのはい上がりが
起らない点において優れている。また拡散層２１が素子
形成領域の側部に形成される゛ため素子の微細化に最適
な方法である。
を形成する際の不純物拡散をＰｂ５Ｇ膜１５を用いて行
ったが、当該ｐｂｓＧ膜１ｓを用いずにレーザアニール
による単結晶化を行い、しかる後イオン注入法によりア
ンチモンの拡散を行っても同じ結果が得られる。また本
発明の方法はポリシリコン１７のエツチング用マスク２
０をコンタクト用拡散層２１の形成におけるマスクとし
ても使用できる（セルフアラインメント、自己整合）こ
とおよびエピタキシャル層２２の成長およびコンタクト
用拡散層２１の形成が低温処理であるためｎ＋型単結晶
層のシリコンエピタキシャル層１８内へのはい上がりが
起らない点において優れている。また拡散層２１が素子
形成領域の側部に形成される゛ため素子の微細化に最適
な方法である。
（７）発明の効果
以上詳細に説明したように本発明によれば、ｓ０１技術
を使用した半導体素子の形成において埋没拡散層とのコ
ンタクトを素子表面でとることができ、また本発明にお
けるコンタクト用拡散層の形成方法は素子の微細化に適
し、その製造工程が低温処理で素子特性劣化が生じるこ
とがないため半導体装置の高築積化および信頼性向上に
効果大である。
を使用した半導体素子の形成において埋没拡散層とのコ
ンタクトを素子表面でとることができ、また本発明にお
けるコンタクト用拡散層の形成方法は素子の微細化に適
し、その製造工程が低温処理で素子特性劣化が生じるこ
とがないため半導体装置の高築積化および信頼性向上に
効果大である。
第１図はｓｏｒ技術の工程を示す半導体装置要部の断面
図、第２図は本発明に係わる製造方法の工程を示す半導
体装置要部の断面図である。 １２、１２ａ、 １２ｂ−一絶縁膜、１３．１３ａ、
１７−ポリシリコン膜、１４−窒化膜、１５・−・アン
チモンシリケートガラス膜、１６−・−レーザビーム、
１８−・エピタキシャル層、１９−・ｎ＋型単結晶層、
２０−・−シリコンエツチングマスク、２１−・−拡散
層 第１図 第２図 手続補正書伯発） １．１＋ ｆ’ｌの表、ｊ、 昭和ぐ２年↑１￥８Ｔ願第２λケｚヶψ号２発明の名称
半導体装置の製造方法 ３ 補正をする者 ＋１ｉ件との関係 特許出願人 住所 神奈川県用崎市ｊ１Ｊ原区」二小田中１０１５番
地（５２２）名称富士通株式会社 ４ 代 理 人 住所 神奈川県川崎市中原区上小田中
１０１５番地富士通株式会社内 （１） 本願の特許請求の範囲を次のとおり補正する。 ［絶縁層上に島状の一導電型単結晶層を形成する工程と
、 散領域を形成する工程とを含むことを特徴とする半導体
装置の製造方法。」
図、第２図は本発明に係わる製造方法の工程を示す半導
体装置要部の断面図である。 １２、１２ａ、 １２ｂ−一絶縁膜、１３．１３ａ、
１７−ポリシリコン膜、１４−窒化膜、１５・−・アン
チモンシリケートガラス膜、１６−・−レーザビーム、
１８−・エピタキシャル層、１９−・ｎ＋型単結晶層、
２０−・−シリコンエツチングマスク、２１−・−拡散
層 第１図 第２図 手続補正書伯発） １．１＋ ｆ’ｌの表、ｊ、 昭和ぐ２年↑１￥８Ｔ願第２λケｚヶψ号２発明の名称
半導体装置の製造方法 ３ 補正をする者 ＋１ｉ件との関係 特許出願人 住所 神奈川県用崎市ｊ１Ｊ原区」二小田中１０１５番
地（５２２）名称富士通株式会社 ４ 代 理 人 住所 神奈川県川崎市中原区上小田中
１０１５番地富士通株式会社内 （１） 本願の特許請求の範囲を次のとおり補正する。 ［絶縁層上に島状の一導電型単結晶層を形成する工程と
、 散領域を形成する工程とを含むことを特徴とする半導体
装置の製造方法。」
Claims (1)
- 絶縁膜上に多結晶シリコンを成長した後選択酸化法によ
り素子形成領域のみに当該多結晶ポリシリコンを残存さ
せる工程、前記素子形成領域の多結晶シリコン層をエネ
ルギービームを用いたアニールにより単結晶化し、不純
物拡散を行い一導電型の単結晶層とする工程、上記導電
型単結晶層上にエピタキシャル層を形成する工程、次い
で当該エピタキシャル層の側部に上記導電型単結晶層と
のコンタクトをとるための拡散層を形成する工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58225654A JPS60117707A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
| KR1019840006940A KR900001267B1 (ko) | 1983-11-30 | 1984-11-06 | Soi형 반도체 장치의 제조방법 |
| US06/675,613 US4575925A (en) | 1983-11-30 | 1984-11-28 | Method for fabricating a SOI type semiconductor device |
| DE8484308280T DE3477447D1 (en) | 1983-11-30 | 1984-11-29 | Soi type semiconductor device |
| EP84308280A EP0143662B1 (en) | 1983-11-30 | 1984-11-29 | Soi type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58225654A JPS60117707A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117707A true JPS60117707A (ja) | 1985-06-25 |
| JPH0520893B2 JPH0520893B2 (ja) | 1993-03-22 |
Family
ID=16832676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58225654A Granted JPS60117707A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117707A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991780A (ja) * | 1972-12-26 | 1974-09-02 | ||
| JPS57208124A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-11-30 JP JP58225654A patent/JPS60117707A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991780A (ja) * | 1972-12-26 | 1974-09-02 | ||
| JPS57208124A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520893B2 (ja) | 1993-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005676B2 (en) | Semiconductor device manufacturing method | |
| JPH06105696B2 (ja) | 半導体装置の製造方法 | |
| JPS62500969A (ja) | 半導体デバイスの製作方法 | |
| JPS59106172A (ja) | 電界効果トランジスタの製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPS60117707A (ja) | 半導体装置の製造方法 | |
| JP2579494B2 (ja) | Ｓｏｉウエハの製造方法 | |
| JPS6155250B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| JPH0546706B2 (ja) | ||
| JPH0546097B2 (ja) | ||
| JPH049371B2 (ja) | ||
| JPH0247853B2 (ja) | ||
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JPS6281765A (ja) | シリコン基板上の炭化シリコンデバイスの製造方法 | |
| JPS5974671A (ja) | 半導体装置の製造方法 | |
| JPS6028142B2 (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS60117749A (ja) | 半導体装置の製造方法 | |
| JPS62101070A (ja) | 半導体装置の製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPS6080275A (ja) | 半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 |