JPS5937736Y2 - 半導体集積回路の良否判定装置 - Google Patents
半導体集積回路の良否判定装置Info
- Publication number
- JPS5937736Y2 JPS5937736Y2 JP1977110274U JP11027477U JPS5937736Y2 JP S5937736 Y2 JPS5937736 Y2 JP S5937736Y2 JP 1977110274 U JP1977110274 U JP 1977110274U JP 11027477 U JP11027477 U JP 11027477U JP S5937736 Y2 JPS5937736 Y2 JP S5937736Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- circuit element
- semiconductor integrated
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
この考案は半導体集積回路の検査装置に関し、とくにＰ
Ｎ接合法によって回路素子間を分離しているモノリシッ
ク集積回路の分離の良否の判定装置に関する。
Ｎ接合法によって回路素子間を分離しているモノリシッ
ク集積回路の分離の良否の判定装置に関する。
モノリシック集積回路は同一の半導体基板上に形成され
る複数個回路素子により構成されるため、回路素子が互
いに短絡して回路の機能を失なわないように回路素子間
を絶縁分離する必要がある。
る複数個回路素子により構成されるため、回路素子が互
いに短絡して回路の機能を失なわないように回路素子間
を絶縁分離する必要がある。
一般には回路素子間ＫＰＮ接合を形成してＰＮ接合の逆
阻止特性を利用するいわゆるＰＮ接合法による分離が用
いられている。
阻止特性を利用するいわゆるＰＮ接合法による分離が用
いられている。
しかしながら、集積回路の製造上のバラツキから分離が
完全でないことが原因となって誤動作を起すことがある
。
完全でないことが原因となって誤動作を起すことがある
。
このため＼従来から、モノリシック集積回路の製造工程
には分離の良否を判定する工程が入れられている。
には分離の良否を判定する工程が入れられている。
従来、回路素子間の分離の良否を判定する方法としてつ
ぎの２つの方法が多く用いられている。
ぎの２つの方法が多く用いられている。
１つの方法は回路素子電極部と回路素子が形成される半
導体基板間のもれ電流、ブレークダウン電圧およば容量
などの測定値から経験的に判定する方法であり、他の方
法は実際に使用される装置に集積回路を組込み、実用条
件で動作させて判定する方法である。
導体基板間のもれ電流、ブレークダウン電圧およば容量
などの測定値から経験的に判定する方法であり、他の方
法は実際に使用される装置に集積回路を組込み、実用条
件で動作させて判定する方法である。
しかしながら、前者では単に回路素子の静的な特性パラ
メータを単独に測定するだけであるから、実際に動作さ
せたときの動的な特性パラメータとの相関が明確になっ
ていない限り分離の良否の判定は経験にたよらざるを得
ず、実用性に乏しい欠点がある。
メータを単独に測定するだけであるから、実際に動作さ
せたときの動的な特性パラメータとの相関が明確になっ
ていない限り分離の良否の判定は経験にたよらざるを得
ず、実用性に乏しい欠点がある。
また、後者は確実な判定を下せる利点はあるカヘその集
積回路が使用されるあらゆる条件に対応した回路や装置
を製作し、個々に判定しなければならず、多くの費用と
時間が必要である欠点がある。
積回路が使用されるあらゆる条件に対応した回路や装置
を製作し、個々に判定しなければならず、多くの費用と
時間が必要である欠点がある。
本考案の目的はこれらの欠点を解消した実用的かつ安価
な分離の良否判定装置を提供することにある。
な分離の良否判定装置を提供することにある。
本考案によれば、集積回路の任意の回路素子にパルス信
号を印加する手段と、他の任意の回路素子に所定のバイ
アス電圧を印加する手段と、この他の任意の回路素子の
電気的特性を検出する手段とを含んで構成されることを
特徴とする集積回路の良否判定装置が得られる。
号を印加する手段と、他の任意の回路素子に所定のバイ
アス電圧を印加する手段と、この他の任意の回路素子の
電気的特性を検出する手段とを含んで構成されることを
特徴とする集積回路の良否判定装置が得られる。
とくに本考案によればモノリシック集積回路を構成する
複数個の互いに分離された回路素子間または任意の回路
素子と回路素子が形成される半導体基板間にパルス信号
を与える手段とこのパルス信号が与えられる回路素子に
隣接して形成される他の分離された回路素子の特性を測
定する手段とを有し、パルス信号を加えて、回路素子の
特性または動作状態を変化さセ、特性の変化量を検出し
て、モノリシック集積回路を構成する回路素子間の分離
の良否を判定する装置が得られる。
複数個の互いに分離された回路素子間または任意の回路
素子と回路素子が形成される半導体基板間にパルス信号
を与える手段とこのパルス信号が与えられる回路素子に
隣接して形成される他の分離された回路素子の特性を測
定する手段とを有し、パルス信号を加えて、回路素子の
特性または動作状態を変化さセ、特性の変化量を検出し
て、モノリシック集積回路を構成する回路素子間の分離
の良否を判定する装置が得られる。
つぎに第１図を参照しながら本考案の構成と動作につい
て説明する。
て説明する。
第１図は本考案の一実施例を示すブロック図であって、
モノリシック集積回路ＩＣの任意の回路素子の電極端子
１と接地端子Ｇの間にパルス信号を与えるためのパルス
信号発生器Ｏ８Ｃが接続され、パルス信号が与えられる
回路素子に隣接した他の回路素子の電極端子２と接地端
子Ｇの間にバイアス回路Ｖｓ 、端子２に流れる電流を
検出するための抵抗ＲＤ１端子２と端子Ｇ間の電圧、お
よび端子２に流れる電流をｆｆ１ｌｆ９し判定するため
の判定回路Ｃ，ＶＩＰ、判定結果を表示するための表示
回路ＤＩ ＳＰから成る特性測定器が接続される。
モノリシック集積回路ＩＣの任意の回路素子の電極端子
１と接地端子Ｇの間にパルス信号を与えるためのパルス
信号発生器Ｏ８Ｃが接続され、パルス信号が与えられる
回路素子に隣接した他の回路素子の電極端子２と接地端
子Ｇの間にバイアス回路Ｖｓ 、端子２に流れる電流を
検出するための抵抗ＲＤ１端子２と端子Ｇ間の電圧、お
よび端子２に流れる電流をｆｆ１ｌｆ９し判定するため
の判定回路Ｃ，ＶＩＰ、判定結果を表示するための表示
回路ＤＩ ＳＰから成る特性測定器が接続される。
１ず、パルス信号を与えない状態で、端子２と接地端子
Ｇの間にバイアス回路ｖｓから使用条件と等価なバイア
スを与え、判定回路ＣＭＰＫより端子間電圧および端子
電流を測定する。
Ｇの間にバイアス回路ｖｓから使用条件と等価なバイア
スを与え、判定回路ＣＭＰＫより端子間電圧および端子
電流を測定する。
このときの端子電圧および端子電流は回路素子が完全に
分離されているときの電圧、電流値に等しい。
分離されているときの電圧、電流値に等しい。
つぎに、端子１と接地端子Ｇの間にパルス発生器Ｏ８Ｃ
からパルス信号を与えながら端子２と接地端子Ｇ間の端
子電圧、端子電流を判定回＆ＭＰにより測定する。
からパルス信号を与えながら端子２と接地端子Ｇ間の端
子電圧、端子電流を判定回＆ＭＰにより測定する。
このとき、測定される端子電圧端子電流値がパルス信号
を与えないときと同値ならば分離が完全であると判定で
き、変動のある場合には分離は完全でないと判定できる
。
を与えないときと同値ならば分離が完全であると判定で
き、変動のある場合には分離は完全でないと判定できる
。
したがって、パルス信号を与えないときの端子電圧、電
流値を基準として、パルス信号を与えたときの端子電圧
、電流値を判定回路ＣＭＰで比較し、判定結果を表示回
路ＤＩＳＰＫ表示することによりモノリシック集積回路
を構成する回路素子間の分離の良否を判定することがで
きる。
流値を基準として、パルス信号を与えたときの端子電圧
、電流値を判定回路ＣＭＰで比較し、判定結果を表示回
路ＤＩＳＰＫ表示することによりモノリシック集積回路
を構成する回路素子間の分離の良否を判定することがで
きる。
なお、電圧、電流値の測定をどちらか一方だけにしても
、良否の判定は可能である。
、良否の判定は可能である。
このようにして、本考案によれば次のような著しい利点
を得ることができる。
を得ることができる。
すなわち、本考案では、パルス発生器とバイアス回路の
出力調整によって、実際の使用条件に適合したあらゆる
条件での判定が下せるばう）りか、構成が簡単であるた
めに取扱いが簡単でありかつ安価な装置を得ることがで
きる。
出力調整によって、実際の使用条件に適合したあらゆる
条件での判定が下せるばう）りか、構成が簡単であるた
めに取扱いが簡単でありかつ安価な装置を得ることがで
きる。
第１図は、本考案の一実施例を示すブロック図である。
ＩＣ・・・・・・モノリシック集積回路、Ｏ８Ｃ・・・
・・・パルス発生器、ｖｓ・・・・・・バイアス回路、
ＣＭＰ・曲・判定回路、ＤＩＳＰ・・・・・表示回路、
ＲＤ・・・・・・電流検出用抵抗器、１〜４・・・・・
・任意の回路素子電極端子、Ｇ・・・・・・接地端子。
・・・パルス発生器、ｖｓ・・・・・・バイアス回路、
ＣＭＰ・曲・判定回路、ＤＩＳＰ・・・・・表示回路、
ＲＤ・・・・・・電流検出用抵抗器、１〜４・・・・・
・任意の回路素子電極端子、Ｇ・・・・・・接地端子。
Claims (1)
- 複数個の互いに分離された回路素子間を含んで構成され
る半導体集積回路の良否判定装置において、所定の回路
素子の電極端子と接地端子との間にパルス信号を与える
手段と、該パルス信号が与えられる所定の回路素子に隣
接した他の回路素子の電極端子と前記接地端子との間に
バイアス電圧を与える手段と、該バイアス電圧により前
記他の回路素子の電極端子に流れる電流を検出する手段
と、該電流の測定および判定を行なう手段と、該判定の
結果を表示する手段とを有することを特徴とする半導体
集積回路の良否判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977110274U JPS5937736Y2 (ja) | 1977-08-17 | 1977-08-17 | 半導体集積回路の良否判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977110274U JPS5937736Y2 (ja) | 1977-08-17 | 1977-08-17 | 半導体集積回路の良否判定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5435865U JPS5435865U (ja) | 1979-03-08 |
| JPS5937736Y2 true JPS5937736Y2 (ja) | 1984-10-19 |
Family
ID=29056998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977110274U Expired JPS5937736Y2 (ja) | 1977-08-17 | 1977-08-17 | 半導体集積回路の良否判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937736Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384482A (en) * | 1976-12-29 | 1978-07-25 | Fujitsu Ltd | Test method for ic |
-
1977
- 1977-08-17 JP JP1977110274U patent/JPS5937736Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384482A (en) * | 1976-12-29 | 1978-07-25 | Fujitsu Ltd | Test method for ic |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5435865U (ja) | 1979-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5937736Y2 (ja) | 半導体集積回路の良否判定装置 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| EP0789249A2 (en) | Test method and apparatus for semiconductor element | |
| JPH0377073A (ja) | 絶縁抵抗測定装置 | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPS61209361A (ja) | 静電容量の測定方法 | |
| JPS5819492Y2 (ja) | 圧電型センサのテスタ | |
| JP2943399B2 (ja) | 半導体集積回路 | |
| JPH0222707Y2 (ja) | ||
| US6483337B1 (en) | Method for achieving synchronous non-destructive latchup characterization | |
| JPH06148264A (ja) | リーク電流の測定方法 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH03185744A (ja) | 半導体素子 | |
| JPH0827307B2 (ja) | プリント配線板の試験装置 | |
| JPH03194477A (ja) | 絶縁抵抗測定装置の自己診断方法 | |
| JPH04208881A (ja) | 半導体集積回路 | |
| JPH0524222Y2 (ja) | ||
| JPH0882657A (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JPH023146B2 (ja) | ||
| JPH07151822A (ja) | ポゴピン圧力チェック機能付きテストボード | |
| JPH06249912A (ja) | Ｍｉｓ型半導体装置の良否判別法 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JPS63193538A (ja) | 半導体素子のウエ−ハテスト方法 | |
| JPH0695120B2 (ja) | 電子部品測定装置 |