JPS59149076A - 半導体光集積回路装置の製造方法 - Google Patents
半導体光集積回路装置の製造方法Info
- Publication number
- JPS59149076A JPS59149076A JP2283683A JP2283683A JPS59149076A JP S59149076 A JPS59149076 A JP S59149076A JP 2283683 A JP2283683 A JP 2283683A JP 2283683 A JP2283683 A JP 2283683A JP S59149076 A JPS59149076 A JP S59149076A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- alignment mark
- thin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は化合物半導体の多層構造よりなる光集積回路の
製造における結晶成長方法に関するものである。
製造における結晶成長方法に関するものである。
従来例えば溝を設けた半導体基板上にレーザダイオード
を製造する場合、ｐ側の不純物拡散や電極の形成のため
に行うパターン合わせは、試料の一部分を蝕刻する事に
よって、基板上の溝を露出させ、この露出した溝あるい
は、溝と同時に基板に付けである合わせマークを基準と
して行っているのが実情である。しかし、この基板を露
出させるという方法は困難なプロセスで、ややもすると
蝕刻が行き過ぎたりする上に、基板とすぐ次の層との組
成が近い場合は基板表面で蝕刻を止める事は不可能であ
った。従ってごく限られた組成で構成される素子のみに
しか適用できなかった。又、その工程の制御性も不安定
なものであった。
を製造する場合、ｐ側の不純物拡散や電極の形成のため
に行うパターン合わせは、試料の一部分を蝕刻する事に
よって、基板上の溝を露出させ、この露出した溝あるい
は、溝と同時に基板に付けである合わせマークを基準と
して行っているのが実情である。しかし、この基板を露
出させるという方法は困難なプロセスで、ややもすると
蝕刻が行き過ぎたりする上に、基板とすぐ次の層との組
成が近い場合は基板表面で蝕刻を止める事は不可能であ
った。従ってごく限られた組成で構成される素子のみに
しか適用できなかった。又、その工程の制御性も不安定
なものであった。
本発明は化合物半導体のいかなる組成で構成される半導
体レーザ素子に対しても、あまねく適用できるところの
、多層構造の結晶成長の前後にまたがるパターン合わせ
の方法を提供するものである。
体レーザ素子に対しても、あまねく適用できるところの
、多層構造の結晶成長の前後にまたがるパターン合わせ
の方法を提供するものである。
多層構造の結晶成長において、先に蝕刻等によって付け
たパターン合わせのための基準となるマークが消失しな
いように、所要部分に、その上には結晶成長が起らない
ような処理をする。その最も簡便で確実な方法として、
ガラス質膜、たとえば５ｉ０２膜等を薄くつける事であ
る。
たパターン合わせのための基準となるマークが消失しな
いように、所要部分に、その上には結晶成長が起らない
ような処理をする。その最も簡便で確実な方法として、
ガラス質膜、たとえば５ｉ０２膜等を薄くつける事であ
る。
第１図は光集積回路の作製に用いる半絶縁性のＧａＡｓ
基板１の平面図である。第１図の直Ｈ３はこの基板に設
けた溝をモデルとして示している。
基板１の平面図である。第１図の直Ｈ３はこの基板に設
けた溝をモデルとして示している。
この溝を用いて基板に設けた段差部分（第２図の５の部
分）にレーザの活性領域を設けるものである。この状態
は第２図に半導体光集積回路装置の断面として示した通
りである。実際の製造に当っては、ひとつの基板に多数
の溝を形成しておき、多数の素子を同時に製造し、必要
に応じて分離をはかるものである。なお、第１図中の２
の領域は本発明に係わるガラス質薄膜を形成する領域で
後に段差（約２μｍ）（第２図５）をつけ、この上に、
高不純物濃度のｎ型導電層４を液相エピタキシャル法（
ＬＰＥ ）によって成長させる。さらにての上に通例通
シのＧ ａ Ａｌ、ｋ ８ ／Ｇ ａ Ａ ８で構成さ
れるダブルへテロ型レーザを構成する半導体積層６を成
長させる。次に所要部分のｎ型導電層及び半絶縁性基板
を蝕刻によって露出させ、この上に電気回路１１を形成
させる事によって、光電気集積回路が製作される。なお
、第２図において領域１０はレーザ部と電気回路部との
接続部分、８はレーザ部と接続をはかる金属電極部、９
はたとえばの例示でイオン打込み層を示している。具体
的な回路は勿論目的に応じて設計される。ところが、最
初基板に付けた段差の位ｌｔ（第１図の３或いは第２図
５）は以降のプロセスにおいて、パターンの位置決めの
基準として重要であり、後のＬＰＥプロセスによって、
消失してしまってはいけない。
分）にレーザの活性領域を設けるものである。この状態
は第２図に半導体光集積回路装置の断面として示した通
りである。実際の製造に当っては、ひとつの基板に多数
の溝を形成しておき、多数の素子を同時に製造し、必要
に応じて分離をはかるものである。なお、第１図中の２
の領域は本発明に係わるガラス質薄膜を形成する領域で
後に段差（約２μｍ）（第２図５）をつけ、この上に、
高不純物濃度のｎ型導電層４を液相エピタキシャル法（
ＬＰＥ ）によって成長させる。さらにての上に通例通
シのＧ ａ Ａｌ、ｋ ８ ／Ｇ ａ Ａ ８で構成さ
れるダブルへテロ型レーザを構成する半導体積層６を成
長させる。次に所要部分のｎ型導電層及び半絶縁性基板
を蝕刻によって露出させ、この上に電気回路１１を形成
させる事によって、光電気集積回路が製作される。なお
、第２図において領域１０はレーザ部と電気回路部との
接続部分、８はレーザ部と接続をはかる金属電極部、９
はたとえばの例示でイオン打込み層を示している。具体
的な回路は勿論目的に応じて設計される。ところが、最
初基板に付けた段差の位ｌｔ（第１図の３或いは第２図
５）は以降のプロセスにおいて、パターンの位置決めの
基準として重要であり、後のＬＰＥプロセスによって、
消失してしまってはいけない。
そこで、基板に段差を付けた直後に、基板の例えば端部
約２ｍｍの巾の部分（第１図の２）に、ガラス質薄膜た
とえばｆ３ ｉＱ２あるいは、ＳｉＮｘ。
約２ｍｍの巾の部分（第１図の２）に、ガラス質薄膜た
とえばｆ３ ｉＱ２あるいは、ＳｉＮｘ。
Ａ／＝２０１１等を約５００人の厚さにたとえばＣＶＤ
失せず最後まで鮮明に残るので、不純物拡散工程や電極
、配線のためのパターンの合わせが容易で精度が非常に
良い。
失せず最後まで鮮明に残るので、不純物拡散工程や電極
、配線のためのパターンの合わせが容易で精度が非常に
良い。
溝部の形成工程は次の通シである。
先ず半絶縁性ＧａＡｓ基板にｎ１導′醒層を結晶成長し
、これにホトレジストをマスクとして、蝕刻法によって
基板段差あるいは溝を付ける。試料の端部に８４０２あ
るいは、ＳｉＮｘ、 Ａｔｚ０３ 、ＰＳＧ（リンガラ
ス）等ガラス質の薄い膜を形成する。
、これにホトレジストをマスクとして、蝕刻法によって
基板段差あるいは溝を付ける。試料の端部に８４０２あ
るいは、ＳｉＮｘ、 Ａｔｚ０３ 、ＰＳＧ（リンガラ
ス）等ガラス質の薄い膜を形成する。
次に、この上から、レーザとなるダブルへテロ層を結晶
成長させるが、ガラス質膜でおおった部分には成長せず
、基板に付けた段差や溝が見える状態となる。
成長させるが、ガラス質膜でおおった部分には成長せず
、基板に付けた段差や溝が見える状態となる。
以下の工程は装置の目的によって、種々の工程略述して
おく。レーザ部と電気回路部との接続部分の構造をホト
レジストをマスクとして蝕刻法によって形成する。この
段階において、電気回路部となる部分においては基板が
露出する。この部分′・にイオン打込み法によって電気
回路の能動領域を・形成する。次に、レーザ部にＺｎを
Ａｔ２０ Ｂ及び、５ｉ０２をマスクとして用いて選択
拡散し、ｐ側の電気経路を形成する。しかる後に金属電
極及び金属配線を、蒸着とリフトオフ法によって形成し
、第２図のような構造を得る。
おく。レーザ部と電気回路部との接続部分の構造をホト
レジストをマスクとして蝕刻法によって形成する。この
段階において、電気回路部となる部分においては基板が
露出する。この部分′・にイオン打込み法によって電気
回路の能動領域を・形成する。次に、レーザ部にＺｎを
Ａｔ２０ Ｂ及び、５ｉ０２をマスクとして用いて選択
拡散し、ｐ側の電気経路を形成する。しかる後に金属電
極及び金属配線を、蒸着とリフトオフ法によって形成し
、第２図のような構造を得る。
なお、合わせマークに使用する部分を被覆する物質とし
ては、５ｉＱｚ膜の他に、ＰＳＧ（リンガラス）膜、５
ｉ０２とＰＳＧとの混合もしくは複合膜、あるいは、窒
化シリコンの類やＡｔ２０３で出来た膜でも良い。厚さ
は０．０１μｍ （１００Ａ ）以上１μｍ以下が適当
である。薄過ぎると膜が均−に基板を被覆しないので、
結晶が付き、非常に見苦しくなり、目的を達しない。ま
た厚過ぎると基板に余計な応力を生じ、レーザ等の性能
を劣化させるばかりでなく、結晶を成長させた部分と、
被覆によって結晶成長を１４１止した部分との境界に段
がついたシ、もシ上がりが出来たりして、以降の精密加
工プロセスで致命的な欠陥となる。
ては、５ｉＱｚ膜の他に、ＰＳＧ（リンガラス）膜、５
ｉ０２とＰＳＧとの混合もしくは複合膜、あるいは、窒
化シリコンの類やＡｔ２０３で出来た膜でも良い。厚さ
は０．０１μｍ （１００Ａ ）以上１μｍ以下が適当
である。薄過ぎると膜が均−に基板を被覆しないので、
結晶が付き、非常に見苦しくなり、目的を達しない。ま
た厚過ぎると基板に余計な応力を生じ、レーザ等の性能
を劣化させるばかりでなく、結晶を成長させた部分と、
被覆によって結晶成長を１４１止した部分との境界に段
がついたシ、もシ上がりが出来たりして、以降の精密加
工プロセスで致命的な欠陥となる。
５ｉＱｚ膜の場合０．０２４ｍ〜０．０７ ｐｍ （２
００人〜７００人）厚さを用いるのが最適である。
００人〜７００人）厚さを用いるのが最適である。
当該方法によって多層構造の半導体素子を精度良く製造
３゛−る事が出来る。光電気集積回路の、レーザ部分に
おいては、ｐ側の不純物を拡散させる位置（第２図の７
）金、基板の段差部等に精度良く合わせる事が出来、レ
ーザの閾値を低くする事が出来た。また電気回路部と、
レーザ部分の電気的な接続（第２図８）も精度良く行う
事が出来る。
３゛−る事が出来る。光電気集積回路の、レーザ部分に
おいては、ｐ側の不純物を拡散させる位置（第２図の７
）金、基板の段差部等に精度良く合わせる事が出来、レ
ーザの閾値を低くする事が出来た。また電気回路部と、
レーザ部分の電気的な接続（第２図８）も精度良く行う
事が出来る。
さらに、電気回路全体（第２図９）を所定の位置に精度
良く作り付けるためにも、本発明による合わせマークが
基準になるので重要である。
良く作り付けるためにも、本発明による合わせマークが
基準になるので重要である。
第１図は本発明を実施した半導体基板ウェハーの平面図
、第２図は光電気集積回路の断面図である。 １・・・半導体基板、２・・・ガラス質物質で被覆した
部分、３・・・基板につけた溝、４・・・高不純物濃度
のｎ型導電層、訃・・基板につけたレーザのための段差
、６・・・ダブルへテロ構造を構成するＧａＡ７Ａｓ／
Ｇ ａ Ａ ｓの多層積層膜、７・・・不純物拡散領域
、８・・・金属電極、９・・・イオン打込み層、１０・
・・レーザ部と電気回路部との接続部分、１１・・・電
気回路部。 特許出願人 工業技術院長 石 坂 誠 −
、第２図は光電気集積回路の断面図である。 １・・・半導体基板、２・・・ガラス質物質で被覆した
部分、３・・・基板につけた溝、４・・・高不純物濃度
のｎ型導電層、訃・・基板につけたレーザのための段差
、６・・・ダブルへテロ構造を構成するＧａＡ７Ａｓ／
Ｇ ａ Ａ ｓの多層積層膜、７・・・不純物拡散領域
、８・・・金属電極、９・・・イオン打込み層、１０・
・・レーザ部と電気回路部との接続部分、１１・・・電
気回路部。 特許出願人 工業技術院長 石 坂 誠 −
Claims (1)
- 【特許請求の範囲】 １、所定の半導体基体上に化合物半導体層を積層し、少
なくとも半導体レーザ部および電子回路部が集積化され
た半導体光集積回路装置の製造に当って、前記半導体基
体上にマスク合せマークを形成し、更にこのマスク合せ
マーク上にガラス質無機材料の薄膜を形成せしめ当該半
導体基体上への結晶成長時にマスク合せマークが消失し
ないようにしたことを特徴とする半導体光集積回路装置
の製造方法。 ２ 前記マスク合せマークが前記半導体基板に設けられ
た溝なることを特徴とする特許請求の範囲第１項記載の
半導体光集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283683A JPS59149076A (ja) | 1983-02-16 | 1983-02-16 | 半導体光集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283683A JPS59149076A (ja) | 1983-02-16 | 1983-02-16 | 半導体光集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149076A true JPS59149076A (ja) | 1984-08-25 |
Family
ID=12093788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283683A Pending JPS59149076A (ja) | 1983-02-16 | 1983-02-16 | 半導体光集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283224A (ja) * | 1993-03-26 | 1994-10-07 | Mitsubishi Electric Corp | アタッチメント付端子台 |
| US7705317B2 (en) | 2004-08-20 | 2010-04-27 | Hamamatsu Photonics K.K. | Radiation imaging device and radiation imaging method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347764A (en) * | 1976-10-13 | 1978-04-28 | Hitachi Ltd | Production of semiconductor device |
| JPS56125851A (en) * | 1980-03-06 | 1981-10-02 | Fujitsu Ltd | Monitoring method of characteristic of semiconductor layer |
-
1983
- 1983-02-16 JP JP2283683A patent/JPS59149076A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347764A (en) * | 1976-10-13 | 1978-04-28 | Hitachi Ltd | Production of semiconductor device |
| JPS56125851A (en) * | 1980-03-06 | 1981-10-02 | Fujitsu Ltd | Monitoring method of characteristic of semiconductor layer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283224A (ja) * | 1993-03-26 | 1994-10-07 | Mitsubishi Electric Corp | アタッチメント付端子台 |
| US7705317B2 (en) | 2004-08-20 | 2010-04-27 | Hamamatsu Photonics K.K. | Radiation imaging device and radiation imaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6250987B2 (ja) | ||
| EP0132614B1 (en) | A method for manufacturing an integrated circuit device | |
| US4249967A (en) | Method of manufacturing a light-emitting diode by liquid phase epitaxy | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| US3878008A (en) | Method of forming high reliability mesa diode | |
| WO1985004134A1 (en) | Process for forming and locating buried layers | |
| US4220960A (en) | Light emitting diode structure | |
| JPS59149076A (ja) | 半導体光集積回路装置の製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPS58200584A (ja) | 半導体発光装置 | |
| KR900008408B1 (ko) | Iii-v족 화합물 반도체소자의 전극 형성방법 | |
| JPS59202676A (ja) | プレ−ナ型発光素子 | |
| JPH0613549A (ja) | 半導体装置 | |
| KR940006715B1 (ko) | 2단계 포토에칭을 이용한 후막에피층 식각방법 | |
| JPH0271514A (ja) | 半導体装置の製造方法 | |
| JPS59231885A (ja) | 光半導体装置 | |
| JPS6127630A (ja) | 半導体装置の製造方法 | |
| JPS5947480B2 (ja) | 半導体装置の製造方法 | |
| KR0138858B1 (ko) | 저문턱 전류 표면방출 레이저의 제조방법 | |
| JPS60145609A (ja) | 化合物半導体装置の製造方法 | |
| JPS61216375A (ja) | 半導体発光装置の製造方法 | |
| JPH02153568A (ja) | 光・電子集積回路の製造方法 | |
| JPH0267781A (ja) | 光・電子集積回路装置の製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 | |
| JPH02148764A (ja) | アナグロマスタースライスｉｃ |