JPS58138055A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58138055A JPS58138055A JP2090182A JP2090182A JPS58138055A JP S58138055 A JPS58138055 A JP S58138055A JP 2090182 A JP2090182 A JP 2090182A JP 2090182 A JP2090182 A JP 2090182A JP S58138055 A JPS58138055 A JP S58138055A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- lead
- leads
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置特にパッケージにチップを収容して
なる半導体装置に関する。
なる半導体装置に関する。
大容量メモリのように半導体装置の高集積化が進むにつ
れて、そのチップも大きいものが必要となシそれに伴い
チップを収容するパッケージに関連しているいろの量販
が発生している。その主要なものの一つにチップとリー
ドの相対的な配置の間鯖がある。
れて、そのチップも大きいものが必要となシそれに伴い
チップを収容するパッケージに関連しているいろの量販
が発生している。その主要なものの一つにチップとリー
ドの相対的な配置の間鯖がある。
第１図及び第２図は、従来の標準的な１６ビンのデニア
ルイン型パッケージに収容されたチップとリードの相対
的な配置を示す上面図（キャップ封止あるいはモールド
封じ前のもの）である。ここでリードとは、外部リード
とチップと例えばボンデングによシ内部接続することに
よ）チップから外部リードまでリードを引出すところの
内部す−ドからなるものをいうことにする。このパッケ
ージ１社幅約７．６−で長さ約２０．３−である。第１
図の場合、テップ２は輻約４■で長さ約７−である。一
方リード３（３−１が内部リード、３−２が外部リード
）の中央部分の内部リード３−１−１は幅約０．５−で
長さｔｌは約１．０ｍである。
ルイン型パッケージに収容されたチップとリードの相対
的な配置を示す上面図（キャップ封止あるいはモールド
封じ前のもの）である。ここでリードとは、外部リード
とチップと例えばボンデングによシ内部接続することに
よ）チップから外部リードまでリードを引出すところの
内部す−ドからなるものをいうことにする。このパッケ
ージ１社幅約７．６−で長さ約２０．３−である。第１
図の場合、テップ２は輻約４■で長さ約７−である。一
方リード３（３−１が内部リード、３−２が外部リード
）の中央部分の内部リード３−１−１は幅約０．５−で
長さｔｌは約１．０ｍである。
従ってチップ２と内部リード３−１−１の間隔１□は約
０．７箇となる。仁のため、この内部リード３−１−１
とチップ２を接続するコネクタ線（図示していない）の
ボンデインク作業は内部リード３−１−１とチク１２０
間隔が非常に少さいために困難となる。又、チップのパ
ッケージへの取付作業のはらつきによシチップと内部リ
ードが接触する場合も生じる。かくして製品の歩留りを
低下させるとか、更には使用中のボンディング故障発生
によシ信頼度の低下を来すなどの問題を発生させる。
０．７箇となる。仁のため、この内部リード３−１−１
とチップ２を接続するコネクタ線（図示していない）の
ボンデインク作業は内部リード３−１−１とチク１２０
間隔が非常に少さいために困難となる。又、チップのパ
ッケージへの取付作業のはらつきによシチップと内部リ
ードが接触する場合も生じる。かくして製品の歩留りを
低下させるとか、更には使用中のボンディング故障発生
によシ信頼度の低下を来すなどの問題を発生させる。
第２図はこの問題を解決しようとして、チップ２と内部
リード３−１−２の間隔ａ３を約１．２−と大きくシ、
その代り内部リード３−１．２の長プと内部リードの間
隔を大きくすると、ボンディング作業はやや容易となる
ものの内部リード上のパッド部に十分な広さをとれなく
々ることのほかに、パッケージを例えばモールド封止を
し、外部リードの切離しによるリード整形時にリードが
脱落するという問題が発生する。従って、縞２図に示す
ように内部リードの長さを短くするということにも限界
がある。
リード３−１−２の間隔ａ３を約１．２−と大きくシ、
その代り内部リード３−１．２の長プと内部リードの間
隔を大きくすると、ボンディング作業はやや容易となる
ものの内部リード上のパッド部に十分な広さをとれなく
々ることのほかに、パッケージを例えばモールド封止を
し、外部リードの切離しによるリード整形時にリードが
脱落するという問題が発生する。従って、縞２図に示す
ように内部リードの長さを短くするということにも限界
がある。
従ってチップ２の大きさ特に、幅寸法が大きくなるとパ
ッケージも幅寸法の大きいものを用いなければならなく
なる。第３図はこのようなパッケージ１′ の上面図（
キャップ封じちるいはモールド封じ前のもの）を示した
ものである。チップ２′は幅、長さとも約５．０■であ
り、パッケージは幅約ｌＯ鱈、内部リード３’−１−２
の長さＡ、は約１．０−でチップ２′と内部リード３’
−１−２の間隔は約１．５−と十分に余裕のある寸法に
なっている。
ッケージも幅寸法の大きいものを用いなければならなく
なる。第３図はこのようなパッケージ１′ の上面図（
キャップ封じちるいはモールド封じ前のもの）を示した
ものである。チップ２′は幅、長さとも約５．０■であ
り、パッケージは幅約ｌＯ鱈、内部リード３’−１−２
の長さＡ、は約１．０−でチップ２′と内部リード３’
−１−２の間隔は約１．５−と十分に余裕のある寸法に
なっている。
しかしながらこの場合はパッケージが一般の標準型より
は大龜〈なシパッケージのコストが高くなるはか、実装
面積が大になるなどの欠点がでて〈為。
は大龜〈なシパッケージのコストが高くなるはか、実装
面積が大になるなどの欠点がでて〈為。
本発明の目的は、チップと内部リードの間隔が十分にと
れるリード構造を用いることによ秒、上述の欠点が除去
され、例えばボンデングなどの内信頼度の半導体装置を
提供することＫある。
れるリード構造を用いることによ秒、上述の欠点が除去
され、例えばボンデングなどの内信頼度の半導体装置を
提供することＫある。
本館４の発明の装置は、内部リードと外部リードからな
るリードを有するパッケージにチップを収容してなる半
導体装置において、前記チップと同一平面Ｋｊ？ｆｆる
前記パッケージの外周部と前記チップの外周部との間隔
が他の２辺よ如も小さい前記チップの一つの平行する２
辺のほぼ全長にわたシ相対向する前記パッケージの外周
部には前記リードが設けられてかないことからなりてい
る。
るリードを有するパッケージにチップを収容してなる半
導体装置において、前記チップと同一平面Ｋｊ？ｆｆる
前記パッケージの外周部と前記チップの外周部との間隔
が他の２辺よ如も小さい前記チップの一つの平行する２
辺のほぼ全長にわたシ相対向する前記パッケージの外周
部には前記リードが設けられてかないことからなりてい
る。
本館２の発明の装置は、内部リードフレームと外部リー
ドから亀るリードを有するパッケージにチップを収容し
てなる半導体装置において、前記チップと同一平面上お
ける前記パッケージの外周部と前記チップの外周部との
間隔が他の２辺よ）も小さい前記チップの一つの平行す
る２辺のｆ！埋全全長わ九如相対向する前記パッケージ
の外周部には前記チップと接続され丸内部リードを有す
ゐ前記リードが設けられていないことからなっている。
ドから亀るリードを有するパッケージにチップを収容し
てなる半導体装置において、前記チップと同一平面上お
ける前記パッケージの外周部と前記チップの外周部との
間隔が他の２辺よ）も小さい前記チップの一つの平行す
る２辺のｆ！埋全全長わ九如相対向する前記パッケージ
の外周部には前記チップと接続され丸内部リードを有す
ゐ前記リードが設けられていないことからなっている。
以下本発明について図面を参照して詳細に説明する。
第４図は本館１の発明の−Ｉｌ！麹例の装置のパッケー
ジに収容され九チップとリードの相対的な配置を示す上
面図（キャップ封じある鱒はモールド封じ前のもの）で
ある。パッケージ１１のヘッダ上にチップ１２が収容さ
れてお如、パッケージ１１の外周部とチップ１２の外周
部との間隔が他の２辺よシも小さいチップ１２の一つの
平行する２辺（この場合にはパッケージの長さ方向に沿
う２辺）のは埋全長にわたシ、内部リード１３−１．外
部−リード１３−２からなるリード１３が配列されてい
ない。すなわちパッケージの中央部にはり−ド１３を有
しないことからむの実施例の装置紘で自ている。
ジに収容され九チップとリードの相対的な配置を示す上
面図（キャップ封じある鱒はモールド封じ前のもの）で
ある。パッケージ１１のヘッダ上にチップ１２が収容さ
れてお如、パッケージ１１の外周部とチップ１２の外周
部との間隔が他の２辺よシも小さいチップ１２の一つの
平行する２辺（この場合にはパッケージの長さ方向に沿
う２辺）のは埋全長にわたシ、内部リード１３−１．外
部−リード１３−２からなるリード１３が配列されてい
ない。すなわちパッケージの中央部にはり−ド１３を有
しないことからむの実施例の装置紘で自ている。
ッケージｌと比べると輻唸同じであるが、長さが約３．
７■長くなりている。これはチップ１２のパッケージの
長さに沿うての平行する２辺に配置されてい大片側で２
個のリードを無くして、それぞれチップ１２の両側に対
称的にすべてのリードが配列されるようにリード１３を
形成しているからである。チップ１２紘輻、長さとも約
５．０−で第３図に示し九チップ寸法の大きい場合の従
来例と同じ大きさである。第４図からも明らか表ように
、パッケージ１１の中央部分にはり−ド１３が配列され
ていなく、リード１３はパッケージ１１の長さ方向に対
して−直なチップ１２０両側面に対称的にしかも内部リ
ード１３−１とチップ１１！０間隔は十分にとりである
ので（約１．５−）、容易にボンデング作業を行うこと
ができるほか、チップ１２と内部リード１３−１が接触
するということも起らない。更Ｋｍ然のことなから酎じ
後のり−ド整形によるリードの脱落不実も生じないとと
Ｋなる。
７■長くなりている。これはチップ１２のパッケージの
長さに沿うての平行する２辺に配置されてい大片側で２
個のリードを無くして、それぞれチップ１２の両側に対
称的にすべてのリードが配列されるようにリード１３を
形成しているからである。チップ１２紘輻、長さとも約
５．０−で第３図に示し九チップ寸法の大きい場合の従
来例と同じ大きさである。第４図からも明らか表ように
、パッケージ１１の中央部分にはり−ド１３が配列され
ていなく、リード１３はパッケージ１１の長さ方向に対
して−直なチップ１２０両側面に対称的にしかも内部リ
ード１３−１とチップ１１！０間隔は十分にとりである
ので（約１．５−）、容易にボンデング作業を行うこと
ができるほか、チップ１２と内部リード１３−１が接触
するということも起らない。更Ｋｍ然のことなから酎じ
後のり−ド整形によるリードの脱落不実も生じないとと
Ｋなる。
更に、この実施例の装置はチップ１２０寸法が大きくな
りたにもかかわらず、従来の一般の標準型パッケージと
同じ幅寸法のパッケージ１１（えだし長さ寸法は少し長
くなって−る）を用いているので、第３図に示した従来
例のように幅寸法を大きくした場合に比べて、装置をプ
リント板上に実装するとき１、最も多く使用される同じ
幅寸法の装置と一緒に並べて実装することができるので
実装密度を上げる仁とが可能となぁ。
りたにもかかわらず、従来の一般の標準型パッケージと
同じ幅寸法のパッケージ１１（えだし長さ寸法は少し長
くなって−る）を用いているので、第３図に示した従来
例のように幅寸法を大きくした場合に比べて、装置をプ
リント板上に実装するとき１、最も多く使用される同じ
幅寸法の装置と一緒に並べて実装することができるので
実装密度を上げる仁とが可能となぁ。
又この実施例ではチップ１２０両側の中央部分にリード
１３が無いために、モールド對じの場合に祉封じの際の
異質の材料となりリードが無くその気書性が向上すると
いう効果も付加される。
１３が無いために、モールド對じの場合に祉封じの際の
異質の材料となりリードが無くその気書性が向上すると
いう効果も付加される。
なお、との実施例の装置で紘リード１３をチップ１２の
両側面のみに配列するために、内部り一ド１３−１の幅
ならびに間隔は従来例のものよｐも小さくなるけれど屯
未だ十分に余裕のある寸法になっている。′＆お又、チ
ップ１８０ボンデンダのパット部はこのように大きいチ
ップではチップ１２の一つの両側（この例ではり−ド１
３と相対向している側）のみに形成されているので、チ
ップ１２とリード１３の仁のような配列線よ）ボンデン
グに適したものとなりている。
両側面のみに配列するために、内部り一ド１３−１の幅
ならびに間隔は従来例のものよｐも小さくなるけれど屯
未だ十分に余裕のある寸法になっている。′＆お又、チ
ップ１８０ボンデンダのパット部はこのように大きいチ
ップではチップ１２の一つの両側（この例ではり−ド１
３と相対向している側）のみに形成されているので、チ
ップ１２とリード１３の仁のような配列線よ）ボンデン
グに適したものとなりている。
第５図は本館２の発明の装置の一１！施例についての第
４図と同様な上面図を示しえものである。
４図と同様な上面図を示しえものである。
この実施例ではパッケージ１１′の中央部分に、チップ
１２’と内部リード１Ｂ’−１−１を接続する；ネクタ
曽がボンデングされていないリード１３−を配列してい
る点が、第４図の１！施例と異るのみである。このリー
ド１３’は単にパッケージ１１′の強度を増すためのも
のでコネクタ線を接続する必要がない丸め、パッケージ
のヘッダ上面部に＃ｉでていなくてパッケージ１１′の
外面に外付きの外部リードであっても良い。なおこの図
で１３’−２は外部リードである。又、上の説明ではチ
ップと接続しないリードは１本（片側）の場合であった
が、必ｌ！に応じ１本以上設けることができる。
１２’と内部リード１Ｂ’−１−１を接続する；ネクタ
曽がボンデングされていないリード１３−を配列してい
る点が、第４図の１！施例と異るのみである。このリー
ド１３’は単にパッケージ１１′の強度を増すためのも
のでコネクタ線を接続する必要がない丸め、パッケージ
のヘッダ上面部に＃ｉでていなくてパッケージ１１′の
外面に外付きの外部リードであっても良い。なおこの図
で１３’−２は外部リードである。又、上の説明ではチ
ップと接続しないリードは１本（片側）の場合であった
が、必ｌ！に応じ１本以上設けることができる。
すなわち、この第２の発明の装置は、パッケージ１１′
の周辺部とチップ１２′の周辺部の間隔が他の２辺よ妙
も小さいチップの一つの平行する２辺のほぼ全長にわた
シリードをチップに接続しない構造となっておシ、第１
の発明の装置において、装置がもつと大きくな〕パッケ
ージのリードフレームの無い中央部分が大きくな９九場
合に心配されるパッケージの強度低下を補強するという
効果を有している。
の周辺部とチップ１２′の周辺部の間隔が他の２辺よ妙
も小さいチップの一つの平行する２辺のほぼ全長にわた
シリードをチップに接続しない構造となっておシ、第１
の発明の装置において、装置がもつと大きくな〕パッケ
ージのリードフレームの無い中央部分が大きくな９九場
合に心配されるパッケージの強度低下を補強するという
効果を有している。
以上詳細に説明したとお〉、本発明の半導体装置は、内
部リードと外部リードからなるリードを有するパッケー
ジにチップを収容してなる半導体装置において、チップ
の一つの平行する２辺のほぼ全長にわ九シ、リードフレ
ームを有しないかあるい伏チップと接続されたリードを
有しない構造となりてお夛、チップと内部リードの間隔
を十分にとることができるので、チップと内部リードの
接続が容易とな〕、かつチップと内部リードの接触ある
いは對じ後のリード整形によるリードの脱提供できるこ
とＫなりその効果は大である。
部リードと外部リードからなるリードを有するパッケー
ジにチップを収容してなる半導体装置において、チップ
の一つの平行する２辺のほぼ全長にわ九シ、リードフレ
ームを有しないかあるい伏チップと接続されたリードを
有しない構造となりてお夛、チップと内部リードの間隔
を十分にとることができるので、チップと内部リードの
接続が容易とな〕、かつチップと内部リードの接触ある
いは對じ後のリード整形によるリードの脱提供できるこ
とＫなりその効果は大である。
第１図、第２図、第３図社それぞれ従来例のパッケージ
に収容されたチップとリードの相対的な配置を示す上面
図（キャップ刺じあるい祉毫−ルド封じ前の４の）、第
４図、第５図はそれぞれ本発明の第１の発明及び第２の
発明の一実施例の従来例と同様な上面図を示しえもので
ある。 図において、１．１’、１１，１１’・・・・・・パッ
ケージ、２ 、２’ 、 １２ 、１２’・・・・・・
チップ、３．３’、１Ｂ、Ｉｓ’、１３’・・・・・・
リード、３−１ 、３−１−１ 、３’−１、３’−１
−２。 １３−１ 、１３’−１、１３’−１−１・・・・・・
内部リード、３−２゜３’−２、１３−２、１３’−２
−・・・・・外部リード、ａｘ、ａｍ。 畠ｌ・・・・・・内部リードとチップの間隔、４ｅｊ！
曹ｅＬｍ・・・・・・内部リードの長さ。 第１図 第２図 端３図
に収容されたチップとリードの相対的な配置を示す上面
図（キャップ刺じあるい祉毫−ルド封じ前の４の）、第
４図、第５図はそれぞれ本発明の第１の発明及び第２の
発明の一実施例の従来例と同様な上面図を示しえもので
ある。 図において、１．１’、１１，１１’・・・・・・パッ
ケージ、２ 、２’ 、 １２ 、１２’・・・・・・
チップ、３．３’、１Ｂ、Ｉｓ’、１３’・・・・・・
リード、３−１ 、３−１−１ 、３’−１、３’−１
−２。 １３−１ 、１３’−１、１３’−１−１・・・・・・
内部リード、３−２゜３’−２、１３−２、１３’−２
−・・・・・外部リード、ａｘ、ａｍ。 畠ｌ・・・・・・内部リードとチップの間隔、４ｅｊ！
曹ｅＬｍ・・・・・・内部リードの長さ。 第１図 第２図 端３図
Claims (2)
- （１）内部リードと外部リードからなるリードを有する
パッケージにチップを収容してなる半導体装置において
、前記チップと同一平面における前記パッケージの外周
部と前記チップの外周部との間隔が他の２辺よりも小さ
い前記チップの一つの平行する２辺の＃ｌは全長にわた
シ相対向する前記パッケージの外周部には前記リードが
設けられていないことを％黴とする半導体装置。 - （２） 内部リードと外部リードからなるリードを有
するパッケージにチップを収容して表る半導体装置にお
いて、前記チップと同一平面における前記パッケージの
外周部と前記チップの外周部との間隔が他の２辺よりも
小さい前記チップの一つの平行する２辺のｔ１埋全長に
わたシ相対向する前記バックニジの外周部には前記チッ
プと接続された内部リードを有する前記リードが設けら
れていないことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090182A JPS58138055A (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090182A JPS58138055A (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP300088A Division JPH01103855A (ja) | 1988-01-09 | 1988-01-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58138055A true JPS58138055A (ja) | 1983-08-16 |
| JPH044754B2 JPH044754B2 (ja) | 1992-01-29 |
Family
ID=12040128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2090182A Granted JPS58138055A (ja) | 1982-02-12 | 1982-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138055A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124649U (ja) * | 1977-03-14 | 1978-10-04 |
-
1982
- 1982-02-12 JP JP2090182A patent/JPS58138055A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124649U (ja) * | 1977-03-14 | 1978-10-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH044754B2 (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262482B1 (en) | Semiconductor device | |
| EP0126664A2 (en) | Wire bonding method for producing a semiconductor device and semiconductor device produced by this method | |
| JPH0427145A (ja) | 半導体装置 | |
| JP2873953B2 (ja) | ボトムリード形半導体パッケージ | |
| JPS58138055A (ja) | 半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP2000232182A (ja) | Ｂｇａ構造の半導体装置及びその製造方法 | |
| JPH06204390A (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPS6195559A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置 | |
| JP3305981B2 (ja) | 半導体装置 | |
| JP2862557B2 (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JPS6064442A (ja) | 半導体装置 | |
| JPH0233961A (ja) | リードフレーム | |
| JP2001127233A (ja) | 樹脂封止型半導体装置 | |
| JP2521944B2 (ja) | 集積回路パッケ−ジ | |
| JP3185455B2 (ja) | 樹脂封止型半導体装置 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0574774A (ja) | 樹脂封止型半導体装置 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JP3277074B2 (ja) | 半導体装置及び半導体組立装置 | |
| JPH03206651A (ja) | 半導体パッケージ装置 |