Nothing Special   »   [go: up one dir, main page]

JPH1187925A - Manufacture of multilayered circuit board - Google Patents

Manufacture of multilayered circuit board

Info

Publication number
JPH1187925A
JPH1187925A JP25793197A JP25793197A JPH1187925A JP H1187925 A JPH1187925 A JP H1187925A JP 25793197 A JP25793197 A JP 25793197A JP 25793197 A JP25793197 A JP 25793197A JP H1187925 A JPH1187925 A JP H1187925A
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
columnar
paste
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25793197A
Other languages
Japanese (ja)
Inventor
Satoyuki Uchida
智行 内田
Yoichi Oba
洋一 大場
Sandai Iwasa
山大 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Research Laboratory Co Ltd
Original Assignee
Asahi Chemical Research Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Research Laboratory Co Ltd filed Critical Asahi Chemical Research Laboratory Co Ltd
Priority to JP25793197A priority Critical patent/JPH1187925A/en
Publication of JPH1187925A publication Critical patent/JPH1187925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve reliability and operability by forming a columnar conductive element of conductive polymer thick film paste at a conductor formed on a board, covering its periphery with an insulating layer, and exposing a head of the columnar element embedded in the covered insulating layer by mechanical polishing for forming a conductor. SOLUTION: A conductor circuit 2 is formed on a board 1 by using prior art. Then, a columnar conductive element 10 is formed by using conductive polymer thick film paste. The paste is obtained by dispersing a polymer (resin) binder. Then, a conductive element is formed by forming a film in a predetermined size at a predetermined place by printing, and then curing it. Furthermore, since solid resin is dissolved in solvent to be used for binder, the columnar element 10 having high reliability can be formed. The element 10 can be freely extended or contracted in X, Y and Z directions, air gap is scarcely formed in the element, and residual stress is scarcely retained. Thus, the element 10 having high reliability is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線板の製造
方法に係わり、特に導体回路と絶縁層とが交互に積層さ
れた、いわゆるビルドアップ多層配線板の製造方法に関
するものである。
The present invention relates to a method of manufacturing a multilayer wiring board, and more particularly to a method of manufacturing a so-called build-up multilayer wiring board in which conductive circuits and insulating layers are alternately laminated.

【0002】[0002]

【従来の技術】近年、電子通信機器の高性能化、小型化
の要求により、電子部品実装基板の高密度配線技術の進
歩には著しいものがある。特に、半導体素子の高集積
化、多端子化や電子部品の小型化により、プリント配線
板においても高密度化を目的として配線回路が多層に形
成された多層配線板の開発が急激に進んでいる。従来、
多層配線板としては、例えば内層回路が形成された複数
の回路板をプリプレグを絶縁層として積層し、加熱プレ
スして一体化した後、めっきスルーホールによって層間
を接続し導通させた多層配線板が一般的であった。
2. Description of the Related Art In recent years, there has been a remarkable progress in high-density wiring technology for electronic component mounting substrates due to demands for higher performance and smaller size of electronic communication devices. In particular, due to the high integration of semiconductor elements, the increase in the number of terminals, and the miniaturization of electronic components, the development of multilayer wiring boards in which wiring circuits are formed in multiple layers for the purpose of increasing the density of printed wiring boards has been rapidly advancing. . Conventionally,
As a multilayer wiring board, for example, a multilayer wiring board in which a plurality of circuit boards on which an inner layer circuit is formed is laminated with a prepreg as an insulating layer, and then heat-pressed and integrated, and the layers are connected to each other by plating through holes to conduct electricity. Was common.

【0003】しかしながら、この多層配線板製造方法で
は、層数が多くなり高密度になるにつれて層間接続のた
めのスルーホールの数が多くなり、導体回路を通すため
の面積が狭められるため、複雑な回路を形成し、かつ高
密度化することが困難になってきていた。このような問
題を解決できる多層配線板としては、導体回路と絶縁層
を交互に積層し、層間接続の必要なところのみをヴィア
ホール(ブラインドスルーホール)で接続するビルドア
ップ法多層配線板が開発された。ビルドアップ法多層配
線板では、高密度回路が可能となる。
However, in this method of manufacturing a multilayer wiring board, the number of through-holes for interlayer connection increases as the number of layers increases and the density increases, and the area for passing a conductor circuit is reduced. It has become difficult to form circuits and increase the density. As a multilayer wiring board that can solve such problems, we have developed a build-up multilayer wiring board in which conductive circuits and insulating layers are alternately laminated and only those parts that require interlayer connection are connected with via holes (blind through holes). Was done. High-density circuits are possible with the build-up method multilayer wiring board.

【0004】ビルドアップ法多層配線板の製造工程は、
一般に図1に示す工程からなっている。 (1)基材1上に導体回路2を形成する工程、(2)基
板の導体2上に、層間絶縁層3を形成する工程、(3)
層間絶縁層3の所定の位置に、光または熱によってヴィ
アホール4を開ける工程、および(4)ヴィアホール4
を形成した層間絶縁層上に、蒸着、めっきなどの手段に
より金属導体6を形成する工程。
[0004] The manufacturing process of the build-up method multilayer wiring board is as follows.
Generally, it comprises the steps shown in FIG. (1) a step of forming a conductor circuit 2 on a substrate 1, (2) a step of forming an interlayer insulating layer 3 on a conductor 2 of a substrate, (3)
Forming a via hole 4 at a predetermined position of the interlayer insulating layer 3 by light or heat; and (4) a via hole 4
Forming a metal conductor 6 on the interlayer insulating layer on which is formed by means such as vapor deposition and plating.

【0005】この工法において層間絶縁層に感光性樹脂
を用いた場合、感光性を付与させつつ絶縁層として要求
される高絶縁性、高ガラス転移温度、高耐熱性、低吸水
率、低誘電率、低誘電損失などを満足する樹脂設計が困
難であるという問題を抱えている。また、光未照射部を
溶剤やアルカリ水溶液を現像液として現像で除去できる
特性を保持しながら、同時に耐デスミア性、耐めっき液
性など耐薬品性を兼備させるという樹脂設計もまた困難
であるという問題を抱えている。
When a photosensitive resin is used for the interlayer insulating layer in this method, high insulation, high glass transition temperature, high heat resistance, low water absorption, and low dielectric constant required for the insulating layer while imparting photosensitivity are provided. However, it is difficult to design a resin that satisfies low dielectric loss and the like. In addition, it is also difficult to design a resin that retains the property that the unirradiated portion can be removed by development using a solvent or an aqueous alkali solution as a developing solution, while at the same time having chemical resistance such as desmear resistance and plating solution resistance. I have a problem.

【0006】一方、層間絶縁層に熱硬化性樹脂を用いた
場合、レーザー光照射によってヴィアホールを開ける
が、ヒートモードのレーザーでは樹脂の一部が炭化し、
ヴィアホールの底部に残留したり、フォトンモードのレ
ーザーでは、絶縁層中の無機フィラーなどがそのまま残
留してしまうことなどにより、後工程での導体形成が不
完全となり接続信頼性に問題が多い。
On the other hand, when a thermosetting resin is used for the interlayer insulating layer, a via hole is opened by irradiating a laser beam. However, in a heat mode laser, a part of the resin is carbonized.
In the case of the laser remaining in the bottom of the via hole or in the photon mode laser, the inorganic filler or the like in the insulating layer remains as it is, so that the formation of the conductor in the subsequent process is incomplete and the connection reliability has many problems.

【0007】また、この工法においてはヴィアホールを
開けた段階で、ヴィアホールが総て所望の形状になって
いるかどうか合否の判定をすることが困難であるという
問題もある。この工法の改良として、電気的接続を上述
した蒸着、めっきなどの手段によりヴィアホールの電気
的接続を得るのではなく、導電性高分子厚膜ペーストを
埋め込んで電気的接続を得る方法も検討されている。こ
れを図1の(5)〜(7)に示した。これは従来の工程
でヴィアホールを開けた段階(図1(3))の後、
(5)ヴィアホール4中に、導電性高分子厚膜ペースト
5をスクリーン印刷などによって埋め込み、これを硬化
させて導電体にする工程、(6)導電体の頭部を機械研
磨で除去する工程、および(7)機械研磨された表面全
体に導体6を形成する工程、からなる。
Further, in this method, it is difficult to determine whether or not all the via holes have a desired shape at the stage when the via holes are opened. As an improvement of this method, a method of obtaining an electrical connection by embedding a conductive polymer thick film paste instead of obtaining an electrical connection of a via hole by the above-described means such as vapor deposition and plating has been studied. ing. This is shown in (5) to (7) of FIG. This is after the step of opening a via hole in the conventional process (Fig. 1 (3)).
(5) A step of embedding the conductive polymer thick film paste 5 in the via hole 4 by screen printing or the like and curing the paste to form a conductor, and (6) a step of removing the head of the conductor by mechanical polishing. And (7) forming a conductor 6 over the entire mechanically polished surface.

【0008】しかしながら、この工法では、直径が数1
00ミクロン以下で、孔の深さが数10ミクロンである
ヴィアホール中に、金属粉末と樹脂バインダーからなる
ペーストを確実に埋め込んで気泡やクラックのない高い
導電性と接続信頼性を確保することは非常に困難であ
り、歩留りが悪く実用化が遅れている。このような従来
のビルドアップ法多層配線板の製造方法の問題点を解決
する方法として、ヴィアポスト型ビルドアップ配線板が
提案された。これは図2のような工程からなる。
However, according to this method, the diameter is several
It is necessary to ensure that a paste consisting of metal powder and a resin binder is buried in a via hole with a depth of several tens of microns, which is not more than 00 microns, to ensure high conductivity without bubbles and cracks and connection reliability. It is very difficult, the yield is poor, and practical application is delayed. As a method of solving such a problem of the conventional method of manufacturing a multilayer wiring board by a build-up method, a via-post type build-up wiring board has been proposed. This is a process as shown in FIG.

【0009】(1)基材1上に導体回路2を形成する工
程、(2)当該基板に感光性樹脂7(ドライフィルムレ
ジスト、フォトレジスト)を塗布・乾燥し、所定のマス
クを介して露光を行った後、現像する工程、(3)現像
で感光性樹脂が除去された孔8の中に、電気めっきなど
の手段でヴィアポストと呼ばれる柱状金属塊9を形成す
る工程、(4)感光性樹脂7を剥離して除去する工程、
(5)ヴィアポスト9を覆う形で、基板全面に熱硬化性
樹脂31を塗布して硬化する工程、(6)熱硬化性樹脂
31に埋没したヴィアポスト頭頂部を露出させるために
機械研磨を行う工程、および(7)ヴィアポスト9を形
成した層間絶縁層上に、蒸着、めっきなどの手段により
金属導体6を形成する工程、
(1) A step of forming a conductive circuit 2 on a substrate 1, (2) A photosensitive resin 7 (dry film resist, photoresist) is applied and dried on the substrate, and exposed through a predetermined mask. And (3) forming a columnar metal block 9 called a via post in the hole 8 from which the photosensitive resin has been removed by development, by means of electroplating or the like, and (4) photosensitizing. Removing and removing the conductive resin 7,
(5) a step of applying and curing the thermosetting resin 31 over the entire surface of the substrate so as to cover the via posts 9; and (6) performing mechanical polishing to expose the top of the via posts buried in the thermosetting resin 31. (7) a step of forming the metal conductor 6 on the interlayer insulating layer on which the via posts 9 are formed by means such as vapor deposition and plating;

【0010】などからなる。このヴィアポスト型ビルド
アップ配線板は、電気接続点をはじめに作ることから、
層間接続信頼性が非常に高いという特徴を有している。
しかしながら、ヴィアポストの形成には非常に多くの工
程を必要とし、材料コストが上がり、歩留りが悪くなる
ことから大幅なコストアップが避けられない、という問
題点があった。
And the like. Since this via post type build-up wiring board makes electrical connection points first,
The feature is that the interlayer connection reliability is very high.
However, there is a problem that formation of via posts requires a very large number of steps, which increases material costs and lowers yield, so that significant cost increases cannot be avoided.

【0011】[0011]

【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決し、高い信頼性の導電性ヴィアホール
を有する多層配線板を、優れた作業性の製造方法を提供
することにある。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art and provides a method of manufacturing a multilayer wiring board having highly reliable conductive via holes with excellent workability. is there.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明者らは多層配線板製造プロセスについて鋭
意研究を重ねた結果、導体回路上に予め導電性高分子厚
膜ペーストを用いて柱状導電体を形成することによっ
て、上記の問題が解決することを見出し本発明を完成す
るに至った。すなわち、本発明は、(1)基板上に導体
回路を形成する工程、(2)基板の導体上に、導電性高
分子厚膜ペーストを用いて柱状導電体を形成する工程、
(3)柱状導電体の周辺を絶縁層で被覆する工程、
(4)絶縁層によって埋没した柱状導電体の頭部を機械
研磨で露出させる工程、および(5)機械研磨された表
面に導体を形成する工程、からなる多層基板の製造方法
によって、高い信頼性と優れた作業性の多層配線板を提
供する。
Means for Solving the Problems In order to achieve the above object, the present inventors have conducted intensive studies on a process for producing a multilayer wiring board, and as a result, a conductive polymer thick film paste was previously used on a conductive circuit. The present inventors have found that the above-mentioned problems can be solved by forming a columnar conductor by using this method, and have completed the present invention. That is, the present invention provides (1) a step of forming a conductor circuit on a substrate, (2) a step of forming a columnar conductor on a conductor of the substrate using a conductive polymer thick film paste,
(3) a step of covering the periphery of the columnar conductor with an insulating layer;
High reliability is obtained by a method for manufacturing a multilayer substrate, comprising: (4) a step of exposing the head of a columnar conductor buried by an insulating layer by mechanical polishing; and (5) a step of forming a conductor on the mechanically polished surface. To provide a multilayer wiring board with excellent workability.

【0013】以下に本発明による、多層配線板の製造方
法(図3参照)に従って、本発明を詳述する。第1の工
程(図3(1))である基板1上に導体回路2を形成す
る工程は、従来の公知技術を用いることができる。基板
1として一般的にはガラスーエポキシ積層板が広く用い
られるが、紙ーフェノール積層板、アラミド積層板、ビ
スマレイミド積層板、ポリイミド基板、メタルコア基板
などでもよい。導体回路2は、一般的には前記基板1に
銅箔を張り合わせたものをフォトリソグラフィー技術を
応用して所定のパターンとして残すことによって得られ
る。銅箔の代わりに蒸着や無電解および/または電解メ
ッキ法で形成した銅薄膜あるいは銅以外導電性金属薄膜
でもよい。また、スクリーン印刷などの方法で導電性ペ
ーストを印刷し、これを硬化した導電性厚膜でもよい
Hereinafter, the present invention will be described in detail according to the method for manufacturing a multilayer wiring board according to the present invention (see FIG. 3). The first step (FIG. 3A) of forming the conductive circuit 2 on the substrate 1 can use a conventionally known technique. Generally, a glass-epoxy laminate is widely used as the substrate 1, but a paper-phenol laminate, an aramid laminate, a bismaleimide laminate, a polyimide substrate, a metal core substrate, or the like may be used. The conductive circuit 2 is generally obtained by leaving a copper foil bonded to the substrate 1 as a predetermined pattern by applying photolithography technology. Instead of the copper foil, a copper thin film formed by vapor deposition, electroless and / or electrolytic plating, or a conductive metal thin film other than copper may be used. Also, a conductive thick film obtained by printing a conductive paste by a method such as screen printing and curing the conductive paste may be used.

【0014】本発明においては、次の第2の工程に入る
前に、図3(1’)で示すように、配線回路と基材間の
段差に予め絶縁層32Aを充填して平滑化(プレーナー
化)構造にしてから(2’)から(5’)までの工程を
とる方法も採用できる。
In the present invention, before entering the next second step, as shown in FIG. 3A, the step between the wiring circuit and the base material is filled with an insulating layer 32A in advance and smoothed ( (Planarization) structure and then steps (2 ′) to (5 ′) can be adopted.

【0015】第2の工程(図3(2))として、導体2
上に、導電性高分子厚膜ペーストを用いて柱状導電体1
0を形成する。導電性高分子厚膜ペーストは、導電性粒
子を高分子(樹脂)バインダー中に分散させたもので、
印刷によって所定の場所に所定のサイズで被膜形成後、
これを硬化することにより導電体とするものである。一
般に印刷手段としては、スクリーン印刷が、ファインな
印刷ができるなら他の印刷方法でも採用できる。ここ
で、導電性粒子としては、金、銀、銅、ニッケル、カー
ボン、グラファイトなど任意のものが使用できるが、導
電性、安定性、コストなどを勘案して、一般的には銅粉
または銀めっき銅粉が用いられる。
As a second step (FIG. 3B), the conductor 2
On top of this, a columnar conductor 1 is formed using a conductive polymer thick film paste.
0 is formed. The conductive polymer thick film paste is obtained by dispersing conductive particles in a polymer (resin) binder.
After forming a film with a predetermined size in a predetermined place by printing,
This is cured to form a conductor. Generally, as a printing means, other printing methods can be adopted as long as fine screen printing can be performed. Here, as the conductive particles, any one of gold, silver, copper, nickel, carbon, graphite and the like can be used, and in consideration of conductivity, stability, cost, etc., copper powder or silver is generally used. Plated copper powder is used.

【0016】また、バインダーとしてはエポキシ樹脂、
フェノール樹脂、メラミン樹脂、熱硬化性アクリル樹脂
などの各種熱硬化性樹脂が単独あるいは組み合せて用い
られる。また、樹脂の溶解性や印刷作業性などを考慮し
て、これらの熱硬化性樹脂を有機溶剤、可塑剤などで希
釈して使用することができる。前述したように、従来の
多層配線板の製造方法の1つにヴィアホールを導電性高
分子厚膜ペーストで埋め込む方法も検討されていること
を述べたが、この工法に使用される導電性高分子厚膜ペ
ースト5は無溶剤であることが不可決の条件になってい
る。これは、穴埋め工程以降の工程で熱処理(例えば、
層間絶縁層の熱硬化、部品実装時のはんだ付け、プレッ
シャークッカー試験、耐熱試験、ヒートサイクル試験な
どの加熱)が加わったとき、溶剤の揮発によって発泡や
フクレなどが発生して接続信頼性が損なわれるためであ
る。
Further, epoxy resin as a binder,
Various thermosetting resins such as a phenol resin, a melamine resin, and a thermosetting acrylic resin are used alone or in combination. Further, in consideration of the solubility of the resin and the printing workability, these thermosetting resins can be used after being diluted with an organic solvent, a plasticizer, or the like. As described above, a method of embedding a via hole with a conductive polymer thick film paste has been considered as one of the conventional methods for manufacturing a multilayer wiring board. It is an undetermined condition that the molecular thick film paste 5 is solvent-free. This is because heat treatment (for example,
(Heat curing of interlayer insulation layer, soldering during component mounting, heating in pressure cooker test, heat resistance test, heat cycle test, etc.), foaming and blistering occur due to evaporation of the solvent, and connection reliability is impaired. This is because

【0017】これに対し、本発明の工法で使用される導
電性高分子厚膜ペースト10にはこの制限がない。何故
なら、図3(2)、(2’)をみても明らかなように、
本発明においては導電性高分子厚膜ペーストが柱状に印
刷され、熱硬化されるが、この柱状体10は開放状態に
あり、熱硬化時に溶剤の気散がきわめて容易で確実に行
うことができるからである。このことにより、比較的無
溶剤化が困難であるフェノール樹脂、メラミン樹脂、硬
化性アクリル樹脂なども本発明の導電性高分子厚膜ペー
スト用樹脂として採用することができる。
On the other hand, the conductive polymer thick film paste 10 used in the method of the present invention does not have this limitation. This is because as is clear from FIGS. 3 (2) and (2 ′),
In the present invention, the conductive polymer thick film paste is printed in a columnar shape and is thermally cured. However, the columnar body 10 is in an open state, so that the solvent can be easily diffused during the thermal curing and can be performed reliably. Because. As a result, a phenol resin, a melamine resin, a curable acrylic resin, or the like, which is relatively difficult to eliminate the solvent, can be used as the conductive polymer thick film paste resin of the present invention.

【0018】また、エポキシ樹脂を用いる場合でも、ビ
スフェノールAやビスフェノールFタイプの液状樹脂ば
かりでなく、固形樹脂のノボラックエポキシや各種多官
能エポキシ樹脂を溶剤に溶解してバインダーに用いるこ
とが可能になり、その結果、信頼性の高い柱状導電体1
0を形成することができる。また、例え無溶剤であって
も、熱硬化性樹脂は硬化時に一定の収縮が避けられない
ので、ヴィアホールを導電性高分子厚膜ペーストで埋め
込む場合には空隙が発生したり内部に応力が残留する恐
れがあるのに、本発明では柱状体のXY方向とZ方向に
自由に収縮することができ、柱状体に空隙ができたり残
留応力が残りにくく信頼性の高い柱状導電体10が得ら
れる。この工程において、所定の位置に所定のサイズで
所定の導電性の柱状導電体10が完成しているかどうか
を目視やチェッカーで検査することが容易であることも
本発明の大きな特徴である。また、柱状導電体を重鋳法
で電解銅めっきで作製するという図2に示した従来技術
に比べ、本発明の工法はスクリーン印刷と熱硬化という
非常に簡単なプロセスであるため、製品の歩留りが高
く、著しくコスト低減が可能であるという特徴を有して
いる。
Further, even when an epoxy resin is used, not only bisphenol A and bisphenol F type liquid resins but also solid resins such as novolak epoxy and various polyfunctional epoxy resins can be dissolved in a solvent and used as a binder. As a result, a highly reliable columnar conductor 1
0 can be formed. In addition, even if the solvent is not used, a certain degree of shrinkage of the thermosetting resin is inevitable during curing.Therefore, when the via holes are filled with the conductive polymer thick film paste, voids are generated or internal stress is generated. According to the present invention, the columnar body can be freely contracted in the X and Y directions and the Z direction even though there is a possibility that the columnar body will remain. Can be In this step, it is also a major feature of the present invention that it is easy to visually inspect or check with a checker whether or not the predetermined conductive columnar conductor 10 having a predetermined size and a predetermined size is completed. In addition, compared to the prior art shown in FIG. 2 in which the columnar conductor is formed by electrolytic copper plating by heavy casting, the method of the present invention is a very simple process of screen printing and thermosetting, so that the product yield is high. And the cost can be significantly reduced.

【0019】第3の工程(図3(3))として、柱状導
電体10の周辺を絶縁層32で被覆する。ここで、絶縁
層32は、光硬化性または/および熱硬化性樹脂組成物
が用いられる。この絶縁層32は、従来のビルドアップ
法多層配線板の製造方法で層間絶縁層として使用されて
いたものより材料設計が容易となる。すなわち、本発明
で感光性樹脂を絶縁層32とする場合、絶縁層32全面
に光照射して硬化させるので、感光性を有しながら絶縁
層として要求される高絶縁性、高ガラス転移温度、高耐
熱性、低吸水率、低誘電率、低誘電損失などを満足する
樹脂設計を行えば良く、現像工程が不要なため、耐デス
ミア性、耐めっき液性などを兼備させることが容易にな
る。本発明に用いられる感光性樹脂は、感光性樹脂、光
重合触媒とフィラーを含み、必要に応じ感光性モノマー
や有機溶剤で希釈しペースト状としたものであり、スク
リーン印刷、浸漬塗布、スプレー塗布、カーテン塗布、
遠心塗布などで塗布される。塗布後、必要に応じ乾燥
し、光照射して硬化される。光反応によってBステージ
化し、この段階で次工程の機械研磨を行ってから、さら
に光硬化を行うか熱硬化を行って、絶縁層32の諸物性
を向上させることもできる。
As a third step (FIG. 3C), the periphery of the columnar conductor 10 is covered with an insulating layer 32. Here, for the insulating layer 32, a photocurable or / and thermosetting resin composition is used. The material design of the insulating layer 32 is easier than that of the insulating layer 32 used as an interlayer insulating layer in a conventional build-up method of manufacturing a multilayer wiring board. That is, when the photosensitive resin is used as the insulating layer 32 in the present invention, the entire surface of the insulating layer 32 is irradiated with light and cured, so that the insulating layer 32 has high insulating properties and high glass transition temperature required while having photosensitivity. It is only necessary to design a resin that satisfies high heat resistance, low water absorption, low dielectric constant, low dielectric loss, etc., and since a development process is unnecessary, it is easy to combine desmear resistance, plating solution resistance, etc. . The photosensitive resin used in the present invention contains a photosensitive resin, a photopolymerization catalyst, and a filler, and is diluted with a photosensitive monomer or an organic solvent as necessary to form a paste, and is subjected to screen printing, dip coating, and spray coating. , Curtain coating,
It is applied by centrifugal application. After the application, it is dried if necessary and cured by light irradiation. It is also possible to improve the physical properties of the insulating layer 32 by performing B-stage by photoreaction and performing mechanical polishing in the next step at this stage, and then performing photocuring or thermal curing.

【0020】一方、層間絶縁層32に熱硬化性樹脂を用
いる場合、樹脂の種類やフィラーの選定に制限を受ける
ことが少なく、層間絶縁膜として多くの熱硬化性樹脂や
機能性フィラーを選択して使用することができる。本発
明に用いられる熱硬化性樹脂は、エポキシ樹脂、フェノ
ール樹脂、キシレン樹脂、メラミン樹脂、尿素樹脂、ベ
ンゾグアナミン樹脂、ビスマレイミド樹脂、ポリアミド
樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエーテ
ル樹脂、熱硬化性アクリル樹脂などの各種熱硬化性樹脂
が単独あるいは組み合せて用いられる。必要に応じ、フ
ィラーを添加したり、硬化触媒を加えたりする。これら
は有機溶剤で希釈しペースト状として塗布される。
On the other hand, when a thermosetting resin is used for the interlayer insulating layer 32, there is little restriction on the type of the resin and the selection of the filler, and many thermosetting resins and functional fillers are selected as the interlayer insulating film. Can be used. The thermosetting resin used in the present invention includes epoxy resin, phenol resin, xylene resin, melamine resin, urea resin, benzoguanamine resin, bismaleimide resin, polyamide resin, polyimide resin, thermosetting polyphenylene ether resin, thermosetting acrylic Various thermosetting resins such as resins are used alone or in combination. If necessary, a filler or a curing catalyst is added. These are diluted with an organic solvent and applied as a paste.

【0021】塗布方法としては、スクリーン印刷、浸漬
塗布、スプレー塗布、カーテン塗布、遠心塗布などであ
る。塗布後、必要に応じ乾燥し、本硬化される。硬化反
応を制御してBステージ化し、この段階で次工程の機械
研磨を行ってから、さらに熱硬化を行って絶縁層32の
諸物性を向上させることもできる。尚、この工程におい
て、光硬化性または/および熱硬化性絶縁樹脂をスクリ
ーン印刷の手法で柱状導電体10の周辺に形成してから
光硬化および/または熱硬化を行う方法や感光性絶縁材
料を全面に施した後、柱状導電体10の部分のみ光照射
されないようなマスクを介して露光・現像後、再び光硬
化および/または熱硬化を行う方法でもよい。
The coating method includes screen printing, dip coating, spray coating, curtain coating, centrifugal coating and the like. After the application, the coating is dried and cured as needed. The curing reaction can be controlled to achieve the B stage. At this stage, mechanical polishing in the next step is performed, and then thermal curing is further performed to improve various physical properties of the insulating layer 32. In this step, a method of performing photo-curing and / or thermo-curing after forming a photo-curing and / or thermo-curing insulating resin around the columnar conductor 10 by a screen printing technique, or a photosensitive insulating material is used. A method may be used in which after the entire surface is applied, after exposure and development through a mask that does not irradiate light only to the columnar conductor 10, photocuring and / or thermal curing are performed again.

【0022】第4の工程(図3(4))は、絶縁層によ
って埋没した柱状導電体10の頭部を機械研磨で露出さ
せ、プレーナー化(平坦化)する工程である。機械研磨
の方法としては、バフ研磨が一般的に用いられる。バフ
研磨においては、研磨材の選択、研磨圧力、基板搬送速
度の調節などにより研磨粗さ、研磨量を調整することが
できる。第5の工程(図3(5))は、機械研磨された
表面に導体6を形成する工程である。この工程は従来の
工法において行われた工程と同様に蒸着、めっき、導電
性ペーストの印刷などの手段が採用される。一般には、
スルーホール内のデスミア処理として使われてきて過マ
ンガン酸塩によるエッチングを行ってから無電解銅めっ
きを施し、ついで電気銅めっきを欠けて、基板表面全面
に導電層6を形成する。このような(1)から(5)の
工程を繰り返すことによって本発明の多層配線板が製造
される。
The fourth step (FIG. 3D) is a step of exposing the head of the columnar conductor 10 buried by the insulating layer by mechanical polishing to make it planar (planarization). As a method of mechanical polishing, buff polishing is generally used. In the buff polishing, the polishing roughness and the polishing amount can be adjusted by selecting the abrasive, adjusting the polishing pressure, and adjusting the substrate transfer speed. The fifth step (FIG. 3 (5)) is a step of forming the conductor 6 on the mechanically polished surface. This step employs means such as vapor deposition, plating, and printing of a conductive paste, similarly to the steps performed in the conventional method. Generally,
It is used as a desmear treatment in a through-hole, is subjected to etching with permanganate, is then subjected to electroless copper plating, and then lacks electrolytic copper plating to form a conductive layer 6 on the entire surface of the substrate. By repeating the steps (1) to (5), the multilayer wiring board of the present invention is manufactured.

【0023】本発明による多層配線板製造方法は以下の
特徴を有している。 1)予めヴィアホールを導電性の柱状体(柱状導電体)
として形成する工程を導入したことによって、確実にヴ
ィアホールの電気的接続性を確保できる。 2)この柱状導電体は、スクリーン印刷と熱硬化処理と
いった簡便で使い慣れた手法で短時間に容易に作製する
ことができる。 3)柱状導電体としては、一般に広く使用されている導
電性の高分子厚膜ペースト(PTF、poIymer
Thick Film)が使用できる。この導電性PT
Fペーストは必ずしも無溶剤型である必要がない。 4)柱状導電体が形成された段階で、導体が設計通りで
きているかどうか容易に検査することができる。 5)柱状導電体を支持した電気的絶縁体として働く層間
絶縁材料として、従来の工法に比べ多様な材料の適用が
可能となる。 6)絶縁層形成のためドライフィルムやレジストインク
が使用できる。レジストインキとしては、必ずしも無溶
剤性のものである必要がない。
The method for manufacturing a multilayer wiring board according to the present invention has the following features. 1) Via-holes are previously formed in conductive pillars (pillar conductors)
By introducing the step of forming the via hole, the electrical connectivity of the via hole can be reliably ensured. 2) The columnar conductor can be easily manufactured in a short time by a simple and familiar technique such as screen printing and heat curing. 3) As the columnar conductor, generally used widely used conductive polymer thick film paste (PTF, poIymer)
Thick Film) can be used. This conductive PT
The F paste does not necessarily need to be a solventless type. 4) At the stage when the columnar conductor is formed, it can be easily inspected whether the conductor is as designed. 5) Various materials can be applied as an interlayer insulating material serving as an electrical insulator supporting the columnar conductor, as compared with a conventional method. 6) A dry film or a resist ink can be used for forming an insulating layer. The resist ink does not necessarily need to be solventless.

【0024】[0024]

【実施例】本発明による多層配線板の製造方法を以下の
実施例に示した。本発明がこれらの実施例に限定される
ものでないことは言うまでもない。また、実施例中の割
合を示す単位記号「部」は重量部を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a multilayer wiring board according to the present invention is shown in the following examples. It goes without saying that the present invention is not limited to these examples. Further, the unit symbol “part” indicating the ratio in the examples indicates part by weight.

【0025】(実施例1) 1)銅ペースト(PTF−C−1と略) 2%銀被覆銅粉末100部、フェノール樹脂(固形分7
0%ブチルカルビトールアセテート溶液)8部、分散剤
1部を混合した後、3本ロールを用いて混練し粘度60
0PS(ポイズ)の銅ペーストを得た。粘度調整にはブ
チルカルビトールを使用した。 2)次いで、銅張り積層板(銅箔の厚さ12μm)の表
面を常法によりフォトエッチングして得られた印刷配線
板の配線上の所定位置にスクリーン印刷により、銅ペー
ストPTF−C−1を印刷した。スクリーン印刷には、
スクリーン版としてステンレス350メッシュ、乳剤厚
20μmのものを用い、直径150μmの柱状体を作製
した。銅ペースト柱状体の印刷された印刷配線板を80
℃30分乾燥の後150℃30分熱硬化して柱状導電体
(高さ約25μm)とした。
(Example 1) 1) Copper paste (abbreviated as PTF-C-1) 100 parts of 2% silver-coated copper powder, phenol resin (solid content: 7)
8 parts of a 0% butyl carbitol acetate solution) and 1 part of a dispersant were mixed and kneaded using a three-roll mill to obtain a viscosity of 60%.
A copper paste of 0PS (poise) was obtained. Butyl carbitol was used for viscosity adjustment. 2) Next, a copper paste PTF-C-1 is screen-printed at a predetermined position on the wiring of a printed wiring board obtained by photo-etching the surface of a copper-clad laminate (copper foil thickness 12 μm) by an ordinary method. Was printed. For screen printing,
A columnar body having a diameter of 150 μm was prepared by using a screen plate of 350 mesh stainless steel and an emulsion thickness of 20 μm. The printed wiring board with the copper paste pillars
After drying at 30 ° C. for 30 minutes, it was thermally cured at 150 ° C. for 30 minutes to obtain a columnar conductor (height: about 25 μm).

【0026】3)絶縁ペースト(PTF−I−1と略) クレゾールノボラックエポキシ樹脂の50%アクリル化
物75部、ジペンタエリスリトールヘキサアクリレート
5部、エポキシ樹脂(油化シェル製、エピコート100
7)20部、光重合開始剤(チバ・ガイギー製、イルガ
キュア651)5部、熱硬化触媒(四国化成製、2P4
MHZ)5部、シリカ(龍森製、クリスタライト)40
部、ブチルセロソルブアセテート20部を混合した後、
3本ロールで混練し粘度600psに調整した。 4)柱状導電体を形成した印刷回路板の表面全面に、テ
トロン120メッシュ、乳剤厚20μmのスクリーン印
刷版を用いて絶縁ペーストPTFーIー1を印刷し、7
0℃で30分乾燥させて乾燥膜厚約27μm(銅箔上)
の絶縁層を形成した。 5)次いで、高圧水銀灯で500mJ/cm2の全面露
光を行った後、100℃1時間熱処理を行った。
3) Insulating paste (abbreviated as PTF-I-1) 75 parts of 50% acrylate of cresol novolak epoxy resin, 5 parts of dipentaerythritol hexaacrylate, epoxy resin (Epicoat 100, manufactured by Yuka Shell)
7) 20 parts, photopolymerization initiator (Circa Geigy, Irgacure 651) 5 parts, thermosetting catalyst (Shikoku Chemicals, 2P4)
MHZ) 5 parts, Silica (Crystalite, Tatsumori) 40
After mixing 20 parts of butyl cellosolve acetate,
The mixture was kneaded with three rolls and adjusted to a viscosity of 600 ps. 4) An insulating paste PTF-I-1 was printed on the entire surface of the printed circuit board on which the columnar conductor was formed using a screen printing plate having a tetron thickness of 120 mesh and an emulsion thickness of 20 μm.
Dry at 0 ° C for 30 minutes, dry film thickness about 27μm (on copper foil)
Was formed. 5) Next, after performing 500 mJ / cm 2 whole surface exposure with a high pressure mercury lamp, heat treatment was performed at 100 ° C. for 1 hour.

【0027】6)バフ研磨機を用いて上記印刷配線板表
面を研磨し、銅ペーストPTFーCー1硬化物である柱
状導電体の頭部を露出させると共に、絶縁ペーストPT
FーIー1の被膜表面と同レベル化(プレーナー化)し
た。 7)この平坦化された絶縁膜をもつ印刷配線板を、常法
に従って、クロム酸塩処理で表面粗化した後、中和処
理、水洗、化学銅めっき処理、電気銅めっきして均一に
20μmの導体を形成してから、アニール処理を150
℃で2時間行った。このアニール処理で絶縁層の熱硬化
が進行する。 8)次いで、常法によりフォトエッチングでこの導体を
エッチングして回路を形成した。
6) The surface of the printed wiring board is polished using a buffing polisher to expose the heads of the columnar conductors, which are cured products of the copper paste PTF-C-1, and the insulating paste PT
The same level (planarization) as the FI-1 film surface was obtained. 7) The printed wiring board having the flattened insulating film is surface-roughened by chromate treatment according to a conventional method, then neutralized, washed with water, chemically copper-plated, and electrolytically copper-plated to a uniform thickness of 20 μm. After forming a conductor of
C. for 2 hours. The heat treatment of the insulating layer proceeds by this annealing treatment. 8) Next, the conductor was etched by photoetching in a conventional manner to form a circuit.

【0028】(実施例2) 1)銅ペースト(PTFーCー2と略) 銅粉末85部、フェノール樹脂(固形分70%ブチルカ
ルビトールアセテート溶液)20部、分散剤1部を混合
した後、3本ロールを用いて混練し粘度700PSの銅
ペーストを得た。粘度調整にはブチルカルビトールを使
用した。 2)次いで、銅張り積層板(銅箔の厚さ12μm)の表
面を常法によりフォトエッチングして得られた印刷配線
板の配線上の所定位置にスクリーン印刷により、銅ペー
ストPTF−C−2を印刷した。スクリーン印刷には、
メタルマスク(ステンレス板厚さ50μm)を用い、直
径150μmの柱状体を作製した。銅ペースト柱状体の
印刷された印刷配線板を80℃30分乾燥の後150℃
60分熱硬化して柱状導電体(高さ約45μm)とし
た。 3)絶縁ペースト(PTF−I−2と略) クレゾールノボラックエポキシ樹脂(大日本インク製、
Nー680の固形分70%ブチルセロソルブ溶液)30
部、エポキシ樹脂(油化シェル製、エピコート100
1、固形分70%ブチルセロソルブ溶液)20部、エポ
キシ樹脂(油化シェル製、エピコート828)10部、
熱硬化触媒(日本化薬製、カヤハードAーS)5部、シ
リカ(龍森製、クリスタライト)20部、炭酸カルシウ
ム10部、タルク5部、ブチルセロソルブアセテート2
0部を混合した後、3本ロールで混練し粘度300ps
に調整した。
Example 2 1) Copper paste (abbreviated as PTF-C-2) After mixing 85 parts of copper powder, 20 parts of a phenol resin (70% butyl carbitol acetate solution with a solid content of 70%), and 1 part of a dispersant, The mixture was kneaded using three rolls to obtain a copper paste having a viscosity of 700 PS. Butyl carbitol was used for viscosity adjustment. 2) Next, a copper paste PTF-C-2 was screen-printed at a predetermined position on the wiring of a printed wiring board obtained by photoetching the surface of a copper-clad laminate (copper foil thickness 12 μm) by a conventional method. Was printed. For screen printing,
A columnar body having a diameter of 150 μm was prepared using a metal mask (stainless steel plate having a thickness of 50 μm). The printed wiring board on which the copper paste pillars are printed is dried at 80 ° C. for 30 minutes and then dried at 150 ° C.
It was heat-cured for 60 minutes to form a columnar conductor (about 45 μm in height). 3) Insulating paste (abbreviated as PTF-I-2) Cresol novolak epoxy resin (Dainippon Ink,
N-680 solid content 70% butyl cellosolve solution) 30
Part, epoxy resin (made by Yuka Shell, Epicoat 100
1. 20 parts of a 70% butyl cellosolve solution in solid content), 10 parts of an epoxy resin (manufactured by Yuka Shell, Epicoat 828),
5 parts of thermosetting catalyst (manufactured by Nippon Kayaku, Kayahard AS), 20 parts of silica (crystallite, Tatsumori), 10 parts of calcium carbonate, 5 parts of talc, butyl cellosolve acetate 2
After mixing 0 parts, kneading with 3 rolls and viscosity of 300ps
Was adjusted.

【0029】4)柱状導電体を形成した印刷回路板の表
面全面に、100メッシュテトロン版、乳剤厚15μm
のスクリーン印刷版を用いて絶縁ペーストPTFーIー
2を2回印刷し、80℃で30分乾燥し、次いで、15
0℃30分熱処理を行って乾燥膜厚約47μm(銅箔
上)の絶縁層を形成した。 5)バフ研磨機を用いて上記印刷配線板表面を研磨し、
銅ペーストPTFーCー2硬化物である柱状導電体の頭
部を露出させると共に、絶縁ペーストPTFーIー2の
被膜表面と同レベル化した。 6)この平坦化された絶縁膜をもつ印刷配線板を、クロ
ム酸塩処理で表面粗化した後、常法に従って中和処理、
水洗し、次いで、この表面を化学銅めっき処理、電気銅
めっきして均一に20μmの導体を形成してから、アニ
ール処理を150℃で2時間行った。 7)次いで、常法によりフォトエッチングでこの導体を
エッチングして回路を形成した。
4) A 100-mesh tetron plate, an emulsion thickness of 15 μm, is formed on the entire surface of the printed circuit board on which the columnar conductors are formed.
The insulating paste PTF-I-2 was printed twice using a screen printing plate of No. 1, dried at 80 ° C. for 30 minutes, and then
Heat treatment was performed at 0 ° C. for 30 minutes to form an insulating layer having a dry film thickness of about 47 μm (on the copper foil). 5) polishing the surface of the printed wiring board using a buffing machine,
The head of the columnar conductor, which was a cured product of the copper paste PTF-C-2, was exposed and leveled with the surface of the insulating paste PTF-I-2. 6) After the surface of the printed wiring board having the flattened insulating film is roughened by chromate treatment, neutralization is performed according to a conventional method.
After washing with water, the surface was chemically copper-plated and electrolytic copper-plated to form a uniform 20 μm conductor, and then annealed at 150 ° C. for 2 hours. 7) Next, the conductor was etched by photoetching in a conventional manner to form a circuit.

【0030】(実施例3)銅ペーストとしてPTFーC
ー2の代わりにPTFーCー3を使用し、これを120
℃2時間熱硬化して柱状導電体とした他は、実施例2と
同様にして印刷配線板を作製した。本実施例に使用した
銅ペースト(PTFーCー3)は以下のように調整し
た。銀被覆銅粉末90部、エポキシ樹脂(油化シェル
製、エピコート806L)7部、エポキシ希釈剤(旭電
化製、グリシドールED502)3部、エポキシ硬化剤
(味の素製、アミキュアPN23)2.5部、分散剤
(東邦化学製、ディスパンドPN160)0.5部を混
合した後、3本ロールを用いて混練し粘度700PSの
銅ペーストを得た。
Example 3 PTF-C as copper paste
PTF-C-3 is used instead of
A printed wiring board was produced in the same manner as in Example 2 except that the column-shaped conductor was obtained by thermosetting at 2 ° C. for 2 hours. The copper paste (PTF-C-3) used in this example was prepared as follows. 90 parts of silver-coated copper powder, 7 parts of epoxy resin (manufactured by Yuka Shell, Epicoat 806L), 3 parts of epoxy diluent (manufactured by Asahi Denka, Glycidol ED502), 2.5 parts of epoxy curing agent (manufactured by Ajinomoto, Amicure PN23), After mixing 0.5 part of a dispersing agent (Disp. PN160, manufactured by Toho Chemical Co., Ltd.), the mixture was kneaded using three rolls to obtain a copper paste having a viscosity of 700 PS.

【0031】(実施例4)実施例2に記載の銅ペースト
(PTFーCー2)を、銅張り積層板(銅箔の厚さ12
μm)の表面を常法によりフォトエッチングして得られ
た印刷配線板の配線上の所定位置にスクリーン印刷によ
り印刷した。スクリーン印刷には、ステンレス350メ
ッシュ、乳剤厚20μmのものを用い、直径150μm
の柱状体を作製した。銅ペースト柱状体の印刷された印
刷配線板を80℃30分乾燥の後150℃80分熱硬化
して柱状導電体(高さ約25μm)とした。次いで、実
施例2に記載の絶縁ペースト(PTFーI−2)(但
し、ペーストの粘度は600ポイズとしたもの)をステ
ンレス350メッシュ(乳剤厚20μm)で柱状体部分
がマスクされたスクリーン印刷版を用いて印刷し、80
℃で30分乾燥し、次いで、150℃30分熱処理を行
って乾燥膜厚約23μm(銅箔上)の絶縁層を形成し
た。その後、バフ研磨機を用いて上記印刷配線板表面を
研磨し、銅ペーストPTFーCー2硬化物である柱状導
電体の頭部と絶縁ペーストPTFーIー2の被膜表面と
同レベル化した。この平坦化された絶縁膜をもつ印刷配
線板をクロム酸塩処理して表面粗化した後、常法に従っ
て中和処理、水洗し、次いで、この表面を化学銅めっき
処理、電気銅めっきして均一に20μmの導体を形成し
てから、アニール処理を150℃2時間を行った。次い
で、常法によりフォトエッチングでこの導体をエッチン
グして回路を形成した。
(Example 4) The copper paste (PTF-C-2) described in Example 2 was applied to a copper-clad laminate (copper foil having a thickness of 12).
μm) was printed by screen printing at a predetermined position on the wiring of a printed wiring board obtained by photoetching the surface by a conventional method. For screen printing, a stainless steel mesh of 350 mesh and an emulsion thickness of 20 μm was used.
Was prepared. The printed wiring board on which the copper paste column was printed was dried at 80 ° C. for 30 minutes, and then heat-cured at 150 ° C. for 80 minutes to obtain a columnar conductor (about 25 μm in height). Then, a screen printing plate in which the insulating paste (PTF-I-2) described in Example 2 (provided that the viscosity of the paste was 600 poise) was masked with a 350 mesh stainless steel (emulsion thickness: 20 μm) at the columnar portion. Print using 80
After drying at 30 ° C. for 30 minutes, heat treatment was performed at 150 ° C. for 30 minutes to form an insulating layer having a dry film thickness of about 23 μm (on the copper foil). Thereafter, the surface of the printed wiring board was polished using a buffing polisher so that the head of the columnar conductor, which was a cured product of the copper paste PTF-C-2, was leveled with the coating surface of the insulating paste PTF-I-2. . After the surface of the printed wiring board having the flattened insulating film is roughened by chromate treatment, neutralized and washed with water according to a conventional method, and then the surface is subjected to chemical copper plating and electrolytic copper plating. After uniformly forming a 20 μm conductor, annealing was performed at 150 ° C. for 2 hours. Then, the conductor was etched by photoetching in a conventional manner to form a circuit.

【0032】(実施例5)実施例1において、高圧水銀
灯による全面露光の代わりに、柱状体に対応した部分を
遮蔽するパターンを有するフォトマスクを介して500
mJ/cm2の露光を行ってから、クロロセン溶液で現
像処理をし、100℃1時間熱処理を行った以外は実施
例1と同様にして多層配線板を得た。
Fifth Embodiment In the first embodiment, instead of exposing the entire surface with a high-pressure mercury lamp, 500 mm is applied through a photomask having a pattern for shielding a portion corresponding to the columnar body.
A multi-layer wiring board was obtained in the same manner as in Example 1 except that exposure was performed at mJ / cm 2 , development was performed with a chlorocene solution, and heat treatment was performed at 100 ° C. for 1 hour.

【0033】(実施例6) 1)銅張り積層板(銅箔の厚さ16μm)の表面を常法
によりフォトエッチングして得られた印刷配線板の全面
にスクリーン印刷により、絶縁ペーストPTF−I−2
を印刷した。印刷には、テトロン150メッシュ、乳剤
厚15μmのスクリーン印刷版を用いて印刷し、80℃
で30分乾燥させて乾燥膜厚約18μm(基材上)の絶
縁層を形成した。 2)バフ研磨機を用いて絶縁層表面を研磨し、銅箔面を
露出させた後、150℃で30分熱処理を行った。 3)銅箔上の所定の位置に柱状導電体を以下のように形
成した。すなわち、銅ペーストPTFーCー3をスクリ
ーン印刷(スクリーン版としてステンレス350メッシ
ュ、乳剤厚20μmのものを用いた)し、直径150μ
mの柱状体を作製した。銅ペースト柱状体の印刷された
印刷配線板を80℃で15分加熱の後150℃60分熱
硬化して柱状導電体(高さ約20μm)とした。
Example 6 1) An insulating paste PTF-I was screen-printed on the entire surface of a printed wiring board obtained by photo-etching the surface of a copper-clad laminate (copper foil thickness 16 μm) by a conventional method. -2
Was printed. The printing was performed using a screen printing plate having a 150 mesh Tetron and an emulsion thickness of 15 μm.
For 30 minutes to form an insulating layer having a dry film thickness of about 18 μm (on the base material). 2) The surface of the insulating layer was polished using a buffing machine to expose the copper foil surface, and then heat-treated at 150 ° C. for 30 minutes. 3) A columnar conductor was formed at a predetermined position on the copper foil as follows. That is, the copper paste PTF-C-3 was screen-printed (using a screen plate of stainless steel 350 mesh and an emulsion thickness of 20 μm) to a diameter of 150 μm.
m columnar bodies were produced. The printed wiring board on which the copper paste column was printed was heated at 80 ° C. for 15 minutes, and then heat-cured at 150 ° C. for 60 minutes to obtain a columnar conductor (about 20 μm in height).

【0034】4)更にこの表面にスクリーン印刷で絶縁
ペーストPTFーI−2を印刷した。印刷には、テトロ
ン120メッシュ、乳剤厚25μmのスクリーン印刷版
を用いた。印刷後、80℃で30分乾燥させて乾燥膜厚
約28μm(銅箔上)の絶縁層を形成した。 5)次いで、バフ研磨機を用いて絶縁層表面を研磨し、
柱状導電体表面を露出させた後、150℃で30分熱処
理を行った。 6)この平坦化された絶縁膜をもつ印刷配線板を、常法
に従って、クロム酸塩処理で表面粗化した後、中和処
理、水洗、化学銅めっき処理、電気銅めっきして均一に
20μmの導体を形成してから、アニール処理を150
℃で2時間行った。このアニール処理で絶縁層の熱硬化
が進行する。 7)次いで、常法によりフォトエッチングでこの導体を
エッチングして回路を形成した。
4) Further, an insulating paste PTF-I-2 was printed on the surface by screen printing. For printing, a screen printing plate having a Tetron 120 mesh and an emulsion thickness of 25 μm was used. After printing, it was dried at 80 ° C. for 30 minutes to form an insulating layer having a dry film thickness of about 28 μm (on the copper foil). 5) Next, the surface of the insulating layer is polished using a buffing machine,
After exposing the surface of the columnar conductor, heat treatment was performed at 150 ° C. for 30 minutes. 6) The printed wiring board having the flattened insulating film is surface-roughened by chromate treatment according to a conventional method, then neutralized, washed with water, chemically copper-plated, and electrolytically copper-plated to a uniform thickness of 20 μm. After forming a conductor of
C. for 2 hours. The heat treatment of the insulating layer proceeds by this annealing treatment. 7) Next, the conductor was etched by photoetching in a conventional manner to form a circuit.

【0035】(実施例7)本発明の、導体回路上に予め
導電性高分子厚膜ペーストを用いて柱状導電体を形成し
たブラインドスルーホールの接続信頼性をMIL−ST
D−202Fの熱衝撃試験Method 107G、C
ondition C(−65℃〜+200℃)で評価
した結果、実施例1〜6で作製したものは、いずれも1
00サイクルまで試験した結果、いずれも断線が発生し
なかった。
(Embodiment 7) The connection reliability of a blind through hole of the present invention in which a columnar conductor was previously formed on a conductive circuit by using a conductive polymer thick film paste was evaluated by MIL-ST.
D-202F Thermal Shock Test Method 107G, C
As a result of evaluation at condition C (−65 ° C. to + 200 ° C.), each of the samples produced in Examples 1 to 6 was 1
As a result of the test up to 00 cycles, no disconnection occurred.

【0036】[0036]

【発明の効果】以上述べたように、本発明の方法によれ
ば、信頼性が高いビルドアップ多層配線板が安価に製造
できるので、産業上寄与するところがきわめて大きい。
As described above, according to the method of the present invention, a highly reliable build-up multilayer wiring board can be manufactured at a low cost, which greatly contributes industrially.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の多層配線板の製造方法FIG. 1 shows a conventional method for manufacturing a multilayer wiring board.

【図2】従来の改良された多層配線板の製造方法FIG. 2 shows a conventional method for manufacturing an improved multilayer wiring board.

【図3】本発明の多層配線板の製造方法FIG. 3 is a method for manufacturing a multilayer wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

1 基材 2 導体回路 3 層間絶縁層 4 ヴィアホール 5 導電性高分子厚膜 6 金属導体 7 感光性樹脂 8 孔 9 ヴィアポスト 10 柱状導電体 31 絶縁層 32 絶縁層 32A 絶縁層 32B 絶縁層 DESCRIPTION OF SYMBOLS 1 Base material 2 Conductor circuit 3 Interlayer insulating layer 4 Via hole 5 Conductive polymer thick film 6 Metal conductor 7 Photosensitive resin 8 Hole 9 Via post 10 Columnar conductor 31 Insulating layer 32 Insulating layer 32A Insulating layer 32B Insulating layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体回路と絶縁層とが多層に積層されて
なり、ヴィアホールを有する多層配線板の製造方法にお
いて、(1)基板上に導体回路を形成する工程、(2)
基板の導体上に、導電性高分子厚膜ペーストを用いて柱
状導電体を形成する工程、(3)柱状導電体の周辺を絶
縁層で被覆する工程、(4)絶縁層によって埋没した柱
状導電体の頭部を機械研磨で露出させる工程、および
(5)機械研磨された表面に導体を形成する工程、から
なることを特徴とする多層基板の製造方法。
1. A method of manufacturing a multilayer wiring board having via holes, wherein a conductive circuit and an insulating layer are laminated in multiple layers, (1) a step of forming a conductive circuit on a substrate, and (2)
A step of forming a columnar conductor using a conductive polymer thick film paste on a conductor of a substrate; (3) a step of coating the periphery of the columnar conductor with an insulating layer; and (4) a columnar conductive layer buried by the insulating layer. A method of manufacturing a multilayer substrate, comprising: a step of exposing a head of a body by mechanical polishing; and (5) a step of forming a conductor on a mechanically polished surface.
【請求項2】 導電性高分子厚膜ペーストが、導電性金
属粉末と熱硬化性樹脂とを必須成分として含有すること
を特徴とする請求項1に記載の多層基板の製造方法。
2. The method according to claim 1, wherein the conductive polymer thick film paste contains a conductive metal powder and a thermosetting resin as essential components.
【請求項3】 導電性高分子厚膜ペーストをスクリーン
印刷によって柱状に形成し、これを熱硬化することによ
って柱状導電体とすることを特徴とする請求項1に記載
の多層基板の製造方法。
3. The method for manufacturing a multilayer substrate according to claim 1, wherein the conductive polymer thick film paste is formed into a column by screen printing, and is thermally cured to form a columnar conductor.
【請求項4】 絶縁層が光硬化性または/および熱硬化
性樹脂組成物であることを特徴とする請求項1に記載の
多層基板の製造方法。
4. The method according to claim 1, wherein the insulating layer is a photocurable and / or thermosetting resin composition.
JP25793197A 1997-09-08 1997-09-08 Manufacture of multilayered circuit board Pending JPH1187925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25793197A JPH1187925A (en) 1997-09-08 1997-09-08 Manufacture of multilayered circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25793197A JPH1187925A (en) 1997-09-08 1997-09-08 Manufacture of multilayered circuit board

Publications (1)

Publication Number Publication Date
JPH1187925A true JPH1187925A (en) 1999-03-30

Family

ID=17313195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25793197A Pending JPH1187925A (en) 1997-09-08 1997-09-08 Manufacture of multilayered circuit board

Country Status (1)

Country Link
JP (1) JPH1187925A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244029A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board with built-in component, and component used therefor
KR100924810B1 (en) 2008-01-17 2009-11-03 삼성전기주식회사 Manufacturing Method for Printed Circuit Board
US7765686B2 (en) 2005-03-14 2010-08-03 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7765686B2 (en) 2005-03-14 2010-08-03 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same
JP2008244029A (en) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd Wiring board with built-in component, and component used therefor
KR100924810B1 (en) 2008-01-17 2009-11-03 삼성전기주식회사 Manufacturing Method for Printed Circuit Board

Similar Documents

Publication Publication Date Title
US5589255A (en) Adhesive for electroless plating, printed circuit boards and method of producing the same
TWI248329B (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US20080070011A1 (en) Method for manufacturing multi-layer printed circuit board
TW200407061A (en) Process for creating vias for circuit assemblies
JP2003008228A (en) Multilayer printed wiring board and method of manufacturing the same
JPH11126974A (en) Manufacture of multilayered wiring board
JPH07154069A (en) Adhesive for printed wiring board and production of printed wiring board using the adhesive
JPH06268339A (en) Flex-rigid multilayer printed wiring board and production thereof
JPH1187925A (en) Manufacture of multilayered circuit board
JP3217381B2 (en) Method for manufacturing multilayer wiring board
JP2001015934A (en) Multilayer printed wiring board and its manufacture
JPH11126973A (en) Manufacture of multilayered wiring board
JP2517369B2 (en) Method for manufacturing multilayer wiring board
JPH06260763A (en) Manufacture of multilayer wiring board
JP3981314B2 (en) Manufacturing method of multilayer wiring board
JPH08274466A (en) Manufacturing method of multilayer printed interconnection board
JP2017028079A (en) Manufacturing method of printed wiring board and printed wiring board
JP2000129137A (en) Resin composition having high adhesion and electronic instrument part using the same
JP2857270B2 (en) Manufacturing method of multilayer printed wiring board
JPH10107449A (en) Method for manufacturing multi-layer printed wiring board
JP2649153B2 (en) Multilayer wiring board and photosensitive resin insulation
JPH1036682A (en) Curing resin composition, production of multilayer printed wiring board therefrom, and multilayer printed wiring board produced thereby
JPH11307938A (en) Core board, its manufacturing method, and multi-layer printed circuit board
JPH05259649A (en) Manufacture of multilayer printed wiring board having blind holes
JPH05343854A (en) Multilayer printed wiring board and manufacture thereof