Nothing Special   »   [go: up one dir, main page]

JPH1140820A - Manufacture of semiconductor dynamic sensor - Google Patents

Manufacture of semiconductor dynamic sensor

Info

Publication number
JPH1140820A
JPH1140820A JP19438797A JP19438797A JPH1140820A JP H1140820 A JPH1140820 A JP H1140820A JP 19438797 A JP19438797 A JP 19438797A JP 19438797 A JP19438797 A JP 19438797A JP H1140820 A JPH1140820 A JP H1140820A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
insulating film
concave portion
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19438797A
Other languages
Japanese (ja)
Inventor
Yoshinori Otsuka
義則 大塚
Seiji Fujino
誠二 藤野
Toshimasa Yamamoto
山本  敏雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP19438797A priority Critical patent/JPH1140820A/en
Publication of JPH1140820A publication Critical patent/JPH1140820A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make a first semiconductor substrate on a recess uniform in thickness, when a second substrate is bonded on the first semiconductor substrate provided with a recess, so as to form a semiconductor dynamic sensor composed of a diaphragm and others on the recess. SOLUTION: An epxitaxial Si layer 2 is formed on an SIMOX substrate 1, a mask aligning trench (first recess) 3 is formed by a trench processing, an insulating film 4 is filled up into the trench 3, and another trench (second recess) 5 is formed through the trench processing. An Si substrate 6 as a second semiconductor substrate is pasted on the SIMOX substrate 1. Thereafter, the surface of the SIMOX substrate 1, opposite to its surface bonded on the Si substrate 6, is subjected to etching, whereby an Si substrate 1a and an insulating film 1b are removed by etching. Through this setup, a diaphragm is formed on a reference pressure chamber 7, and than a pressure detector is formed on the diaphragm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、圧力センサや加速
度センサ等の半導体力学量センサの製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor dynamic quantity sensor such as a pressure sensor and an acceleration sensor.

【0002】[0002]

【従来の技術】従来、半導体圧力センサの製造方法とし
て、特開平8−236788号公報に示されるものがあ
る。このものの製造方法の概要を図8に示す。まず、図
8(a)に示すように、第1の半導体基板100の一方
面に、ダイヤフラム用の凹部102と、この凹部102
より深いマスク合わせ用の凹部101を形成し、この凹
部101内を絶縁膜103で埋める。そして、図8
(b)に示すように、第1の半導体基板100の一方面
に第2の半導体基板104を貼り合わせ、この後、図8
(c)に示すように、第1の半導体基板100の他方面
側をマスク合わせ用の凹部101が露出するまで研磨す
る。この後、露出したマスク合わせ用の凹部101の位
置を基準としてダイヤフラム用の凹部102に対応する
位置に圧力検出素子を形成するようにしている。
2. Description of the Related Art Conventionally, a method for manufacturing a semiconductor pressure sensor is disclosed in Japanese Patent Application Laid-Open No. Hei 8-236788. FIG. 8 shows an outline of a method of manufacturing this. First, as shown in FIG. 8A, a concave portion 102 for a diaphragm and a concave portion 102 are formed on one surface of a first semiconductor substrate 100.
A concave portion 101 for deeper mask alignment is formed, and the inside of the concave portion 101 is filled with an insulating film 103. And FIG.
As shown in FIG. 8B, a second semiconductor substrate 104 is attached to one surface of the first semiconductor substrate 100, and thereafter, FIG.
As shown in (c), the other surface of the first semiconductor substrate 100 is polished until the concave portion 101 for mask alignment is exposed. Thereafter, the pressure detecting element is formed at a position corresponding to the diaphragm concave portion 102 with reference to the exposed position of the mask aligning concave portion 101.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このも
のでは、マスク合わせ用の凹部101が露出するまで研
磨しているため、オーバー研磨が必要となり、その際、
ダイヤフラム用の凹部102が存在しているため、この
凹部102上の第1の半導体基板100に研磨だれが生
じる。すなわち、研磨の際に凹部102上の第1の半導
体基板100がたわみながら研磨されるため、図8
(c)に示すように、凹部102上の第1の半導体基板
100において凹部の中央で厚く凹部の周辺部で薄くな
り、厚さが不均一になり、センサ精度が悪くなる。
However, in this case, since the polishing is performed until the concave portion 101 for mask alignment is exposed, over-polishing is required.
Since the concave portion 102 for the diaphragm exists, the first semiconductor substrate 100 on the concave portion 102 suffers polishing drooling. That is, since the first semiconductor substrate 100 on the concave portion 102 is polished while being bent during polishing,
As shown in (c), in the first semiconductor substrate 100 on the recess 102, the thickness is thick at the center of the recess and thin at the periphery of the recess, the thickness becomes uneven, and the sensor accuracy is deteriorated.

【0004】本発明は上記問題に鑑みたもので、第1、
第2の半導体基板の貼り合わせを用いて半導体力学量セ
ンサを製造する場合に、凹部上の第1半導体基板の厚さ
を均一にすることを目的とする。
The present invention has been made in view of the above problems.
It is an object of the present invention to make the thickness of the first semiconductor substrate over the recess uniform when manufacturing the semiconductor physical quantity sensor using the bonding of the second semiconductor substrate.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明においては、第1の半導体基
板(1、2、41、42)として、絶縁膜(1b、41
b)上にシリコン膜(1c、2、41c、42)を有す
るものを用い、この第1半導体基板のシリコン膜に、前
記絶縁膜に達しない深さの第1の凹部(5、5’45)
と前記絶縁膜に達する深さの第2の凹部(3、43)を
形成し、この後、第1の半導体基板を第2の半導体基板
(6、20)と貼り合わせ、その貼り合わせ面と反対側
の第1の半導体基板の面を第2の凹部が露出するまでエ
ッチング除去し、第1の凹部上のシリコン膜を力学量を
受けて変位する構造体とすることを特徴としている。
In order to achieve the above object, according to the first aspect of the present invention, as the first semiconductor substrate (1, 2, 41, 42), an insulating film (1b, 41) is used.
b) using a silicon film (1c, 2, 41c, 42) on the first concave portion (5, 5'45) of a depth not reaching the insulating film in the silicon film of the first semiconductor substrate; )
And a second concave portion (3, 43) having a depth reaching the insulating film. Thereafter, the first semiconductor substrate is bonded to the second semiconductor substrate (6, 20). The surface of the first semiconductor substrate on the opposite side is removed by etching until the second concave portion is exposed, and the silicon film on the first concave portion is formed into a structure that receives a mechanical amount and is displaced.

【0006】このようにエッチング工程を用いることに
よって、第2の凹部上の第1半導体基板の厚さを均一に
することができる。この場合、第1の半導体基板として
絶縁膜上のシリコン膜を有するものを用いているため、
第2の凹部が露出するまで、すなわち絶縁膜までをエッ
チング除去することによって、第1の凹部上の第1半導
体基板の厚さを所望の厚さにすることができる。
By using the etching process as described above, the thickness of the first semiconductor substrate on the second concave portion can be made uniform. In this case, since the first semiconductor substrate having a silicon film on the insulating film is used,
By etching and removing the second concave portion until the second concave portion is exposed, that is, the insulating film is removed, the thickness of the first semiconductor substrate on the first concave portion can be set to a desired thickness.

【0007】なお、第1の半導体基板として、内部に絶
縁膜を有する半導体基板を用いる場合、請求項2に記載
の発明のように、エッチング工程として、第1の半導体
基板を絶縁膜までエッチング除去する第1工程と、絶縁
膜をエッチング除去する第2工程を用いれば、第1の凹
部上の第1半導体基板の厚さを所望の厚さに容易に設定
することができる。
In the case where a semiconductor substrate having an insulating film inside is used as the first semiconductor substrate, the first semiconductor substrate is removed by etching to the insulating film as an etching step. By using the first step of performing etching and the second step of etching and removing the insulating film, the thickness of the first semiconductor substrate on the first concave portion can be easily set to a desired thickness.

【0008】また、第1の半導体基板としては、請求項
3に記載の発明のように、SIMOX基板(1、41)
上にエピタキシャル層(2、42)を形成したものを用
いれば、SIMOX基板の内部に形成された絶縁膜を利
用して、第1の凹部上の第1半導体基板の厚さを所望の
厚さに容易に設定することができる。
The first semiconductor substrate may be a SIMOX substrate (1, 41).
If an epitaxial layer (2, 42) is formed thereon, the thickness of the first semiconductor substrate on the first recess is adjusted to a desired thickness by using an insulating film formed inside the SIMOX substrate. Can be set easily.

【0009】 〔発明の詳細な説明〕[Detailed Description of the Invention]

【0010】[0010]

【発明の実施の形態】 (第1実施形態)図1に本発明の第1実施形態に係る半
導体圧力センサの製造方法を示す。まず、図1(a)に
示すように、第1の半導体基板としてSIMOX(Se
paretion by Implated Oxge
n)基板1を用意する。このSIMOX基板1は、シリ
コン(Si)基板に酸素を高濃度にイオン注入し、その
後、熱処理することで、Si基板中に酸化膜を形成し、
SOI構造としたもので、図に示すように、Si基板1
aと、絶縁膜としての酸化膜1bと、酸化膜1b上の極
薄Si層1cにて構成されている。
(First Embodiment) FIG. 1 shows a method of manufacturing a semiconductor pressure sensor according to a first embodiment of the present invention. First, as shown in FIG. 1A, SIMOX (Se) is used as a first semiconductor substrate.
partion by Implemented Oxge
n) A substrate 1 is prepared. This SIMOX substrate 1 forms an oxide film in a silicon (Si) substrate by ion-implanting oxygen into a silicon (Si) substrate at a high concentration and then performing heat treatment.
It has an SOI structure. As shown in FIG.
a, an oxide film 1b as an insulating film, and an ultra-thin Si layer 1c on the oxide film 1b.

【0011】そして、図1(b)に示すように、SIM
OX基板1の極薄Si層1c上にエピタキシャルSi層
2を形成し、この後、図1(c)に示すように、マスク
合わせ用のトレンチ溝(第1の凹部)3をトレンチ加工
により形成する。この場合、トレンチ溝3は、エピタキ
シャルSi層2を貫通して酸化膜1bに達する深さとす
る。そして、図1(d)に示すように、トレンチ溝3を
絶縁膜4で埋め戻し、平坦化研磨により平坦化する。な
お、トレンチ溝3を絶縁膜4で埋める場合、熱酸化を行
った後にポリシリコンで埋めるようにしてもよい。
[0011] Then, as shown in FIG.
An epitaxial Si layer 2 is formed on an ultra-thin Si layer 1c of an OX substrate 1, and thereafter, as shown in FIG. 1C, a trench groove (first concave portion) 3 for mask alignment is formed by trench processing. I do. In this case, the trench 3 has a depth reaching the oxide film 1b through the epitaxial Si layer 2. Then, as shown in FIG. 1D, the trench groove 3 is back-filled with the insulating film 4 and flattened by flattening polishing. When the trench 3 is filled with the insulating film 4, the trench may be filled with polysilicon after thermal oxidation.

【0012】さらに、図1(e)に示すように、トレン
チ溝(第2の凹部)5をトレンチ加工により形成する。
次に、第2の半導体基板としてのSi基板6を用意し、
図1(f)に示すように、Si基板6をSIMOX基板
1のトレンチ溝5が形成されている面と貼り合わせる。
この貼り合わせにより、トレンチ溝5が形成されている
領域においてSi基板6とSIMOX基板1間に基準圧
力室7が形成される。
Further, as shown in FIG. 1E, a trench groove (second concave portion) 5 is formed by trench processing.
Next, an Si substrate 6 as a second semiconductor substrate is prepared,
As shown in FIG. 1F, the Si substrate 6 is bonded to the surface of the SIMOX substrate 1 where the trench 5 is formed.
By this bonding, a reference pressure chamber 7 is formed between the Si substrate 6 and the SIMOX substrate 1 in a region where the trench 5 is formed.

【0013】この後、図2(a)に示すように、SIM
OX基板1における貼り合わせ面と反対側の面をエッチ
ングする。このエッチングにおいては、まずKOHを用
いてSi基板1aまでをエッチング除去し、続いてフッ
酸を用いて絶縁膜1bまでをエッチング除去する。この
ことによって、基準圧力室7の上にダイヤフラムが形成
される。また、このエッチング工程によって、トレンチ
溝3内の絶縁膜4が露出する。この露出したトレンチ溝
3内の絶縁膜4の位置を基準として、以下の工程におけ
るマスク合わせが行われる。
Thereafter, as shown in FIG.
The surface of the OX substrate 1 opposite to the bonding surface is etched. In this etching, first, the silicon substrate 1a is etched and removed using KOH, and then the insulating film 1b is etched and removed using hydrofluoric acid. As a result, a diaphragm is formed on the reference pressure chamber 7. In addition, the insulating film 4 in the trench 3 is exposed by this etching process. With the position of the insulating film 4 in the exposed trench groove 3 as a reference, mask alignment in the following steps is performed.

【0014】そして、上記したエッチング工程の後、図
2(b)に示すように、ダイヤフラム上(またはダイヤ
フラムの周辺)に、圧力検出を行う素子として拡散ゲー
ジ(歪ゲージ)8を形成する。次に、図2(c)に示す
ように、絶縁膜9を成膜し、拡散ゲージ8の上にコンタ
クト用の窓を開け、図2(d)に示すように、配線用の
Al電極10を成膜し、パターニングする。そして、図
2(e)に示すように、パッシベーション膜11を成膜
し、パッド用の窓を開ける。このようにして、半導体圧
力センサが製造される。
After the above-described etching step, as shown in FIG. 2B, a diffusion gauge (strain gauge) 8 is formed on the diaphragm (or around the diaphragm) as an element for detecting pressure. Next, as shown in FIG. 2C, an insulating film 9 is formed, a contact window is opened on the diffusion gauge 8, and as shown in FIG. Is formed and patterned. Then, as shown in FIG. 2E, a passivation film 11 is formed, and a window for a pad is opened. Thus, a semiconductor pressure sensor is manufactured.

【0015】なお、上記した実施形態では、トレンチ加
工を用いて基準圧力室形成用のトレンチ溝5を形成する
ものを示したが、エッチングにより基準圧力室形成用の
溝を形成するようにしてもよい。この場合の製造工程を
図3に示す。まず、図3(a)に示すように、SIMO
X基板1を用意し、次に、図3(b)に示すように、S
IMOX基板1の極薄Si層1c上にp型のエピタキシ
ャルSi層2aとn型のエピタキシャルSi層2bを積
層形成する。この後、図3(c)に示すように、トレン
チ溝3を形成し、図3(d)に示すように、トレンチ溝
3を絶縁膜4で埋め戻し、平坦化する。
In the embodiment described above, the trench for forming the reference pressure chamber is formed by using the trench processing. However, the groove for forming the reference pressure chamber may be formed by etching. Good. The manufacturing process in this case is shown in FIG. First, as shown in FIG.
An X substrate 1 is prepared, and then, as shown in FIG.
On the ultra-thin Si layer 1c of the IMOX substrate 1, a p-type epitaxial Si layer 2a and an n-type epitaxial Si layer 2b are stacked. Thereafter, as shown in FIG. 3C, a trench 3 is formed, and as shown in FIG. 3D, the trench 3 is back-filled with an insulating film 4 and flattened.

【0016】次に、図3(e)に示すように、濃度差エ
ッチングまたは電気化学エッチングで、n型のエピタキ
シャルSi層2bのみをエッチングして、溝(第2の凹
部)5’を形成する。この溝5’により基準圧力室が形
成される。この後は、図1(f)以降と同じ工程を行
う。この実施形態においては、濃度差エッチングまたは
電気化学エッチングにより溝5を形成しているため、ダ
イヤフラムの膜厚精度を高くすることができる。
Next, as shown in FIG. 3E, only the n-type epitaxial Si layer 2b is etched by concentration difference etching or electrochemical etching to form a groove (second concave portion) 5 '. . A reference pressure chamber is formed by the groove 5 '. Thereafter, the same steps as those in FIG. In this embodiment, since the grooves 5 are formed by concentration difference etching or electrochemical etching, the accuracy of the film thickness of the diaphragm can be increased.

【0017】なお、上記した半導体圧力センサとして
は、絶対圧を検出するものに限らず、相対圧を検出する
ように構成してもよい。 (第2実施形態)この第2実施形態は、半導体力学量セ
ンサとして半導体加速度センサに適用したものである。
The semiconductor pressure sensor described above is not limited to a sensor for detecting an absolute pressure, but may be configured to detect a relative pressure. (Second Embodiment) In the second embodiment, a semiconductor dynamic quantity sensor is applied to a semiconductor acceleration sensor.

【0018】図4に半導体加速度センサの斜視的構成を
示す。図に示すように、半導体基板20の上面に半導体
基板21が貼り合わされ、この半導体基板21に梁構造
体(可動構造体)22および固定電極23、24が形成
されている。梁構造体22は、基板20側から突出する
4つのアンカー部25と、このアンカー部25により梁
部26を介して支持され、基板20の上面において所定
間隔を隔てた位置に配置された質量部(マス部)27
と、この質量部27に設けられた可動電極28、29か
ら構成されている。
FIG. 4 shows a perspective configuration of the semiconductor acceleration sensor. As shown in the figure, a semiconductor substrate 21 is bonded to an upper surface of a semiconductor substrate 20, and a beam structure (movable structure) 22 and fixed electrodes 23 and 24 are formed on the semiconductor substrate 21. The beam structure 22 includes four anchor portions 25 projecting from the substrate 20 side, and mass portions supported by the anchor portions 25 via the beam portions 26 and arranged at predetermined intervals on the upper surface of the substrate 20. (Mass part) 27
And movable electrodes 28 and 29 provided on the mass portion 27.

【0019】固定電極23、24は、基板20上に固定
され、可動電極28、29と対向する櫛歯状の形状をし
ている。また、固定電極23は、基板20に形成された
配線30によりパッド31に電気的に接続され、固定電
極24も同様に、基板20に形成された配線32により
パッド33に電気的に接続されている。また、アンカー
部25は、基板20に形成された配線34によりパッド
35に電気的に接続されている。なお、この図4には示
されていないが、梁構造体22の直下の基板20には下
部電極が形成されている。
The fixed electrodes 23 and 24 are fixed on the substrate 20 and have a comb shape facing the movable electrodes 28 and 29. In addition, the fixed electrode 23 is electrically connected to the pad 31 by the wiring 30 formed on the substrate 20, and the fixed electrode 24 is also electrically connected to the pad 33 by the wiring 32 formed on the substrate 20. I have. Further, the anchor portion 25 is electrically connected to the pad 35 by the wiring 34 formed on the substrate 20. Although not shown in FIG. 4, a lower electrode is formed on the substrate 20 immediately below the beam structure 22.

【0020】上記した構成において、半導体基板21の
面内で梁部26に対して垂直方向に質量部27が加速度
を受けると、質量部27が加速度を受けた方向に変位
し、質量部27に配置されている可動電極28、29
と、半導体基板21に固定されている固定電極23、2
4の間の距離が変化する。可動電極28、29と固定電
極23、24はキャパシタを形成しているため、加速度
を受けると、結果として、キャパシタは変化し、従来回
路による検出回路で加速度に変換される。
In the above configuration, when the mass 27 receives acceleration in the direction perpendicular to the beam 26 in the plane of the semiconductor substrate 21, the mass 27 is displaced in the direction in which the acceleration is applied. Movable electrodes 28, 29 disposed
And fixed electrodes 23, 2 fixed to the semiconductor substrate 21.
The distance between the four changes. Since the movable electrodes 28 and 29 and the fixed electrodes 23 and 24 form a capacitor, when the capacitor receives an acceleration, the capacitor changes as a result and is converted into an acceleration by a conventional detection circuit.

【0021】次に、上記した半導体加速度センサの製造
方法を図5を用いて説明する。まず、図5(a)に示す
ように、第1の半導体基板としてのSIMOX基板41
を用意する。このSIMOX基板41は、Si基板41
aと、絶縁膜としての酸化膜41bと、酸化膜41b上
の極薄Si層41cにて構成されている。そして、図5
(b)に示すように、SIMOX基板41の極薄Si層
41c上にエピタキシャルSi層42を形成し、この
後、図5(c)に示すように、マスク合わせ用のトレン
チ溝(第1の凹部)43をトレンチ加工により形成す
る。この場合、トレンチ溝43は、エピタキシャルSi
層42を貫通して酸化膜41bに達する深さとする。そ
して、図5(d)に示すように、トレンチ溝3を絶縁膜
4で埋め戻し、平坦化研磨により平坦化する。
Next, a method of manufacturing the above-described semiconductor acceleration sensor will be described with reference to FIG. First, as shown in FIG. 5A, a SIMOX substrate 41 as a first semiconductor substrate
Prepare The SIMOX substrate 41 is a Si substrate 41
a, an oxide film 41b as an insulating film, and an ultra-thin Si layer 41c on the oxide film 41b. And FIG.
As shown in FIG. 5B, an epitaxial Si layer 42 is formed on the ultra-thin Si layer 41c of the SIMOX substrate 41, and thereafter, as shown in FIG. The recess 43 is formed by trench processing. In this case, the trench 43 is formed by epitaxial Si
The depth reaches the oxide film 41b through the layer 42. Then, as shown in FIG. 5D, the trench 3 is back-filled with the insulating film 4 and flattened by flattening polishing.

【0022】さらに、図5(e)に示すように、トレン
チ溝(第2の凹部)45をトレンチ加工により形成す
る。次に、貼り合わせ用の第2の半導体基板20を用意
する。この場合、まず、図6(a)に示すように、Si
基板51上に絶縁膜52を形成し、次に、図6(b)に
示すように、上記した配線30、32、34および下部
電極を形成するとともにアンカー部23および固定電極
23、24を基板20上に固定するためのポリシリコン
薄膜53を成膜し、パターニングする。さらに、図6
(c)に示すように、貼り合わせ用の絶縁膜54を成膜
し、平坦化研磨する。このようにして第2の半導体基板
20が形成される。なお、この第2の半導体基板20は
図4に示す基板20になるものである。
Further, as shown in FIG. 5E, a trench groove (second concave portion) 45 is formed by trench processing. Next, a second semiconductor substrate 20 for bonding is prepared. In this case, first, as shown in FIG.
An insulating film 52 is formed on a substrate 51. Next, as shown in FIG. 6B, the wirings 30, 32, and the lower electrode are formed, and the anchor portions 23 and the fixed electrodes 23, 24 are formed on the substrate. A polysilicon thin film 53 for fixing on the substrate 20 is formed and patterned. Further, FIG.
As shown in (c), an insulating film 54 for bonding is formed, and is polished for flattening. Thus, the second semiconductor substrate 20 is formed. The second semiconductor substrate 20 is to be the substrate 20 shown in FIG.

【0023】この後、図7(a)に示すように、第2の
半導体基板20をSIMOX基板41のトレンチ溝45
が形成されている面と貼り合わせる。そして、図7
(b)に示すように、表裏逆にして、SIMOX基板4
1における貼り合わせ面と反対側の面をエッチングす
る。このエッチングにおいては、まずKOHを用いてS
i基板41aまでをエッチング除去し、続いてフッ酸を
用いて絶縁膜41bまでをエッチング除去する。このエ
ッチング工程によって、トレンチ溝43内の絶縁膜44
が露出する。この露出したトレンチ溝43内の絶縁膜4
4を基準として、以下の工程におけるマスク合わせが行
われる。
Thereafter, as shown in FIG. 7A, the second semiconductor substrate 20 is inserted into the trench 45 of the SIMOX substrate 41.
Is bonded to the surface on which is formed. And FIG.
As shown in (b), the SIMOX substrate 4 is turned upside down.
1 is etched on the side opposite to the bonding surface. In this etching, first, KOH is used to form S
The portions up to the i-substrate 41a are removed by etching, and then the portions up to the insulating film 41b are removed by etching using hydrofluoric acid. By this etching step, the insulating film 44 in the trench 43 is formed.
Is exposed. The insulating film 4 in the exposed trench groove 43
With reference to No. 4, mask alignment in the following steps is performed.

【0024】次に、図7(c)に示すように、配線用の
Al電極60を成膜しパターニングする。そして、図7
(d)に示すように、SIMOX基板41の極薄Si層
41cおよびエピタキシャルSi層42をトレンチエッ
チングして、梁構造体22および固定電極23、24を
画定するための溝61を形成する。このようにして、図
4に示す半導体加速度センサが製造される。
Next, as shown in FIG. 7C, an Al electrode 60 for wiring is formed and patterned. And FIG.
As shown in (d), the ultra-thin Si layer 41c and the epitaxial Si layer 42 of the SIMOX substrate 41 are trench-etched to form a groove 61 for defining the beam structure 22 and the fixed electrodes 23 and 24. Thus, the semiconductor acceleration sensor shown in FIG. 4 is manufactured.

【0025】なお、上記した第1、第2実施形態におい
て、第1の凹部としての溝3、43と第2の凹部として
の溝5、45の形成順序は逆であってもよい。また、第
1の半導体基板としては、絶縁膜上にSi膜を有するも
のであればよく、SIMOX基板1を用いるもの以外
に、例えばSOS(Silicon On Sapph
ire)基板あるいはSi/CaF2 /Si基板を用い
ることができる。
In the first and second embodiments described above, the order of forming the grooves 3 and 43 as the first concave portions and the grooves 5 and 45 as the second concave portions may be reversed. The first semiconductor substrate may be any substrate having an Si film on an insulating film. In addition to the substrate using the SIMOX substrate 1, for example, SOS (Silicon On Sapphire) may be used.
ire) Substrates or Si / CaF 2 / Si substrates can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る半導体圧力センサ
の製造方法を示す工程図である。
FIG. 1 is a process chart showing a method for manufacturing a semiconductor pressure sensor according to a first embodiment of the present invention.

【図2】図1に続く製造工程を示す工程図である。FIG. 2 is a process chart showing a manufacturing process following FIG. 1;

【図3】本発明の第1実施形態に係る半導体圧力センサ
の他の製造方法を示す工程図である。
FIG. 3 is a process chart showing another method for manufacturing the semiconductor pressure sensor according to the first embodiment of the present invention.

【図4】本発明の第2実施形態によって製造された半導
体加速度センサの斜視構成を示す図である。
FIG. 4 is a diagram showing a perspective configuration of a semiconductor acceleration sensor manufactured according to a second embodiment of the present invention.

【図5】図4に示す半導体加速度センサの製造方法にお
いて、第1の半導体基板にトレンチ溝45を形成するま
での工程を示す工程図である。
FIG. 5 is a process chart showing a process until a trench 45 is formed in a first semiconductor substrate in the method of manufacturing the semiconductor acceleration sensor shown in FIG. 4;

【図6】図4に示す半導体加速度センサの製造方法にお
いて、第2の半導体基板を用意する工程を示す工程図で
ある。
FIG. 6 is a process chart showing a step of preparing a second semiconductor substrate in the method of manufacturing the semiconductor acceleration sensor shown in FIG.

【図7】図4に示す半導体加速度センサの製造方法にお
いて、第1、第2の半導体基板の貼り合わせ以降の工程
を示す工程図である。
FIG. 7 is a process diagram showing a process after bonding the first and second semiconductor substrates in the method for manufacturing the semiconductor acceleration sensor shown in FIG. 4;

【図8】従来の半導体圧力センサの製造方法を示す工程
図である。
FIG. 8 is a process chart showing a method for manufacturing a conventional semiconductor pressure sensor.

【符号の説明】[Explanation of symbols]

1、41…SIMOX基板、2、42…エピタキシャル
Si層、3、43…トレンチ溝、4、44…埋め込み絶
縁膜、5、45…トレンチ溝、6、20…第2の半導体
基板、8…拡散ゲージ。
1, 41: SIMOX substrate, 2, 42: epitaxial Si layer, 3, 43: trench groove, 4, 44: buried insulating film, 5, 45: trench groove, 6, 20: second semiconductor substrate, 8: diffusion gauge.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜(1b、41b)上にシリコン膜
(1c、2、41c、42)を有する第1の半導体基板
(1、2、41、42)を用意する工程と、 前記シリコン膜に前記絶縁膜に達しない深さの第1の凹
部(5、5’、45)と前記絶縁膜に達する深さの第2
の凹部(3、43)を形成する工程と、 前記第1、第2の凹部が形成された前記第1の半導体基
板の前記シリコン膜の表面と第2の半導体基板(6、2
0)を貼り合わせる工程と、 前記第1の半導体基板の貼り合わせ面と反対側の面を前
記第2の凹部が露出するまでエッチング除去する工程を
有し、 前記第1の凹部上のシリコン膜を力学量を受けて変位す
る構造体とすることを特徴とする半導体力学量センサの
製造方法。
1. A step of preparing a first semiconductor substrate (1, 2, 41, 42) having a silicon film (1c, 2, 41c, 42) on an insulating film (1b, 41b); The first concave portion (5, 5 ′, 45) having a depth not reaching the insulating film and the second concave portion having a depth reaching the insulating film.
Forming a concave portion (3, 43) of the first semiconductor substrate, the surface of the silicon film of the first semiconductor substrate having the first and second concave portions formed thereon, and a second semiconductor substrate (6, 2).
0) bonding, and a step of etching and removing the surface of the first semiconductor substrate opposite to the bonding surface until the second concave portion is exposed, wherein a silicon film on the first concave portion is provided. A method of manufacturing a semiconductor dynamic quantity sensor, characterized in that: is a structure that is displaced by receiving a dynamic quantity.
【請求項2】 前記第1の半導体基板は、内部に前記絶
縁膜を有する半導体基板であって、 前記エッチング工程は、前記第1の半導体基板を前記絶
縁膜までエッチング除去する第1工程と、前記絶縁膜を
エッチング除去する第2工程を有することを特徴とする
請求項1に記載の半導体力学量センサの製造方法。
2. The method according to claim 1, wherein the first semiconductor substrate is a semiconductor substrate having the insulating film therein, wherein the etching includes etching the first semiconductor substrate to the insulating film. The method according to claim 1, further comprising a second step of etching and removing the insulating film.
【請求項3】 前記第1の半導体基板は、内部に前記絶
縁膜を有するSIMOX基板(1、41)上にエピタキ
シャル層(2、42)を形成したものであって、 前記第1の凹部を前記エピタキシャル層に形成し、前記
第2の凹部を前記エピタキシャル層を貫通して前記絶縁
膜に達する深さで形成することを特徴とする請求項2に
記載の半導体力学量センサの製造方法。
3. The first semiconductor substrate, wherein an epitaxial layer (2, 42) is formed on a SIMOX substrate (1, 41) having the insulating film therein, and wherein the first concave portion is formed. 3. The method according to claim 2, wherein the second concave portion is formed in the epitaxial layer, and the second concave portion is formed at a depth reaching the insulating film through the epitaxial layer. 4.
JP19438797A 1997-07-18 1997-07-18 Manufacture of semiconductor dynamic sensor Pending JPH1140820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19438797A JPH1140820A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor dynamic sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19438797A JPH1140820A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor dynamic sensor

Publications (1)

Publication Number Publication Date
JPH1140820A true JPH1140820A (en) 1999-02-12

Family

ID=16323761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19438797A Pending JPH1140820A (en) 1997-07-18 1997-07-18 Manufacture of semiconductor dynamic sensor

Country Status (1)

Country Link
JP (1) JPH1140820A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510194A (en) * 1999-09-27 2003-03-18 インプット/アウトプット,インコーポレーテッド Temporary bridge for micromachined structure
US7465599B2 (en) * 2004-07-06 2008-12-16 Denso Corporation Method for manufacturing physical quantity sensor
CN102297737A (en) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 Pressure sensor cavity structure and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510194A (en) * 1999-09-27 2003-03-18 インプット/アウトプット,インコーポレーテッド Temporary bridge for micromachined structure
US7465599B2 (en) * 2004-07-06 2008-12-16 Denso Corporation Method for manufacturing physical quantity sensor
CN102297737A (en) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 Pressure sensor cavity structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
USRE42083E1 (en) Acceleration sensor and process for the production thereof
US6619133B1 (en) Semiconductor pressure sensor and its manufacturing method
JPH0349267A (en) Semiconductor type acceleration sensor and its manufacture
US6250165B1 (en) Semiconductor physical quantity sensor
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JPH0380254B2 (en)
JPH06123628A (en) Semiconductor dynamic sensor and production thereof
KR20000028948A (en) Method for manufacturing an angular rate sensor
JPH09186347A (en) Sensor and manufacture thereof
JPH1140820A (en) Manufacture of semiconductor dynamic sensor
JP4250788B2 (en) Manufacturing method of semiconductor pressure sensor
JPH10111203A (en) Capacitive semiconductor sensor and its production
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JP2803321B2 (en) Semiconductor strain sensor
JP2701845B2 (en) Manufacturing method of silicon thin film
JPH0555357A (en) Manufacture of semiconductor device
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JPH02224277A (en) Semiconductor pressure sensor and manufacture thereof
JPS63202035A (en) Manufacture of semiconductor device
JP4178585B2 (en) Manufacturing method of semiconductor substrate
JPH0476959A (en) Manufacture of semiconductor pressure sensor
JPH0636980A (en) Manufacture of thin film
JPH0323676A (en) Semiconductor acceleration sensor and manufacturing method thereof
JPH10284737A (en) Manufacture of capacitive semiconductor sensor
JPH11220140A (en) Semiconductor dynamic-quantity sensor and manufacture thereof