JPH11340790A

JPH11340790A - ミキシング装置

Info

Publication number: JPH11340790A
Application number: JP14153998A
Authority: JP
Inventors: Kazuya Iwata; 和也岩田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-05-22
Filing date: 1998-05-22
Publication date: 1999-12-10

Abstract

(57)【要約】【課題】１ビット信号をマルチビットの信号に変換せ
ずに音量制御を行うことができるミキシング装置を提供
する。【解決手段】音量制御(振幅値を増減)の増幅または減
衰係数値に反比例して量子化値の大きさを変化させる２
値(１ビット)の量子化器１０４と、量子化器１０４の出
力と入力との差を算出する第１の加算器１０５と、第１
の加算器１０５の出力をフィルタリングするフィルタ１
０６と、入力信号とフィルタ１０６の出力との差を算出
する第２の加算器１０３と、前記増幅または減衰係数値
に比例して量子化器１０４の量子化値の大きさを正規化
する正規化器１０７を備え、量子化器１０４は第２の加
算器１０３の出力を入力とするようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はミキシング装置、特
に１ビット(２値)のディジタル信号に変換された音楽信
号の信号処理に係わり、音量を増減するアッテネーショ
ン、複数の信号の加減算、周波数特性を制御するイコラ
イザー及び残響を付加するエコーを行うミキシング装置
に関するものである。

【０００２】

【従来の技術】例えばプリアンプやミキシング装置のマ
スタボリュームにディジタル減衰器を利用すると、常に
安定した音量調整特性が得られ、また、抵抗体減衰器を
用いた場合のように経時的な音質変化や劣化が生じない
という利点が存在することが知られている。このような
ディジタル減衰器としては、例えば特開平８−３３０８
６９号公報に記載されているようなディジタルアッテネ
ータがあった。

【０００３】以下、従来のディジタルアッテネータにつ
いて図面を参照しながら説明する。

【０００４】図１２はディジタル減衰器を利用した従来
の音量調整回路の構成を示すブロック図である。図１２
において、１２０１はディジタル減衰器、１２０２はＤ
／Ａ変換器、１２０３はアナログローパスフィルタ(以
下アナログＬＰＦという)である。

【０００５】必要に応じて適宜の倍率でオーバーサンプ
リングされたｎビット長の入力ディジタルオーディオデ
ータＤＡＴＡＩＮをディジタル減衰器１２０１に入力す
る。このディジタル減衰器１２０１には、図示していな
いコントローラからユーザの音量減少、増大操作に従い
大小変化する減衰量データが与えられ、入力ディジタル
オーディオデータＤＡＴＡＩＮに減衰量データを乗じ、
結果を（ｎ＋ｍ）ビット長のディジタルデータＤＡＴＡ
ＩＮとして出力する。なお、この減衰量データは１〜０
の範囲の値をとり、音量最大時、減衰量データは０ｄＢ
＝１となり、音量最小時、減衰量データは−∞ｄＢ＝零
となる。このような音量調整後のディジタルオーディオ
データをｋビット長のＤ／Ａ変換器１２０２でＤ／Ａ変
換する場合、ディジタル減衰器１２０１の上位ｋビット
をディジタルオーディオデータＤＡＴＡＯＵＴとしてＤ
／Ａ変換器１２０２に出力する。Ｄ／Ａ変換器１２０２
はディジタルオーディオデータＤＡＴＡＯＵＴをＤ／Ａ
変換し、出力をアナログＬＰＦ１２０３に通して、スム
ージングや折り返し雑音の除去などを行わせ、出力させ
る。

【０００６】

【発明が解決しようとする課題】しかしながらこのよう
な構成では、次のような問題点がある。

【０００７】（１）入力ディジタルオーディオデータＤ
ＡＴＡＩＮの値が同じであってもディジタル減衰器１２
０１での減衰量が大きくなると、ディジタル減衰器１２
０１の出力は下位ビット側にシフトする。音量が小さい
ときも高分解能でＤ／Ａ変換するためにはＤ／Ａ変換器
１２０２をｋ＝（ｎ＋ｍ）ビット長とすればよいが、内
部回路構成が複雑化し、調整も困難で高価な入手困難な
ものとなってしまう。このため、Ｄ／Ａ変換器１２０２
には通常、（ｎ＋ｍ）よりも遙かに短いビット長のもの
を用いている（図１２はｋ＝ｎ＝２０、ｍ＝１０の場合
を示す）。通常のリスニング状態では音量を絞って再生
することが多いので、ディジタル減衰器１２０１での減
衰量が大きくなったとき、ＬＰＦ１２０３から出力され
る再生信号のダイナミックレンジは狭くなり、量子化誤
差の大きなオーディオ信号が出力されてしまう。

【０００８】（２）音量調整は、入力データに減衰量デ
ータを乗算するだけであるため、ΔΣ変調型のＡ／Ｄ変
換器で変換されたビット長の小さい(例えば１ビット)デ
ィジタル信号の音量調整はそのままでは不可能であり、
音量調整するには一度マルチビットのディジタル信号に
変換した後アッテネートを行い再び１ビットのディジタ
ル信号に変換する必要があるため、変換の度に性能劣化
が生じる。

【０００９】本発明は上記従来の問題点を解決するもの
であり、処理により発生する量子化誤差成分の低減がで
きること、１ビットのディジタルデータであっても音量
調整できること、複数の１ビットのディジタルデータの
加減算ができること、１ビットのディジタルデータに対
して周波数特性の制御ができること、更に１ビットのデ
ィジタルデータに対して残響を付加することができるこ
と等の諸条件に対応すべく、音量制御係数値に反比例し
た量子化値を持つ１ビットの量子化器で入力信号を再量
子化し、再量子化した信号の量子化値を元の量子化値の
大きさに正規化することで、１ビット信号をマルチビッ
トの信号に変換せずに音量制御を可能とするミキシング
装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明のミキシング装置
は、音量制御の増幅または減衰係数値に反比例して量子
化値の大きさを変化させる２値(１ビット)の量子化器
と、量子化器の出力と入力との差を算出する第１の加算
器と、第１の加算器の出力をフィルタリングするフィル
タと、入力信号とフィルタの出力との差を算出する第２
の加算器と、増幅または減衰係数値に比例して量子化器
の量子化値の大きさを正規化する正規化器を備え、量子
化器は第２の加算器の出力を入力とするようにしたもの
である。

【００１１】この発明によれば、１ビット信号をマルチ
ビットの信号に変換せずに音量制御を行なうことができ
るので、減衰量が大きい場合であっても、オーディオ信
号出力の量子化誤差が大きくなることはなく、また、ビ
ット変換による性能劣化が生じるおそれもない。

【００１２】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。

【００１３】（実施の形態１）図１は本発明のミキシン
グ装置の実施の形態１における構成を示すブロック図で
あり、図２，図３，図４，図５及び図６は図１に示した
実施の形態１におけるミキシング装置の動作説明図であ
る。

【００１４】図１において、１０１は入力端子、１０２
は入力端子、１０３は加算器、１０４は量子化器、１０
５は加算器、１０６はフィルタ、１０７は正規化器、１
０８は出力端子である。

【００１５】図２において、２０１は入力端子、２０２
は入力端子、２０３は加算器、２０４は量子化器、２０
５は加算器、２０６は遅延器、２０７は正規化器、２０
８は出力端子である。

【００１６】図３において、(ａ)はディジタル信号に変
換する前の元のアナログ信号波形、(ｂ)は(ａ)の信号波
形の振幅を１／２に減衰させた時の信号波形、(ｃ)は
(ａ)を１ビットのディジタル信号に変換した時の信号波
形で入力端子２０１に入力される信号波形、(ｄ)は(ｃ)
の振幅を１／２に減衰させた時の信号波形、(ｅ)は量子
化器２０４の出力波形、(ｆ)は正規化器２０７の出力波
形である。

【００１７】図４において、(ａ)はディジタル信号に変
換する前の元のアナログ信号波形、(ｂ)は(ａ)を１ビッ
トのディジタル信号に変換した時の信号波形、(ｃ)は量
子化器２０４の出力波形、(ｄ)は正規化器２０７の出力
波形、(ｅ)は（ａ)の信号波形の振幅を１／２に減衰さ
せた時の信号波形である。

【００１８】図５において、５０１は入力端子、５０２
は入力端子、５０３は加算器、５０４は量子化器、５０
５は加算器、５０６は遅延器、５０７は正規化器、５０
８は出力端子である。

【００１９】図６において、(ａ)はディジタル信号に変
換する前の元のアナログ信号波形、(ｂ)は(ａ)を１ビッ
トのディジタル信号に変換した時の信号波形、(ｃ)は量
子化器５０４の出力波形、(ｄ)は正規化器５０７の出力
波形、(ｅ)は(ａ)の信号波形の振幅を２倍に増幅させた
時の信号波形である。

【００２０】このように構成された実施の形態１のミキ
シング装置について、以下その動作を説明する。

【００２１】まず、図１において、入力端子１０１を介
して、１ビットのディジタル信号が入力され、また、入
力端子１０２を介して、図示していないコントローラか
らユーザの音量減少、増大操作に従い大小変化する音量
制御の増幅または減衰係数値が入力される。この減衰係
数値は例えば、１〜０の範囲の値を取り、音量最大時、
減衰量データは０ｄＢ＝１となり、音量最小時、減衰量
データは−∞ｄＢ＝零となる。このように入力された信
号に応じて以下のように動作する。

【００２２】量子化器１０４は１ビットの量子化器であ
り、その量子化値の大きさは、入力信号(１ビット)の量
子化値の大きさに音量制御の増幅または減衰係数値の逆
数を乗じた値に設定される。加算器１０５は量子化器１
０４の入力と出力の差を算出する。そして、この出力は
フィルタ１０６を介して入力に帰還され、加算器１０３
にて入力信号との差を算出される。そして、加算器１０
３の出力は量子化器１０４に入力される。このように全
体としてΔΣ変調器が構成され、入力信号は量子化器１
０４で再量子化される。次に、正規化器１０７は量子化
器１０４の出力である再量子化されたデータの量子化値
の大きさに音量制御の増幅または減衰係数値を乗じるこ
とで、量子化値の大きさを正規化し(入力端子１０１か
らの入力信号の量子化値の大きさに正規化される)、出
力端子１０８を介して出力する。

【００２３】続いて、図２，図３，図４，図５及び図６
を用いて、更に具体的な動作を説明する。図２に示す入
力端子２０１，２０２、加算器２０３，２０５、量子化
器２０４、正規化器２０７、出力端子２０８及び図５に
示す入力端子５０１，５０２、加算器５０３，５０５、
量子化器５０４、正規化器５０７、出力端子５０８は、
それぞれ図１に示す入力端子１０１，１０２、加算器１
０３，１０５、量子化器１０４、正規化器１０７、出力
端子１０８と対応し、同じ動作を行う。そして、図２及
び図５に示すブロック図は、フィルタ１０６を遅延器２
０６及び５０６(遅延時間は１サンプル周期)とすること
で１次のΔΣ変調器を構成している。

【００２４】まず、図２，図３及び図４を用いて、入力
端子２０２から入力される減衰レベルが１／２(−６ｄ
Ｂ)の場合を説明する。入力信号(１ビット)の量子化値
を(０，＋１)とすれば、量子化器２０４の量子化値は入
力信号の量子化値(０，＋１)に減衰係数値(１／２)の逆
数(２)を乗じたものであるから、(０，＋２)となる。こ
のような構成で量子化値(０，＋１)の１ビットの入力信
号は量子化値(０，＋２)の１ビットの信号に再量子化さ
れる。次に、正規化器２０７は再量子化された信号の量
子化値(０，＋２)に減衰係数値１／２を乗じることで、
量子化器２０４の量子化値を(０，＋１)に正規化してい
る。

【００２５】次に上記のような動作で、入力信号の音量
が１／２になることを説明する。図３(ａ)は１ビットの
入力信号に変換される前のアナログ信号波形である。図
３(ｂ)は図３(ａ)の信号を１／２に減衰した時の信号波
形である。図３(ｃ)は図３(ａ)をディジタル信号に変換
した１ビットのディジタル信号波形であり、入力端子２
０１から入力される信号である。アナログ信号の振幅変
化はパルスの粗密で表現されている。このディジタル信
号をローパスフィルタで平滑すれば元のアナログ信号に
変換できる。図３(ｄ)は図３(ｃ)の振幅値を１／２に減
衰させた時の信号波形である。図３(ｃ)と図３(ｄ)はパ
ルスの粗密は同一で、振幅値が２対１の関係にある。そ
のため、図３(ｄ)の信号をローパスフィルタで平滑する
と図３(ｂ)の波形に等しくなる。つまり、１ビットディ
ジタル信号の振幅値を減衰レベルに応じて減衰させれば
音量を制御できる。しかし、この処理はディジタル信号
をアナログ信号として取り扱うことになり、ディジタル
信号の波形を劣化させずに処理するためには広帯域、高
Ｓ／Ｎ等の非常に高性能なアナログ回路を必要とし実用
的でない。

【００２６】一方、図３(ｃ)と図３(ｄ)を面積で考える
と２対１となる。したがって、入力されたディジタル信
号の面積を減衰係数値に比例して変化させれば音量を制
御できることになる。すなわち、パルスの粗密状態を変
化させて、面積比が減衰レベルに比例するように入力信
号を再量子化することで音量制御が可能となる。この場
合、振幅値は一定であるため、得られる信号は１ビット
のディジタル信号である。

【００２７】減衰係数値が１／２の場合、量子化器２０
４の量子化値を(０，＋２)とすれば、図３(ｃ)の信号は
図３(ｅ)の信号に変換される。図３(ｃ)と図３(ｅ)の２
波形の面積は同一である。このように変換された信号を
図３(ｆ)に示すように正規化器２０７で量子化値が
(０，＋１)になるように正規化を行うと、音量は１／２
となる。これは図３(ｅ)と図３(ｆ)の信号波形の面積比
が図３(ｃ)と図３(ｄ)の信号波形の面積比(２対１)と同
一になるためである。

【００２８】以上の動作原理を図４を用いて更に説明す
る。図４(ａ)はディジタル信号に変換する前のアナログ
信号波形である。ここでは動作の理解を容易にするため
に信号を直流として取り扱う。図４(ｂ)は、図４(ａ)を
１ビットの量子化器で量子化したときのディジタル信号
波形であり、入力端子２０１から入力される信号であ
る。ここでは理解し易くするため、変換した直流はフル
スケールの信号とする。その結果、変換されたディジタ
ル信号も＋１の一定値となる。図４(ｃ)は量子化器２０
４の出力波形、図４(ｄ)は正規化器２０７の出力波形、
図４(ｅ)は図４(ａ)の振幅を１／２した信号波形であ
る。まず、入力端子２０２から入力される減衰係数が１
／２であるため量子化器２０４の量子化値は減衰係数の
逆数である(０，＋２)となる。

【００２９】これを加算器２０３、２０５、量子化器２
０４及び遅延器２０６からなる１次のΔΣ変調器で量子
化すると図４(ｃ)に示す量子化値が＋２と０のパルスが
交互に現れる波形となる。したがって、図４(ｃ)に示す
波形の平均値を考えると＋１となり、図４(ｂ)に示すも
のと同一になることがわかる。また、正規化器２０７
は、量子化器２０４の量子化値の大きさに減衰係数値
(１／２)を乗じた値に正規化するため、図４(ｄ)に示す
ように量子化値が(０，＋１)の波形となる。この信号を
平均化すると振幅値１／２の直流となり、図４(ｅ)に示
す波形と同一となる。上記の構成により入力信号を減衰
できることがわかる。

【００３０】次に、図５及び図６を用いて信号を増幅す
る(増幅係数値＋２)処理動作について説明する。図６
(ａ)はディジタル信号に変換する前のアナログ信号波形
である。ここでは動作原理の理解を容易にするために信
号を直流とし、その振幅値をフルスケールの１／２とし
てて取り扱う。図６(ｂ)は、図６(ａ)を１ビットの量子
化器で量子化したときのディジタル信号波形であり、入
力端子５０１から入力される信号である。アナログ信号
の振幅値はフルスケールの１／２であるため、変換され
たディジタル信号は＋１と０のパルスが交互に現れる波
形となる(平均値は１／２)。図６(ｃ)は量子化器５０４
の出力波形、図６(ｄ)は正規化器５０７の出力波形、図
６(ｅ)は図６(ａ)の振幅を２倍した信号波形である。ま
ず、入力端子５０２から入力される増幅係数が＋２であ
るため量子化器５０４の量子化値は増幅係数の逆数であ
る(０，＋１／２)となる。

【００３１】これを加算器５０３，５０５、量子化器５
０４及び遅延器５０６からなる１次のΔΣ変調器で量子
化すると図６(ｃ)に示す波形となり、量子化値が＋１／
２の波形となる。したがって、図６(ｃ)に示す波形の平
均値を考えると＋１／２となり、図６(ｂ)に示すものと
同一になることがわかる。また、正規化器５０７は、量
子化器５０４の量子化値の大きさに増幅係数値を乗じた
値に正規化するため、図６(ｄ)に示すように量子化値が
(０，＋１)の波形となる。この信号を平均化すると振幅
値＋１の直流となり、図６(ｅ)に示す波形と同一とな
る。上記の構成により入力信号を増幅できることがわか
る。

【００３２】以上のように本実施の形態によれば、入力
された１ビットディジタル信号を音量制御の増幅または
減衰係数値の逆数値を量子化値の大きさとする量子化器
で再量子化し、再び入力信号と同一の量子化値の大きさ
になるように正規化することで１ビットのディジタル信
号の音量を制御可能とすることができ、また、再量子化
する際に発生する量子化ノイズはΔΣ変調器で低減でき
る構成を有しているため、簡単な構成で音量制御が高精
度に実現できる。

【００３３】なお、上記実施の形態１においては減衰係
数値を１／２として説明したが、減衰レベルが０．３の
ような整数分の１で表記できない場合は、その逆数が整
数になるように近似すればよく、また、増幅の場合係数
値の逆数は１以下になり、量子化器１０４の量子化値の
大きさが１以下となるが、これは演算の便宜上整数値に
なるように相対的に量子化値の大きさをスケーリングす
ればよく、さらに、増減衰量の変化ステップはこのミキ
シング装置を使用する機器の性能や減衰する信号の精度
に応じて決定されることは言うまでもない。

【００３４】さらにまた、上記実施の形態１においては
１次のΔΣ変調器を例にとって説明したが、入力信号の
精度や減衰レベルに応じてΔΣ変調器の次数を変化させ
ても同等以上の性能が得られることは言うまでもない。

【００３５】（実施の形態２）図７は本発明のミキシン
グ装置の実施の形態２における構成を示すブロック図で
ある。

【００３６】図７において、７０１，７０２，７０３は
入力端子、７０４，７０５，７０６は音量制御器、７０
７は加算器、７０８は量子化器、７０９は加算器、７１
０はフィルタ、７１１は出力端子である。

【００３７】このように構成された実施の形態２のミキ
シング装置について、以下その動作を説明する。

【００３８】入力端子７０１，７０２，７０３から入力
される複数の入力信号は、図示していないコントローラ
からユーザの音量減少、増大操作に従い大小変化する音
量制御(振幅値を増減)の増幅または減衰係数値に基づ
き、各々音量制御器７０４，７０５，７０６で音量の増
減衰が施される。ここでは、音量制御器７０４，７０
５，７０６は前記実施の形態１に例示した構成をとる。
このようにして音量調整された信号は加算器７０７で加
算される。ここで、入力信号の量子化値は(０，＋１)で
あるため、加算した入力信号は(０〜＋ｎ)の量子化値を
とる。

【００３９】一方、量子化器７０８の量子化値は、入力
信号(１ビット)の量子化値(０，＋１)と同一である。そ
して、加算器７０９は量子化器７０８の入力と出力の差
を算出し、この出力はフィルタ７１０を介して入力に帰
還され、加算器７０７にて入力信号との差を算出され、
量子化器７０８に入力されるΔΣ変調器を構成してい
る。その結果、加算した入力信号は量子化器７０８で再
量子化され、量子化値(０，＋１)のディジタル信号とし
て出力端子７１１を介して出力される。すなわち、加算
器７０７で加算された入力信号(ｎ＋１値：０〜＋ｎ)は
ΔΣ変調器により量子化値(０，＋１)の１ビットのディ
ジタル信号に変換される。

【００４０】以上のように本実施の形態によれば、複数
の入力信号を各々前記実施の形態１に示したミキシング
装置と同一の構成を持つ音量制御器で音量制御を行った
後、入力信号と同一の量子化値の大きさを持つ量子化器
で構成したΔΣ変調器で再量子化を行うことで複数信号
の加算が可能となり、また、再量子化する際に発生する
量子化ノイズはΔΣ変調器で低減できる構成を有してい
るため、簡単な構成で信号の加減算が高精度に実現でき
る。

【００４１】なお、上記実施の形態２では複数の入力信
号の加算に関して説明したが、減算の場合にも適用で
き、この場合は、減算する信号を反転してから加算すれ
ばよいことは言うまでもない。

【００４２】（実施の形態３）図８は本発明のミキシン
グ装置の実施の形態３における構成を示すブロック図で
ある。

【００４３】図８において、８０１，８０２，８０３及
び８０４は入力端子、８０５，８０６及び８０７は音量
制御器、８０８は加算器、８０９は量子化器、８１０は
加算器、８１１はフィルタ、８１２は正規化器、８１３
は出力端子である。

【００４４】このように構成された実施の形態３のミキ
シング装置について、以下その動作を説明する。

【００４５】入力端子８０１，８０２，８０３から入力
される複数の入力信号は、図示していないコントローラ
からユーザの音量減少、増大操作に従い大小変化する音
量制御の増幅または減衰係数値に基づき、各々音量制御
器８０５，８０６，８０７で音量の増減衰が施される。
ここでは、音量制御器８０５，８０６、８０７は前記実
施の形態１に示した構成をとる。このようにして音量調
整された信号は加算器８０８で加算される。

【００４６】一方、量子化器８０９の量子化値は、入力
信号(１ビット)の量子化値(０，＋１)に入力端子８０４
から入力された値(例えばｍとする)を乗じた量子化値
(０，＋ｍ)である。そして、加算器８１０は量子化器８
０９の入力と出力の差を算出し、この出力はフィルタ８
１１を介して入力に帰還され、加算器８０８にて入力信
号との差を算出され、量子化器８０９に入力されるΔΣ
変調器を構成している。その結果、加算した入力信号は
量子化器８０９で量子化値(０，＋ｍ)のディジタル信号
に再量子化される。正規化器８１２は量子化器８０９の
出力データの量子化値に入力端子８０４から入力された
値の逆数(１／ｍ)を乗じることで、量子化値の大きさを
正規化し(入力端子８０１等からの入力信号の量子化値
(０，＋１)に正規化される)、出力端子８１３を介して
出力する。

【００４７】上記の構成において入力信号を各々音量制
御して重みづけを行った後加算し、ΔΣ変調器で入力信
号の量子化値に再量子化を行っている。ここで、入力信
号数をｎとすれば、入力信号の量子化値は(０，＋１)で
あるため、音量制御後の加算結果は、(０〜＋ｎ)の量子
化値をとる。そして、各信号が同相で加算されたり、音
量制御による重み付けの仕方により、加算結果が連続し
て最大値＋ｎ付近の値となる場合、加算結果を入力信号
の量子化値(０，＋１)で再量子化を行うとオーバーフロ
ーが発生することがある。そこで、量子化器８０９の量
子化値を(０，＋ｎ)とすれば、加算結果の最大値をフル
スケールとして再量子化を行うためオーバーフローする
ことなく加算結果を量子化値(０，＋ｎ)の１ビット信号
に変換できる。しかし、加算結果が＋ｎの最大値となる
のが数サンプル期間だけのような場合、フルスケール＋
ｎで再量子化すると十分なダイナミックレンジを確保で
きない量子化ノイズ多い信号となる。そこで、量子化器
８０９の量子化値を入力端子８０４から入力する＋ｍ
(ｍ＝＋１〜＋ｎ)の値により図示していないコントロー
ラによりユーザーが制御することで、ダイナミックレン
ジの劣化無しに加算結果を１ビットのディジタル信号に
再量子化できる。

【００４８】以上のように本実施の形態によれば、複数
の入力信号を各々前記実施の形態１に例示したミキシン
グ装置と同一の構成を持つ音量制御器で音量制御を行っ
た後、加算し、多くとも入力信号の個数を入力信号の量
子化値に乗じた量子化値を持つ量子化器で構成したΔΣ
変調器で再量子化を行うことにより複数信号の加算を可
能とし、また、再量子化する際に発生する量子化ノイズ
はΔΣ変調器で低減できる構成を有しているので、簡単
な構成で信号の加減算が高精度に実現できる。

【００４９】なお、上記実施の形態３では複数の入力信
号の加算に関して説明したが、減算の場合にも適用で
き、この場合は、減算する信号を反転してから加算すれ
ばよいことは言うまでもない。

【００５０】（実施の形態４）図９は本発明のミキシン
グ装置の実施の形態４における構成を示すブロック図で
ある。

【００５１】図９において、９０１は入力端子、９０
２，９０３，９０７及び９０８は１サンプル時間の遅延
器、９０４，９０５，９０６，９０９及び９１０は係数
器、９１１は１ビットの量子化器、９１２及び９１４は
加算器、９１３はフィルタ、９１５は出力端子である。

【００５２】このように構成された実施の形態４のミキ
シング装置について、以下その動作を説明する。

【００５３】入力端子９０１を介して、１ビットのディ
ジタル信号が入力される。入力信号は従属接続された遅
延器９０２，９０３で各々１サンプルずつ遅延される。
次に、入力信号は係数器９０４で係数ａ０を、遅延器９
０２で１サンプル遅延された入力信号は係数器９０５で
係数ａ１を、更に遅延器９０３で１サンプル遅延された
入力信号は係数器９０６で係数値ａ２を乗じられる。ま
た、出力信号は従属接続された遅延器９０７，９０８で
各々１サンプルずつ遅延される。そして、遅延器９０７
で１サンプル遅延された出力信号は係数器９０９で係数
値ｂ１を、更に遅延器９０８で１サンプル遅延された出
力信号は係数器９１０で係数値ｂ２を乗じられる。ここ
で、係数器９０４，９０５，９０６，９０９及び９１０
は前記実施の形態１に例示した構成を有し、増減衰の係
数値の代わりに例えば係数値ａ０等を入力したものであ
る。

【００５４】一方、量子化器９１１の量子化値は、入力
信号(１ビット)の量子化値(０，＋１)と同一である。そ
して、加算器９１２は量子化器９１１の入力と出力の差
を算出し、この出力はフィルタ９１３を介して入力に帰
還されて加算器９１４にて入力信号との差を算出され、
量子化器９１１に入力されるΔΣ変調器を構成してい
る。その結果、加算した入力信号は量子化器９１１で再
量子化され、量子化値(０，＋１)のディジタル信号とし
て出力端子９１５を介して出力される。すなわち、加算
器９１４で加算された入力信号(６値：０〜＋５)はΔΣ
変調器により量子化値(０，＋１)の１ビットのディジタ
ル信号に変換される。

【００５５】以上のように本実施の形態においては、上
記の構成でバイクワッドフィルタを構成し、入力された
１ビットのディジタル信号に対して、図示していないコ
ントローラによりユーザーが入力した所望の周波数特性
に応じて、係数器９０４，９０５，９０６，９０９及び
９１０の係数値が決定され、１ビット信号のままフィル
タリング処理を行い、出力することが可能となる。ま
た、再量子化する際に発生する量子化ノイズはΔΣ変調
器で低減できる構成を有しているため、簡単な構成で信
号の周波数特性の制御が高精度に実現できる。

【００５６】なお、上記実施の形態４では１段のバイク
ワッドフィルタについて説明したが、所望特性に応じて
複数のフィルタを組み合わせて行う処理も可能であるこ
とは言うまでもない。

【００５７】（実施の形態５）図１０は本発明のミキシ
ング装置の実施の形態５における構成を示すブロック図
である。

【００５８】図１０において、１００１は入力端子、１
００２，１００６及び１００８は加算器、１００３はｍ
サンプル時間の遅延器、１００４及び１００５は係数
器、１００７は１ビットの量子化器、１００９はフィル
タ、１０１０は出力端子である。

【００５９】このように構成された実施の形態５のミキ
シング装置について、以下その動作を説明する。

【００６０】入力端子１００１を介して１ビットのディ
ジタル信号が入力される。入力信号は係数器１００４で
係数値ｃを乗ぜられる。また、出力端子１０１０から出
力される出力信号は係数器１００５により係数値ｃを乗
ぜられる。そして入力信号と係数器１００５の出力の差
が加算器１００２で算出される。その差を遅延器１００
３が所定時間(ここではｍサンプル周期)遅延する。遅延
器１００３の出力と係数器１００４の出力を加算器１０
０６が加算し、加算結果は、加算器１００６，１００
８、１ビット量子化器１００７及びフィルタで構成され
るΔΣ変調器により１ビットのディジタル信号に再量子
化される。以上の構成で、全体で伝達関数(ｃ＋ｚ−ｍ)
/(１＋ｃｚ−ｍ)で表現されるオールパスフィルタを実
現している。このオールパスフィルタにより入力信号を
処理すると、出力を時間軸領域で表現すると（数１）次
式のようになる。

【００６１】

【数１】ｙ（ｔ）＝｛ｃδ（ｔ）＋（１−Ｃ２）δ（ｔ
−ｍＴ）−ｃ（１−ｃ２）δ（ｔ−２ｍＴ）＋ｃ２（１
−ｃ２）δ（ｔ−３ｍＴ）＋…｝ｘ（ｔ）ここで、入力をｘ（ｔ）、出力をｙ（ｔ）とし、δ
（ｔ）はデルタ関数、Ｔは１サンプル周期とする。上式
より、出力には遅延時間ｍＴを基本とする残響成分が入
力信号に付加されているのがわかる。

【００６２】以上のように本実施の形態においては、オ
ールパスフィルタを構成し、入力された１ビットのディ
ジタル信号に対して、図示していないコントローラによ
りユーザーが入力した所望の遅延時間に応じて、遅延器
１２０３の遅延時間(ｍ)を決定され、１ビット信号のま
まフィルタリング処理を行い、出力することを可能とし
ている。また、再量子化する際に発生する量子化ノイズ
はΔΣ変調器で低減できる構成を有しているため、簡単
な構成で信号の残響付加を高精度で実現することができ
る。

【００６３】なお、上記実施の形態５では１段のオール
パスフィルタについて説明したが、所望特性に応じて遅
延時間や係数値の異なる複数のフィルタを組み合わせて
行う処理も可能であることは言うまでもない。

【００６４】（実施の形態６）図１１は本発明のミキシ
ング装置の実施の形態６における構成を示すブロック図
である。

【００６５】図１１において、１１０１，１１０２，１
１０３及び１１０４は入力端子、１１０５，１１０６，
１１０８及び１１０７は係数器、１１０９，１１１１，
１１１５及び１１１７は加算器、１１１０及び１１１５
は量子化器、１１１２及び１１１８はフィルタ、１１１
３及び１１１９は正規化器、１１１４及び１１２０は出
力端子である。

【００６６】このように構成された実施の形態６のミキ
シング装置について、以下その動作を説明する。

【００６７】入力端子１１０１及び１１０２を介して、
異なるチャンネルの１ビットのディジタル信号が入力さ
れる。また、入力端子１１０３及び１１０４からは各々
の入力信号をそれぞれチャンネルにどれだけの割合振り
分けるかを決定する係数値α及びβがそれぞれ入力され
る。入力端子１１０１からの入力信号Ｌは係数器１１０
５でαを、係数器１１０６で(１−α)を乗じられる。ま
た、入力端子１１０２からの入力信号Ｒは、係数器１１
０７でβを、係数器１１０８で(１−β)を乗じられる。
但し、０≦α，β≦１である。ここで、係数器１１０
５，１１０６，１１０７及び１１０８は前記実施の形態
１のミキシング装置と同一の構成を持ち、入力された１
ビットディジタル信号に係数を乗算して１ビットのディ
ジタル信号を出力する。

【００６８】一方、量子化器１１１０の量子化値は、入
力信号(１ビット)の量子化値(０，＋１)に入出力チャン
ネル数(本実施の形態では２)を乗じた値(０，＋２)であ
る。そして、加算器１１１１は量子化器１１１０の入力
と出力の差を算出し、この出力はフィルタ１１１２を介
して入力に帰還され、加算器１１０９にて入力信号との
差を算出され、量子化器１１１０に入力されるΔΣ変調
器を構成している。

【００６９】同様に、量子化器１１１６の量子化値は、
入力信号(１ビット)の量子化値(０，＋１)に入出力チャ
ンネル数(本実施の形態では２)を乗じた値(０，＋２)で
ある。そして、加算器１１１７は量子化器１１１５の入
力と出力の差を算出し、この出力はフィルタ１１１８を
介して入力に帰還され、加算器１１１５にて入力信号と
の差を算出され、量子化器１１１６に入力されるΔΣ変
調器を構成している。

【００７０】そして、係数器１１０５と係数器１１０７
の出力は加算器１１０９で加算され量子化器１１１０で
再量子化され正規化器１１１３で元の量子化値(０，＋
１)に正規化され、出力端子１１１４を介して出力Ｌか
ら出力される。

【００７１】同様に、係数器１１０７と係数器１１０６
の出力は加算器１１１５で加算され量子化器１１１６で
再量子化され、正規化器１１１９で元の量子化値(０，
＋１）に正規化され、出力端子１１２０を介して出力Ｒ
から出力される。

【００７２】以上のように本実施の形態によれば、入力
された１ビットのディジタル信号に対して、図示してい
ないコントローラによりユーザーが入力した所望のミキ
シング係数に応じて、係数器１１０５，１１０６，１１
０７及び１１０８の係数値が決定され、１ビットのまま
係数乗算及び信号加算を行い出力し、各チャンネルの入
力信号に係数乗算して他のチャンネルに加算すること
で、信号の振り分けを１ビットデータのままで実現する
ことができる。また、再量子化する際に発生する量子化
ノイズはΔΣ変調器で低減できる構成を有しているた
め、簡単な構成で複数チャンネル間での信号の振り分け
が高精度に実現できる。

【００７３】なお、上記実施の形態６では２チャネル間
での信号の振り分けについて説明したが更に入出力チャ
ネルと信号の振り分けを決める係数値を増やして機能を
拡張できることは言うまでもない。

【００７４】

【発明の効果】以上のように本発明によれば、入力され
た１ビットディジタル信号を音量制御の増大または減衰
係数値の逆数の値を量子化値の大きさとする量子化器で
再量子化し、再び入力信号と同一の量子化値の大きさに
なるように正規化することで１ビットのディジタル信号
で表現されている信号の音量をマルチビットに変換する
ことなく制御することが可能となり、また、再量子化す
る際に発生する量子化ノイズはΔΣ変調器で低減できる
構成を有しているため、簡単な構成で音量制御が高精度
で実現できるという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明のミキシング装置の実施の形態１におけ
る構成を示すブロック図

【図２】本発明のミキシング装置の実施の形態１におけ
る動作を説明する説明図

【図３】本発明のミキシング装置の実施の形態１におけ
る動作を説明する説明図

【図４】本発明のミキシング装置の実施の形態１におけ
る動作を説明する説明図

【図５】本発明のミキシング装置の実施の形態１におけ
る動作を説明する説明図

【図６】本発明のミキシング装置の実施の形態１におけ
る動作を説明する説明図

【図７】本発明のミキシング装置の実施の形態２におけ
る構成を示すブロック図

【図８】本発明のミキシング装置の実施の形態３におけ
る構成を示すブロック図

【図９】本発明のミキシング装置の実施の形態４におけ
る構成を示すブロック図

【図１０】本発明のミキシング装置の実施の形態５にお
ける構成を示すブロック図

【図１１】本発明のミキシング装置の実施の形態６にお
ける構成を示すブロック図

【図１２】従来の音量調整回路の構成を示すブロック図

【符号の説明】

１０１，１０２入力端子１０３，１０５加算器１０４量子化器１０６フィルタ１０７正規化器１０８出力端子

Claims

【特許請求の範囲】

【請求項１】音量制御(振幅値を増減)の増幅または減
衰係数値に反比例して量子化値の大きさを変化させる２
値(１ビット)の量子化器と、前記量子化器の出力と入力
との差を算出する第１の加算器と、前記第１の加算器の
出力をフィルタリングするフィルタと、入力信号と前記
フィルタの出力との差を算出する第２の加算器と、前記
増幅または減衰係数値に比例して前記量子化器の量子化
値の大きさを正規化する正規化器とを備え、前記量子化
器は前記第２の加算器の出力を入力とすることを特徴と
するミキシング装置。
【請求項２】複数の入力信号を各々音量制御する音量
制御器と、前記各音量制御器の出力を加算する第１の加
算器と、前記入力信号の量子化値と同一の量子化値を持
つ２値(１ビット)の第１の量子化器と、前記第１の量子
化器の出力と入力の差を算出する第２の加算器と、前記
第２の加算器の出力をフィルタリングする第１のフィル
タと、前記第１の加算器の出力と前記第１のフィルタの
出力の差を算出する第３の加算器を備え、前記第１の量
子化器は前記第３の加算器の出力を入力とし、さらに、
前記音量制御器は、音量制御の増幅または減衰係数値に
反比例して量子化値の大きさを変化させる２値(１ビッ
ト)の第２の量子化器と、前記第２の量子化器の出力と
入力との差を算出する第４の加算器と、前記第４の加算
器の出力をフィルタリングする第２のフィルタと、入力
信号と前記第２のフィルタの出力との差を算出する第５
の加算器と、前記増幅または減衰係数値に比例して前記
第２の量子化器の量子化値の大きさを正規化する正規化
器を有し、前記第２の量子化器は前記第５の加算器の出
力を入力とすることを特徴とするミキシング装置。
【請求項３】複数の入力信号を各々音量制御する音量
制御器と、前記各音量制御器の出力を加算する第１の加
算器と、前記複数の入力信号の信号数に比例して量子化
値の大きさを変化させる２値(１ビット)の第１の量子化
器と、前記第１の量子化器の出力と入力の差を算出する
第２の加算器と、前記第２の加算器の出力をフィルタリ
ングする第１のフィルタと、前記第１の加算器の出力と
前記第１のフィルタの出力の差を算出する第３の加算器
と、前記入力信号の信号数に反比例して前記量子化器の
量子化値の大きさを正規化する第１の正規化器を備え、
前記第１の量子化器は前記第３の加算器の出力を入力と
し、さらに、前記音量制御器は音量制御の増幅または減
衰係数値に反比例して量子化値の大きさを変化させる２
値(１ビット)の第２の量子化器と、前記第２の量子化器
の出力と入力との差を算出する第４の加算器と、前記第
４の加算器の出力をフィルタリングする第２のフィルタ
と、入力信号と前記第２のフィルタの出力との差を算出
する第５の加算器と、前記増幅または減衰係数値に比例
して前記第２の量子化器の量子化値の大きさを正規化す
る第２の正規化器を有し、前記第２の量子化器は前記第
５の加算器の出力を入力とすることを特徴とするミキシ
ング装置。
【請求項４】入力信号を順次サンプリング周期遅延さ
せる従属接続した第１，第２の遅延器と、前記入力信号
に係数を乗算する第１の係数器と、前記第１の遅延器の
出力に係数を乗算する第２の係数器と、前記第２の遅延
器の出力に係数を乗算する第３の係数器と、前記入力信
号の量子化値と同一の量子化値を有する２値(１ビット)
の第１の量子化器と、前記第１の量子化器の出力と入力
の差を算出する第１の加算器と、前記第１の加算器の出
力をフィルタリングする第１のフィルタと、前記第１の
量子化器の出力を順次サンプリング周期遅延させる従属
接続した第３，第４の遅延器と、前記第３の遅延器の出
力に係数を乗算する第４の係数器と、前記第４の遅延器
の出力に係数を乗算する第５の係数器と、前記第１，第
２，第３，第４及び第５の係数器の出力を加算する第２
の加算器と、前記第２の加算器の出力と前記第１のフィ
ルタの出力の差を算出する第３の加算器を有し、前記第
１の量子化器は前記第３の加算器の出力を入力として構
成したバイクワッド型のフィルタを備え、さらに、前記
第１，第２，第３，第４及び第５の係数器は同一構成で
あり、それぞれ、係数値に反比例して量子化値の大きさ
を変化させる２値(１ビット)の第２の量子化器と、前記
第２の量子化器の出力と入力との差を算出する第４の加
算器と、前記第４の加算器の出力をフィルタリングする
第２のフィルタと、各係数器の入力信号と前記第２のフ
ィルタの出力との差を算出する第５の加算器と、前記係
数値に比例して前記第２の量子化器の量子化値の大きさ
を正規化する正規化器を有し、前記第２の量子化器は前
記第５の加算器の出力を入力とすることを特徴とするミ
キシング装置。
【請求項５】入力信号に係数を乗算する第１の係数器
と、所定の時間信号を遅延する遅延器と、前記第１の係
数器の出力と前記遅延器の出力を加算する第１の加算器
と、前記入力信号の量子化値と同一の量子化値を有する
２値(１ビット)の第１の量子化器と、前記第１の量子化
器の出力と入力の差を算出する第２の加算器と、前記第
２の加算器の出力をフィルタリングする第１のフィルタ
と、前記第１の加算器の出力と前記第１のフィルタの出
力との差を算出する第３の加算器と、前記第１の量子化
器の出力に係数を乗算する第２の係数器と、前記入力信
号と前記第２の係数器の出力との差を算出する第４の加
算器を有し、前記遅延器は、前記第４の加算器の出力を
入力とすると共に、前記第１の量子化器は前記第３の加
算器の出力を入力として構成したオールパスフィルター
を備え、さらに、前記第１及び第２の係数器は同一構成
を有し、係数値に反比例して量子化値の大きさを変化さ
せる２値(１ビット)の第２の量子化器と、前記第２の量
子化器の出力と入力との差を算出する第５の加算器と、
前記第５の加算器の出力をフィルタリングする第２のフ
ィルタと、前記第１または第２の係数器の入力信号と前
記第２のフィルタの出力との差を算出する第６の加算器
と、前記係数値に比例して前記第２の量子化器の量子化
値の大きさを正規化する正規化器を備え、前記第２の量
子化器は前記第６の加算器の出力を入力とすることを特
徴とするミキシング装置。
【請求項６】第１のチャンネルの入力信号に第１の係
数を乗算する第１の係数器と、前記第１のチャンネルの
入力信号に第２の係数を乗算する第２の係数器と、第２
のチャンネルの入力信号に第３の係数を乗算する第３の
係数器と、前記第２のチャンネルの入力信号に第４の係
数を乗算する第４の係数器と、前記第１の係数器の出力
と前記第４の係数器の出力を加算する第１の加算器と、
前記チャンネルの総数に比例して量子化値の大きさを変
化させる２値(１ビット)の第１の量子化器と、前記第１
の量子化器の出力と入力の差を算出する第２の加算器
と、前記第２の加算器の出力をフィルタリングする第１
のフィルタと、前記第１の加算器の出力と前記第１のフ
ィルタの出力との差を算出する第３の加算器と、前記チ
ャンネル数に反比例して前記第１の量子化器の量子化値
の大きさを正規化する第１の正規化器と、前記第３の係
数器の出力と前記第２の係数器の出力を加算する第４の
加算器と、前記チャンネルの総数に比例して量子化値の
大きさを変化させる２値(１ビット)の第２の量子化器
と、前記第２の量子化器の出力と入力の差を算出する第
５の加算器と、前記第５の加算器の出力をフィルタリン
グする第２のフィルタと、前記第４の加算器の出力と前
記第２のフィルタの出力との差を算出する第６の加算器
と、前記チャンネル数に反比例して前記第２の量子化器
の量子化値の大きさを正規化する第２の正規化器を有
し、前記第１の量子化器は前記第３の加算器の出力を入
力とすると共に、前記第２の量子化器は前記第６の加算
器の出力を入力とし、前記第１の係数値と前記第２の係
数値の和及び前記第３の係数値と前記第４の係数値の和
は一定で且つ互いに等しくなるように設定され、さら
に、前記第１，第２，第３及び第４の係数器は同一構成
であり、それぞれ、係数値に反比例して量子化値の大き
さを変化させる２値(１ビット)の第３の量子化器と、前
記第３の量子化器の出力と入力との差を算出する第７の
加算器と、前記第７の加算器の出力をフィルタリングす
る第３のフィルタと、前記第１，第２，第３または第４
の係数器の入力信号と前記第３のフィルタの出力との差
を算出する第８の加算器と、前記係数値に比例して前記
第３の量子化器の量子化値の大きさを正規化する第３の
正規化器を備え、前記第３の量子化器は前記第８の加算
器の出力を入力とすることを特徴とするミキシング装
置。