JPH11331713A - Image-pickup device and image-pickup system using the same - Google Patents
Image-pickup device and image-pickup system using the sameInfo
- Publication number
- JPH11331713A JPH11331713A JP10138253A JP13825398A JPH11331713A JP H11331713 A JPH11331713 A JP H11331713A JP 10138253 A JP10138253 A JP 10138253A JP 13825398 A JP13825398 A JP 13825398A JP H11331713 A JPH11331713 A JP H11331713A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- signal
- unit
- imaging device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000003384 imaging method Methods 0.000 claims description 52
- 239000011295 pitch Substances 0.000 claims description 20
- 230000003287 optical effect Effects 0.000 claims description 12
- 230000005484 gravity Effects 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 101000588067 Homo sapiens Metaxin-1 Proteins 0.000 description 2
- 102100031603 Metaxin-1 Human genes 0.000 description 2
- 101000727837 Rattus norvegicus Reduced folate transporter Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 CTN2 Proteins 0.000 description 1
- 102100039600 Cytoplasmic tRNA 2-thiolation protein 1 Human genes 0.000 description 1
- 101000746181 Homo sapiens Cytoplasmic tRNA 2-thiolation protein 1 Proteins 0.000 description 1
- 101100495267 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC25 gene Proteins 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は画像を撮像する撮像
装置及びそれを用いた撮像システムに関するものであ
る。[0001] 1. Field of the Invention [0002] The present invention relates to an image pickup apparatus for picking up an image and an image pickup system using the same.
【0002】[0002]
【従来の技術】従来、ゲインセル、あるいはAPSを有
する撮像装置には、画素アンプにBJT,MOSFE
T,JFET,などを用いたものがある。2. Description of the Related Art Conventionally, in an image pickup apparatus having a gain cell or an APS, a BJT or a MOSFE is used for a pixel amplifier.
Some use T, JFET, and the like.
【0003】これらは光電変換素子であるホトダイオー
ドに蓄積された信号電荷を各々の方式によって増幅、画
像情報として読出すものである。信号電荷を増幅する手
段は各々の画素中に存在するため、ゲインセルあるいは
APSと呼ばれている。[0003] In these methods, signal charges accumulated in a photodiode as a photoelectric conversion element are amplified by respective methods and read out as image information. Since the means for amplifying the signal charge exists in each pixel, it is called a gain cell or APS.
【0004】APSは画素中に増幅手段(アンプ)やそ
の制御手段を有するため、光電変換部の画素に占める割
合(面積率)あるいは光が入射する領域の画素に占める
割合(開口率)は小さくなりがちである。従って撮像装
置のダイナミックレンジ、感度、S/N比等は低下する
恐れがある。Since the APS has an amplifying unit (amplifier) and its control unit in the pixel, the ratio of the photoelectric conversion unit to the pixel (area ratio) or the ratio of the light incident area to the pixel (opening ratio) is small. It tends to be. Therefore, the dynamic range, sensitivity, S / N ratio, etc. of the imaging device may be reduced.
【0005】図22−bのように1画素に1つのアンプ
を設けると開口率が低下する。増幅手段による面積率、
開口率の低下を防ぐ方法として例えば特開昭63−10
0879号公報あるいは特開平9−46596号公報に
見られるように、複数画素で1つの増幅手段を共有する
方法が提案されている。When one amplifier is provided for one pixel as shown in FIG. 22-b, the aperture ratio decreases. Area ratio by amplification means,
As a method for preventing a decrease in aperture ratio, for example, Japanese Patent Application Laid-Open
As disclosed in Japanese Unexamined Patent Application Publication No. 0879 or Japanese Unexamined Patent Application Publication No. 9-46596, a method of sharing one amplifying means by a plurality of pixels has been proposed.
【0006】図24はその画素構成を示す図である。図
24に於て、PD1,〜PD4は光電変換部となるホト
ダイオード、MTX1〜MTX4はホトダイオードPD
1〜PD4に蓄積された信号電荷を転送する転送用MO
Sトランジスタ、MRESはリセット用MOSトランジ
スタ、MSF,MSELは増幅手段(ソースフォロワ)
を構成するMOSトランジスタであり、MSELは画素
を選択する選択用スイッチとなっている。FIG. 24 is a diagram showing the pixel configuration. In FIG. 24, PD1 to PD4 are photodiodes serving as photoelectric conversion units, and MTX1 to MTX4 are photodiodes PD
Transfer MO for transferring signal charges stored in 1 to PD4
S transistor, MRES: reset MOS transistor, MSF, MSEL: amplification means (source follower)
And MSEL is a selection switch for selecting a pixel.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記特
開昭63−100879号公報又は特開平9−4659
6号公報には、複数の画素で1つの増幅手段を共有する
場合での具体的な配置は開示されていなかった。However, Japanese Patent Application Laid-Open No. 63-100879 or Japanese Patent Application Laid-Open No. 9-4659 discloses the above.
Japanese Patent Application Laid-Open No. H06-13964 does not disclose a specific arrangement in the case where one pixel is shared by a plurality of pixels.
【0008】また、共有する部分が上記の増幅手段では
なく、他の処理をするものであっても具体的開示はなか
った。[0008] Further, there is no specific disclosure even if the shared part is not the above-described amplifying means but performs other processing.
【0009】そのため、本発明では複数の画素で1つの
増幅手段等の共通回路を共有する場合においても解像度
を低下することなく、良好な性能を得ることができる撮
像装置を提供することを目的とする。Therefore, an object of the present invention is to provide an image pickup apparatus which can obtain good performance without lowering the resolution even when a plurality of pixels share a common circuit such as one amplifying means. I do.
【0010】また、本発明は上記の撮像装置に好適に用
いられるノイズ除去手段を有する撮像装置を提供するこ
とを目的とする。Another object of the present invention is to provide an image pickup apparatus having a noise removing means suitably used for the above image pickup apparatus.
【0011】さらにまた、上記の撮像装置をセンサ部に
用いた撮像システムを提供することを目的とする。Still another object of the present invention is to provide an image pickup system using the above image pickup device in a sensor section.
【0012】[0012]
【課題を解決するための手段】本発明は、上記のような
課題を解決するためになされたものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems.
【0013】そのため、複数の画素と前記複数の画素か
らの信号を処理する共通回路を配置してなる単位セルが
複数配列された撮像装置において、少なくとも前記撮像
装置の中心部分の受光部間のピッチを少なくとも垂直方
向又は水平方向の1方向で等ピッチに調整するための調
整手段を設けたことを特徴とする撮像装置を提供する。Therefore, in an image pickup apparatus in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, at least a pitch between light receiving portions at a central portion of the image pickup apparatus. An image pickup apparatus is provided, which comprises an adjusting means for adjusting the pitch at least in one direction of a vertical direction or a horizontal direction.
【0014】また、複数の画素と前記複数の画素からの
信号を処理する共通回路を配置してなる単位セルが複数
配列された撮像装置において、同タイミングで複数の画
素からの画像信号に対してノイズ信号を除去するノイズ
除去手段を備えたことを特徴とする撮像装置を提供す
る。Further, in an image pickup apparatus in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, an image signal from the plurality of pixels is output at the same timing. Provided is an imaging apparatus including a noise removing unit that removes a noise signal.
【0015】さらに、また上記に示した撮像装置と、前
記撮像装置へ光を結像するレンズと、前記撮像装置から
の出力信号を処理する信号処理回路とを有することを特
徴とする撮像システムを提供する。Further, an image pickup system comprising the image pickup apparatus described above, a lens for forming an image of light on the image pickup apparatus, and a signal processing circuit for processing an output signal from the image pickup apparatus. provide.
【0016】[0016]
【発明の実施の形態】本発明の実施形態の説明に先だっ
て本発明にいたる技術的背景について説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to the description of the embodiments of the present invention, the technical background leading to the present invention will be described.
【0017】本発明者らは、前述した、特開昭63−1
00879号公報あるいは特開平9−46596号公報
に見られるような、複数画素で1つの増幅手段(アン
プ)等の共通回路を共有する撮像装置に於ける、画素レ
イアウトを検討した。The present inventors have disclosed the above-mentioned JP-A-63-1.
A pixel layout in an image pickup apparatus, such as that disclosed in Japanese Patent Application Laid-Open No. 00879 or Japanese Patent Application Laid-Open No. 9-46596, in which a plurality of pixels share a common circuit such as one amplifying means (amplifier) was studied.
【0018】図22(a)に共通回路に対して画素数が
4である場合の撮像装置の一例の画素レイアウト図を示
す。FIG. 22A shows a pixel layout diagram of an example of the image pickup apparatus when the number of pixels is four for the common circuit.
【0019】本例は画素の2行2列毎に増幅手段を共有
する例であり、4つのホトダイオード173(a11,
a12,a21,a22)の間に増幅手段174が配置
されている。ここで171は2行分の繰返し単位セル、
172は2列分の繰返し単位セルを示す。This embodiment is an example in which amplifying means is shared every two rows and two columns of pixels, and four photodiodes 173 (a11,
a12, a21, a22), the amplification means 174 is arranged. Here, 171 is a repeating unit cell for two rows,
172 indicates a repeating unit cell for two columns.
【0020】図23により具体的な画素のパターンレイ
アウト図を示す。FIG. 23 shows a specific pixel pattern layout diagram.
【0021】撮像装置はCMOSセンサーである。The image pickup device is a CMOS sensor.
【0022】図23に於て、181は前述の繰返しの単
位セル(図中の点線領域)であり、4画素分の大きさ
で、行、列方向に繰返し配置されている。ホトダイオー
ド182a,182b,182c,182dに入射され
た光は蓄積電荷である電子に変換され、ホトダイオード
182a〜182d中に蓄積される。蓄積された電荷は
転送ゲート183a〜dによってフローティングディフ
ュージョン185に転送され、増幅手段であるMOS型
アンプの入力ゲート186に運ばれる。この蓄積電荷に
よってMOS型アンプを流れる電流は変調を受け、その
出力電流は垂直信号線187によって画素アレーから取
出される。In FIG. 23, reference numeral 181 denotes a unit cell (dotted line area in the figure) of the above-described repetition, which is repeatedly arranged in the row and column directions with a size of four pixels. Light incident on the photodiodes 182a, 182b, 182c, 182d is converted into electrons, which are accumulated charges, and is accumulated in the photodiodes 182a to 182d. The accumulated charges are transferred to the floating diffusion 185 by the transfer gates 183a to 183d, and are transferred to the input gate 186 of the MOS amplifier as the amplifying means. The current flowing through the MOS amplifier is modulated by the accumulated charge, and the output current is taken out of the pixel array by the vertical signal line 187.
【0023】上記撮像装置(2次元画素アレー)のX−
Yアドレッシングは、垂直信号線187と、走査線18
8a〜d,行選択線190によって行われている。ま
た、これらの配線の他に電源VDDの配線191が垂直
方向に、フローティングディフュージョン185と、入
力ゲート186を所定の電圧にリセットするためのリセ
ット線192が水平方向に配線されている。The X-axis of the image pickup device (two-dimensional pixel array)
Y addressing is performed on the vertical signal line 187 and the scanning line 18.
8a to 8d, which are performed by the row selection line 190. In addition to these wirings, a power supply VDD wiring 191 is arranged vertically, and a floating diffusion 185 and a reset line 192 for resetting the input gate 186 to a predetermined voltage are arranged horizontally.
【0024】配線188〜192はセル内の配線よりも
上方に配置されており、従ってその分基本寸法はためで
ある。この6本の不透明な配線188〜192は光学的
に不感領域となるため、分散配置された増幅手段はこれ
らの配線188〜192の下に置かれる。そこで、ホト
ダイオードの位置を前記単位セル181の四角の方向に
偏在して配置する事が考えられる。The wirings 188 to 192 are arranged above the wirings in the cell, so that the basic dimensions are correspondingly reduced. Since these six opaque wirings 188 to 192 are optically insensitive areas, the amplifying means distributed and arranged are placed below these wirings 188 to 192. Therefore, it is conceivable to dispose the photodiodes so as to be displaced in the square direction of the unit cell 181.
【0025】しかし、このような配置は図22(a)か
ら明らかなように、光電変換部の配列が等ピッチとはな
らないために、それぞれの画素内の光を関知する領域
(受光部)の間隔が等しくならず、次のような問題が生
じる。However, as is clear from FIG. 22 (a), such an arrangement does not provide a uniform pitch of the photoelectric conversion units, so that the area (light receiving unit) of the light in each pixel that is related to the light. The intervals are not equal, causing the following problem.
【0026】すなわち、同色の等ピッチでない配列は、
部分的に空間周波数、解像度が等しくないために、解像
度の低下、モアレ縞等の不良を発生させる。また、モア
レ縞の発生は非常に重大な問題であり、そのような撮像
装置は、事実上製品として成り立ち得ない。これは前記
単位セルを構成する画素数が4以外の場合にも同様に成
り立つ。That is, an array of the same color that is not equal pitch is
Since the spatial frequency and the resolution are partially unequal, defects such as a decrease in resolution and moiré fringes occur. In addition, the occurrence of moiré fringes is a very serious problem, and such an imaging device cannot be practically used as a product. This is also true when the number of pixels constituting the unit cell is other than four.
【0027】本発明者らは上記の点に鑑み、さらに検討
を進めた結果、複数画素中に分散された増幅手段を有す
るAPSに於ても、光電変換部のピッチを一定とするこ
とによってそれぞれの受光部の間隔は等しくなり、解像
度の低下とモアレ縞の発生を防止し、開口率等を向上さ
せ、良好な性能を得ることができる撮像装置を見出し
た。The present inventors have further studied in view of the above points, and as a result, in an APS having amplifying means dispersed in a plurality of pixels, the APS has a constant photoelectric conversion unit pitch. The distance between the light receiving portions is equalized, and the imaging device capable of preventing a decrease in resolution and generation of moire fringes, improving an aperture ratio and the like, and obtaining good performance has been found.
【0028】以下、本発明の実施形態について図面を用
いて説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【0029】図1は2行2列の画素が増幅手段12を共
有する例を示す図である。FIG. 1 is a diagram showing an example in which pixels in two rows and two columns share the amplifying means 12.
【0030】図1では、前記共有する増幅手段12が前
記4つの画素の中心に配置され、4つの光電変換部(a
11,a12,a21,a22)が前記増幅手段12を
取囲むように配置されている。In FIG. 1, the shared amplifying means 12 is arranged at the center of the four pixels, and the four photoelectric conversion units (a
11, a12, a21, a22) are arranged so as to surround the amplifying means 12.
【0031】しかも、前記増幅手段12の占める各画素
に於ける領域と中心対称な位置に遮光部15が存在して
いる。従って、各画素に於ける前記光電変換部11の重
心は前記各画素の中心に存在する。これにより前記4つ
の光電変換部(a11〜a22)は縦方向、横方向に等
間隔aで配置出来ている。Further, a light-shielding portion 15 exists at a position symmetrical with the center of each pixel occupied by the amplification means 12. Therefore, the center of gravity of the photoelectric conversion unit 11 in each pixel exists at the center of each pixel. Thus, the four photoelectric conversion units (a11 to a22) can be arranged at equal intervals a in the vertical and horizontal directions.
【0032】また図2では、前記共有する増幅手段22
が前記4つの画素の横方向の中心部に配置され、4つの
光電変換部21(a11,a12,a21,a22)が
前記増幅手段22をはさむように配置されている。In FIG. 2, the shared amplifying means 22
Are arranged at the center in the horizontal direction of the four pixels, and four photoelectric conversion units 21 (a11, a12, a21, a22) are arranged so as to sandwich the amplifying unit 22.
【0033】しかも、前記増幅手段12の占める各画素
に於ける領域と中心対称な位置に遮光部25が存在して
いる。従って各画素に於ける前記光電変換部11の重心
は前記各画素の中心に存在する。これにより前記4つの
光電変換部(a11〜a22)は縦方向、横方向に等間
隔aで配置出来ている。Further, a light-shielding portion 25 exists at a position symmetrical with the center of each pixel occupied by the amplifying means 12. Therefore, the center of gravity of the photoelectric conversion unit 11 in each pixel exists at the center of each pixel. Thus, the four photoelectric conversion units (a11 to a22) can be arranged at equal intervals a in the vertical and horizontal directions.
【0034】上述した図2の実施形態は、横方向と縦方
向を入れ換えても全く同様に成立する。The above-described embodiment shown in FIG. 2 is exactly the same even if the horizontal and vertical directions are exchanged.
【0035】また図3では、4画素から成る繰返し単位
セル30のうち、左上と右下に、解像度に最も効くG画
素が配置されている。前記G画素に於ては前記セル30
の中心に配置されている前記増幅手段32の占める領域
と中心対称な位置に遮光部35が存在している。従っ
て、G画素に於ける光電変換部31の重心は、前記G画
素の中心に存在する。これにより前記G画素の光電変換
部a11,a22は、縦方向、横方向に等間隔aで配置
出来ている。In FIG. 3, G pixels having the highest resolution are arranged at the upper left and lower right of the repeating unit cell 30 composed of four pixels. In the G pixel, the cell 30
The light-shielding portion 35 exists at a position symmetrical with respect to the area occupied by the amplifying means 32 disposed at the center of the light-shielding section. Therefore, the center of gravity of the photoelectric conversion unit 31 in the G pixel exists at the center of the G pixel. Thus, the photoelectric conversion units a11 and a22 of the G pixel can be arranged at equal intervals a in the vertical and horizontal directions.
【0036】R画素は前記セル30の右上に、B画素は
前記セル30の左下に配置されている。これらは前記G
画素のように特に考慮された遮光部は有しないものの、
その単位セル30に於ける配置数が1のため、前記単位
セルの間隔2aで等間隔に配置出来ている。The R pixel is located at the upper right of the cell 30, and the B pixel is located at the lower left of the cell 30. These are G
Although it does not have a specially considered light shielding part like pixels,
Since the number of arrangements in the unit cells 30 is 1, the unit cells 30 can be arranged at equal intervals at the interval 2a.
【0037】図4は、前記図3に示した実施形態のバリ
エーションであり、前記G画素に於ける増幅手段と遮光
部の占める領域が小さくなるように工夫したものであ
る。FIG. 4 shows a variation of the embodiment shown in FIG. 3, in which the area occupied by the amplifying means and the light shielding portion in the G pixel is reduced.
【0038】また本発明者らは上記のような複数画素で
1つの増幅手段を共有する撮像装置に有効なノイズ除去
に用いられる信号読出回路も見出した。The present inventors have also found a signal readout circuit used for noise removal that is effective in an image pickup apparatus in which one pixel is shared by a plurality of pixels as described above.
【0039】以上に述べた実施形態においては、複数の
画素で共有する部分として増幅手段を開示したが、共有
する部分は増幅手段に限るものではない。In the embodiment described above, the amplifying means is disclosed as a part shared by a plurality of pixels, but the shared part is not limited to the amplifying means.
【0040】[0040]
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0041】最初に、図6に本発明における撮像装置を
用いた撮像システムのブロック図を示す。同図に示すよ
うに、光学系71を通って入射した画像光はCMOSセ
ンサー72上に結像する。CMOSセンサー72上に配
置されている画素アレーによって光情報は電気信号へと
変換される。その電気信号は信号処理回路73によって
予め決められた方法によって信号変換処理され、出力さ
れる。信号処理された信号は、記録系、通信系74によ
り情報記録装置により記録、あるいは情報転送される。
記録、あるいは転送された信号は再生系77により再生
される。CMOSセンサー72、信号処理回路73はタ
イミング制御回路75により制御され、光学系71、タ
イミング制御回路75、記録系・通信系74、再生系7
7はシステムコントロール回路76により制御される。First, FIG. 6 shows a block diagram of an imaging system using the imaging device according to the present invention. As shown in the figure, the image light incident through the optical system 71 forms an image on the CMOS sensor 72. The optical information is converted into an electric signal by the pixel array arranged on the CMOS sensor 72. The electric signal is subjected to signal conversion processing by a signal processing circuit 73 by a predetermined method and output. The signal that has been subjected to the signal processing is recorded by a recording system and a communication system 74 by an information recording device, or information is transferred.
The recorded or transferred signal is reproduced by the reproduction system 77. The CMOS sensor 72 and the signal processing circuit 73 are controlled by the timing control circuit 75, and the optical system 71, the timing control circuit 75, the recording / communication system 74, and the reproduction system 7
7 is controlled by the system control circuit 76.
【0042】(実施例1)まず、実施例1について説明
する。Embodiment 1 First, Embodiment 1 will be described.
【0043】図5に上記CMOSセンサーの一画素分の
回路構成図を示す。FIG. 5 shows a circuit diagram of one pixel of the CMOS sensor.
【0044】図5に於てa11〜a22は光電変換部と
なるホトダイオード、MTX1〜4はホトダイオードa
11〜a22に蓄積された信号電荷をフローティングデ
ィフュージョン(以下FDと記す。)に転送する転送用
MOSトランジスタ、MRESはFDをリセットするリ
セット用MOSトランジスタ、MSF,MSELはソー
スフォロワ回路を構成するMOSトランジスタであり、
MSELは画素を選択する選択スイッチとなっている。In FIG. 5, a11 to a22 are photodiodes serving as photoelectric conversion units, and MTX1 to 4 are photodiodes a.
A transfer MOS transistor for transferring the signal charges stored in 11 to a22 to a floating diffusion (hereinafter referred to as FD), MRES is a reset MOS transistor for resetting the FD, and MSF and MSEL are MOS transistors constituting a source follower circuit. And
MSEL is a selection switch for selecting a pixel.
【0045】図7に本実施例のCMOSセンサーの画素
アレー部の具体的なパターンレイアウト図を示す。FIG. 7 shows a specific pattern layout of the pixel array section of the CMOS sensor of this embodiment.
【0046】図8に示すCMOSセンサーは端結晶シリ
ュー基板上にレイアウトルール0.4μmによって形成
されており、画素の大きさは8μm角であり、増幅手段
であるソースフォロワアンプは2行2列の4画素で共有
されている。従って、図中点線領域で示した繰返し単位
セル81の大きさは16μm×16μm角であり、2次
元アレーが形成されている。The CMOS sensor shown in FIG. 8 is formed on an edge crystal substrate with a layout rule of 0.4 μm, the size of a pixel is 8 μm square, and a source follower amplifier as amplifying means has a 2 × 2 matrix. Shared by 4 pixels. Therefore, the size of the repeating unit cell 81 shown by the dotted line area in the figure is 16 μm × 16 μm square, and a two-dimensional array is formed.
【0047】光電変換部であるホトダイオード82a,
82b,82c,82dは各画素の中央に斜めに形成さ
れており、その形状は上下左右でほぼ回転対称、鏡像対
称である。また前記ホトダイオードの重心gは各画素に
対して同一になるように設計されている。また95は遮
光部である。The photodiodes 82a, which are photoelectric conversion units,
Reference numerals 82b, 82c, and 82d are formed obliquely at the center of each pixel, and their shapes are substantially rotationally symmetric and mirror image symmetrical in up, down, left, and right directions. The center of gravity g of the photodiode is designed to be the same for each pixel. Reference numeral 95 denotes a light shielding unit.
【0048】88−aは左上の転送ゲート83−aを制
御する走査線、90は行選択線、92はMOSゲート9
3を制御するリセット線である。Reference numeral 88-a denotes a scanning line for controlling the upper left transfer gate 83-a, reference numeral 90 denotes a row selection line, and reference numeral 92 denotes a MOS gate 9.
3 is a reset line for controlling the reset line 3.
【0049】ホトダイオード82a〜d中に蓄積された
信号電荷は転送ゲート83a〜dを通ってFD85に導
かれる。ゲート83a〜dのMOSサイズはL=0.4
μm,W=1.0μm(Lはチャネル長、Wはチャネル
巾を示す。)である。The signal charges stored in the photodiodes 82a to 82d are guided to the FD 85 through the transfer gates 83a to 83d. The MOS size of the gates 83a to 83d is L = 0.4
μm, W = 1.0 μm (L indicates a channel length, and W indicates a channel width).
【0050】FD85は巾0.4μmのAl配線によっ
てソースフォロワの入力ゲート86に接続されており、
FD85に転送された信号電荷は入力ゲート85の電圧
を変調させる。入力ゲート86のMOSの大きさはL=
0.8μm,W=1.0μmであり、FD85と入力ゲ
ート86の容量の和は5fF程度である。Q=CVであ
るから、105個の電子の蓄積によって入力ゲート86
の電圧は、3.2V変化することになる。The FD 85 is connected to an input gate 86 of a source follower by an Al wiring having a width of 0.4 μm.
The signal charge transferred to the FD 85 modulates the voltage of the input gate 85. The size of the MOS of the input gate 86 is L =
0.8 μm, W = 1.0 μm, and the sum of the capacitances of the FD 85 and the input gate 86 is about 5 fF. Q = because it is CV, input by the accumulation of 10 5 electrons gates 86
Will change by 3.2V.
【0051】VDD端子91から流れ込む電流は入力ゲー
ト86によって変調され、垂直信号線87に流出する。
垂直信号線87に流出する電流は図示しない信号処理回
路によって信号処理され、最終的には画像情報となる。The current flowing from the V DD terminal 91 is modulated by the input gate 86 and flows out to the vertical signal line 87.
The current flowing out to the vertical signal line 87 is subjected to signal processing by a signal processing circuit (not shown), and finally becomes image information.
【0052】その後、ホトダイオード82a〜d,FD
85,入力ゲート86の電位を所定の値のVDDとするた
めに、リセット線82に接続されたMOSゲート83を
開くことで、(このとき転送ゲート83a〜dも開く)
ホトダイオード82a〜d,FD85,入力ゲート86
はVDD端子とショートされる。Thereafter, the photodiodes 82a to 82d, FD
85, the potential of the input gate 86 to the V DD predetermined value and opening the MOS gate 83 connected to the reset line 82, (also open transfer gate 83a~d this time)
Photodiodes 82a-d, FD85, input gate 86
Is shorted to the V DD terminal.
【0053】その後、転送ゲート83a〜dを閉じる事
でホトダイオード82a〜dの電荷蓄積が再び始まる。Thereafter, by closing the transfer gates 83a to 83d, charge accumulation in the photodiodes 82a to 82d starts again.
【0054】ここで注目すべきは、水平方向に貫通する
配線88a〜d,90,92全ては透明な導体である厚
さ1500ÅのITO(Indium Tin Oxi
de)で形成されているために、前記配線部分のうち、
ホトダイオード82a〜d上では光が透過するため、前
記ホトダイオードの重心gは光を感知する領域(受光
部)の重心と一致する事である。It should be noted here that all the wirings 88a to 88d, 90, and 92 penetrating in the horizontal direction are transparent conductors of ITO (Indium Tin Oxi) having a thickness of 1500 mm.
de), among the wiring portions,
Since light is transmitted through the photodiodes 82a to 82d, the center of gravity g of the photodiode coincides with the center of gravity of the light sensing area (light receiving portion).
【0055】本実施例によれば画素ピッチが等しい比較
的高面積率、高開口率なCMOSセンサーを提供する事
が出来る。According to the present embodiment, it is possible to provide a CMOS sensor having a relatively high area ratio and a high aperture ratio having the same pixel pitch.
【0056】(実施例2)第2の実施例について説明す
る。(Embodiment 2) A second embodiment will be described.
【0057】本発明の第2の実施例である撮像装置の具
体的なパターンレイアウト図を図8に示す。FIG. 8 shows a specific pattern layout of the image pickup apparatus according to the second embodiment of the present invention.
【0058】図9に於て、102a〜dはホトダイオー
ド、103a〜dは転送ゲート、105はFD、106
はソースフォロワの入力ゲート、107は垂直信号線、
108a〜dは走査線、110は行選択線、112はM
OSゲート113を制御するリセット線である。In FIG. 9, 102a to 102d are photodiodes, 103a to 103d are transfer gates, 105 is an FD, 106
Is an input gate of a source follower, 107 is a vertical signal line,
108a to 108d are scanning lines, 110 is a row selection line, 112 is M
A reset line for controlling the OS gate 113.
【0059】本実施例に於ては水平方向に走る配線10
8a〜d,110,112が3本づつ各画素の中心を横
切るように走っているために、前記ホトダイオード10
2a〜dに入射する光を妨げるような金属配線であって
も、光を感知する領域の重心gの移動は生じず、従って
前記画素の中心と一致する。In this embodiment, the wiring 10 running in the horizontal direction is used.
8a-d, 110 and 112 run across the center of each pixel three by three.
Even if the metal wiring obstructs the light incident on 2a to 2d, the center of gravity g of the light sensing area does not move, and thus coincides with the center of the pixel.
【0060】本実施例によれば電気抵抗が小さな通常の
(不透明な)金属を使用できるため、前記横方向の配線
の時定数が改善され、更に高速な撮像装置を提供する事
が出来る。According to this embodiment, since a normal (opaque) metal having a small electric resistance can be used, the time constant of the horizontal wiring can be improved, and a higher-speed imaging device can be provided.
【0061】以上の実施例では、遮光膜の下の部分が有
効利用されているため、図9に示すように遮光膜の下の
部分にまで光電変換部であるホトダイオードを形成し、
電荷蓄積部として機能させることも可能である。In the above embodiment, since the portion under the light-shielding film is effectively used, a photodiode as a photoelectric conversion portion is formed up to the portion under the light-shielding film as shown in FIG.
It is also possible to function as a charge storage unit.
【0062】(実施例3)第3の実施例について説明す
る。(Embodiment 3) A third embodiment will be described.
【0063】上述の第2実施例に於ては、最も光集光効
率が良い画素の中心を横切るために、撮像装置の感度の
低下が懸念される。そこで更に改善された実施例を図1
0に示す。In the second embodiment described above, since the light crosses the center of the pixel having the highest light focusing efficiency, there is a concern that the sensitivity of the image pickup apparatus may be reduced. FIG. 1 shows a further improved embodiment.
0 is shown.
【0064】本実施例に於ては転送ゲート123a〜
d、FD125、ソースフォロワの入力ゲート126、
リセット用のMOSゲート133全てが横方向を走る配
線(走査線128a〜d,行選択線130,リセット線
132)下に形成されているため、ホトダイオード12
2a〜d、及びその開口を最大とする事が出来る。しか
も、その開口部は各画素の中心に連続して存在する。ま
た遮光部は水平、垂直配線部分に形成されている。In this embodiment, the transfer gates 123a to 123a
d, FD125, source follower input gate 126,
Since all of the reset MOS gates 133 are formed under horizontal wirings (scanning lines 128a to 128d, row selection line 130, reset line 132), the photodiodes 12
2a to d and the opening thereof can be maximized. In addition, the opening exists continuously at the center of each pixel. The light-shielding portions are formed in horizontal and vertical wiring portions.
【0065】また本実施例に於ては前記増幅手段である
ソースフォロワとリセット用のMOSトランジスタを各
画素の周辺の水平方向に分割して配置したためにコンパ
クトに前記水平方向の配線下に配置可能となっている。In this embodiment, since the source follower and the reset MOS transistor, which are the amplifying means, are divided and arranged in the horizontal direction around each pixel, they can be compactly arranged below the horizontal wiring. It has become.
【0066】また右上の画素の配線下には未使用のスペ
ースが未だ存在するため、例えばスマートセンサー等、
新規の構成を追加する事も可能である。Further, since there is still an unused space below the wiring of the upper right pixel, for example,
It is also possible to add a new configuration.
【0067】本実施例によれば、ホトダイオードの面
積、及び開口率が大きく取れる事から、広ダイナミック
レンジ、高感度な撮像装置を提供する事が出来る。ま
た、将来微細化が進み、前記ホトダイオードの開口部分
の寸法が光の波長程度になっても光が入射しなくなると
いった恐れは生じにくく、永らくその性能を発揮する事
が出来る。According to the present embodiment, a large dynamic range and high sensitivity imaging device can be provided because the photodiode area and aperture ratio can be made large. Further, even if the size of the opening portion of the photodiode becomes approximately equal to the wavelength of light in the future as miniaturization progresses, there is little fear that light will not enter, and the performance can be exhibited for a long time.
【0068】また、以上の実施例では、増幅手段は単位
セルの中心部に配置し、光を感知する領域の重心と、画
素の中心は一致したものであるが、これらに限られず、
図11に示したような開口部が並進対称となっている構
成のものでもよい。In the above embodiment, the amplifying means is arranged at the center of the unit cell, and the center of gravity of the light sensing area coincides with the center of the pixel. However, the present invention is not limited to this.
A configuration in which the openings are translationally symmetric as shown in FIG. 11 may be used.
【0069】つまり、開口部が並進対称となっているこ
とにより、光を感知する領域は、等ピッチとなるためで
ある。That is, since the openings are translationally symmetric, the light sensing areas have the same pitch.
【0070】(実施例4)第4の実施例について説明す
る。(Embodiment 4) A fourth embodiment will be described.
【0071】図12に第4の実施例である、撮像装置の
具体的なパターンレイアウト図を示す。FIG. 12 shows a specific pattern layout of an image pickup apparatus according to the fourth embodiment.
【0072】本実施例は使用する色の位置が決ってお
り、左上と右下が輝度に最も影響を与えるG画素であ
り、右上がR画素、左下がB画素である。In this embodiment, the positions of the colors to be used are determined. The upper left and lower right are the G pixels which most influence the luminance, the upper right is the R pixel, and the lower left is the B pixel.
【0073】本実施例に於てはG画素のホトダイオード
142a,dが面積及び開口率が最大となるように増幅
手段及びその他が配置されている。In this embodiment, the amplifying means and others are arranged so that the photodiodes 142a and 142d of the G pixels have the maximum area and the maximum aperture.
【0074】またG画素に於ける光を感知する領域の重
心gは各画素中心と一致しているため、G画素の等ピッ
チ性は確保されている。Further, since the center of gravity g of the light sensing area in the G pixel coincides with the center of each pixel, equal pitch characteristics of the G pixels are ensured.
【0075】本実施例によれば高感度な撮像装置を提供
する事が出来る。According to the present embodiment, it is possible to provide a high-sensitivity imaging device.
【0076】また人間の目に於ては、輝度の解像度の方
が色の解像度よりも高く、また暗所では色が消失し、被
写体の明暗のみ見えるという状態に類似した特性をも実
現する事が出来る。In the human eye, the luminance resolution is higher than the color resolution, and a characteristic similar to a state where the color disappears in a dark place and only the light and dark of the object can be seen is realized. Can be done.
【0077】(実施例5)第5の実施例について説明す
る。(Embodiment 5) A fifth embodiment will be described.
【0078】本発明の第4の実施例を示す図を図13に
示す。FIG. 13 shows a fourth embodiment of the present invention.
【0079】図13において、単位セル201のそれぞ
れの画素には、オンチップレンズ202が形成されてい
る。そして外界からの光は、このオンチップレンズで集
光されて開口部203内に入射する。ここで204は、
オンチップレンズによって集光された受光部である。In FIG. 13, an on-chip lens 202 is formed in each pixel of the unit cell 201. Light from the outside is condensed by the on-chip lens and enters the opening 203. Here 204 is
This is a light receiving unit focused by the on-chip lens.
【0080】ここで、オンチップレンズを調整すること
により、受光部の位置は自由度をもたせることが可能で
ある。Here, by adjusting the on-chip lens, the position of the light receiving section can be given a degree of freedom.
【0081】このため、複数の画素で共有の増幅手段と
した場合に、光電変換部であるフォトダイオードを等ピ
ッチに形成することが出来なくとも、オンチップレンズ
を調整することによってそれぞれの受光部間は等ピッチ
とすることが可能となる。For this reason, when amplifying means shared by a plurality of pixels is used, even if it is not possible to form photodiodes as photoelectric conversion units at equal pitches, by adjusting the on-chip lens, each light receiving unit can be adjusted. It is possible to make the intervals equal in pitch.
【0082】また、撮像装置に使用している撮像レンズ
がテレセントリックでない場合には、センサチップに入
射する光は、チップ中央と外周では入射角度(光軸)が
異なる。このため、実施例1又は実施例2において、外
周部分のみ開口部を不等ピッチにすることにより、セン
サチップ全体にわたって光を感知する領域は、等ピッチ
にすることも可能である。When the imaging lens used in the imaging device is not telecentric, the light incident on the sensor chip has different incident angles (optical axes) between the center and the outer periphery of the chip. For this reason, in the first or second embodiment, by setting the openings at unequal pitch only in the outer peripheral portion, the light sensing region over the entire sensor chip can be at equal pitch.
【0083】以上に述べたように、実施例1から実施例
4までは、光学的部材である遮光部を調整することによ
り、光を感知する領域(受光部)を等ピッチにしてい
る。また実施例5では、光学的部材であるレンズを調整
することにより、光を感知する領域(受光部)を等ピッ
チにしている。As described above, in the first to fourth embodiments, the light sensing area (light receiving section) is set at the same pitch by adjusting the light shielding section, which is an optical member. Further, in the fifth embodiment, the light sensing area (light receiving section) is set at the same pitch by adjusting the lens which is an optical member.
【0084】(実施例6)第6の実施例について説明す
る。(Embodiment 6) A sixth embodiment will be described.
【0085】本実施例では信号処理回路部を含む本発明
に係わる撮像装置について説明する。図14に本実施例
の信号処理回路部を含む撮像装置の等価回路図を示す。In this embodiment, an imaging apparatus according to the present invention including a signal processing circuit will be described. FIG. 14 shows an equivalent circuit diagram of an imaging device including the signal processing circuit unit of the present embodiment.
【0086】又、図15にタイミングチャートを示す。FIG. 15 is a timing chart.
【0087】垂直ブランキング期間を表わすクロックφ
V(n)によって垂直走査が開始される。まず1行目の
リセット線φTXROが水平ブランキング期間(φHBL
ハイ)中に活性化し、次いで2行目、3行目が同様に行
われる。これにより、各行の画素がリセット電位である
VDDにリセットされる。(図6)Clock φ representing vertical blanking period
Vertical scanning is started by V (n). First, the reset line φTX RO of the first row is set in the horizontal blanking period (φHBL
High), and then the second and third rows are performed similarly. Thus, the pixels in each row are reset to the reset potential V DD . (FIG. 6)
【0088】各水平期間中には図15に示したように、
期間T1ではφRvハイによって前記垂直信号線157
に接続するリセット用Tr160がオンし、前記垂直信
号線157がリセットされる。それと共にφTN,φT
S1,φTS2ハイによって各ゲートTr162がオン
し、信号読出用Tr164以前までの配線と蓄積容量1
63が前記垂直信号線と導通し、同様にリセットされ
る。これにより、前記蓄積容量163等に蓄積していた
電荷が除去される。次いで期間T2で前記リセット線φ
TXROハイによって画素中のソースフォロワーアンプの
入力ゲートであるフローティングゲートがVDDにリセッ
トされる。次いで期間T3で、φLハイにより、前記信
号線157に接続する接地用Tr161がオンし、前記
信号線157が接地される。それと共にノイズ成分を蓄
積するための蓄積容量CTN163を前記信号線57に
接続するために、φTNハイとし、前記ゲートTr16
2をオンさせる。その時には行選択線φSOはハイとな
っており、前記フローティングゲートの電位(〜VDD)
に応じた電流がVDD端子から前記CTNへ向かって流れ
込む事によって、前記蓄積容量CTNはノイズ成分の電
荷を保持するようになる。During each horizontal period, as shown in FIG.
Wherein the the period T 1 φRv high vertical signal line 157
Is turned on, the vertical signal line 157 is reset. Along with φTN, φT
Each gate Tr162 is turned on by S1 and φTS2 high, and the wiring and the storage capacitor 1 before the signal reading Tr164 are turned on.
63 conducts with the vertical signal line and is similarly reset. As a result, the charges stored in the storage capacitor 163 and the like are removed. Then the reset line in a period T 2 phi
When TX RO is high, the floating gate, which is the input gate of the source follower amplifier in the pixel, is reset to VDD . Then in the period T 3, the φL high ground Tr161 to be connected to the signal line 157 is turned on, the signal line 157 is grounded. At the same time, in order to connect a storage capacitor CTN 163 for storing a noise component to the signal line 57, φTN is set high and the gate Tr16
Turn on 2. At this time, the row selection line φSO is high, and the potential of the floating gate (〜V DD )
Flows from the V DD terminal toward the CTN, the storage capacitor CTN holds the charge of the noise component.
【0089】次に期間T4で奇数列走査線φTXOOOハイ
によって前記画素中にある奇数列転送ゲートがオンし、
ホトダイオードa11中の画像光に対応する蓄積電荷が
前記フローティングゲートに転送される。その時は前記
信号線157にぶら下る容量はノイズ用のCTNではな
く、CTS1となっており、同様にして前記a11に相
当する奇数列の信号1成分の電荷が前記蓄積容量CTS
1に保持される。[0089] odd column transfer gate in the period T 4 by the odd column scanning line .phi.TX OOO high then is in the pixel is turned on,
The accumulated charge corresponding to the image light in the photodiode a11 is transferred to the floating gate. At this time, the capacitance hanging from the signal line 157 is not CTN for noise but CTS1. Similarly, the charge of the signal 1 component in the odd-numbered column corresponding to a11 is stored in the storage capacitor CTS.
It is held at 1.
【0090】次に期間T5ではφRVハイによって信号
線157のみがリセットされる。他の回路はφSO,φ
TN〜φTS2がロウであるのでリセットの影響は受け
ず、その状態は保持されたままである。[0090] only the signal line 157 is reset by the next period T 5 in φRV high. Other circuits are φSO, φ
Since TN to φTS2 are low, they are not affected by the reset, and the state is maintained.
【0091】次に、期間T5と期間T6の間でリセット線
62に印加される信号φTXRoがハイレベルとなって画
素中の入力ゲートがVDDにリセットされる。[0091] Next, signal .phi.TX Ro applied to the reset line 62 between the period T 5 and the period T 6 is input gates in the pixel at a high level is reset to V DD.
【0092】期間T6では今度は走査線φTXoeoハイに
よってホトダイオードa12の蓄積電荷が転送され、同様
にして信号電荷が蓄積容量CTS2に保持される。[0092] period in T 6 now accumulated charge of the photodiode a 12 is transferred by the scanning line .phi.TX OEO high, similarly to the signal charge is held in the storage capacitor CTS2.
【0093】このようにして、1行分のノイズ成分、ホ
トダイオードa11信号成分、ホトダイオードa12信号成
分の電荷がCTN,CTS1,CTS2に各列毎に蓄積
される。[0093] In this way, noise component of one row, the photodiode a 11 signal components, charges of the photodiode a 12 signal components are stored in each column in CTN, CTS1, CTS2.
【0094】期間T7に於ては、各列のCTN〜CTS
2に蓄積された電荷を各々順次増幅アンプ166に転送
するため、水平走査パルスφHcを各列毎に順次ハイと
する事によって各列毎に配置されたゲートTr164を
オンし、前記各列毎に蓄積容量CTN〜CTS2と前記
増幅アンプを導通させる。前記増幅アンプを通過したノ
イズ成分と、ホトダイオードa11の信号、ホトダイオー
ドa12の信号成分は、差動アンプ167によって前記ホ
トダイオードa11の信号成分からノイズ成分が光れた成
分S1と、前記ホトダイオードa12の信号成分からノイ
ズ成分が引かれた成分S2とが最終的に出力される。[0094] Te is at the period T 7, CTN~CTS of each column
In order to sequentially transfer the electric charges accumulated in 2 to the amplification amplifier 166, the horizontal scanning pulse φHc is sequentially turned high for each column to turn on the gate Tr164 arranged for each column, and for each of the columns, The storage capacitors CTN to CTS2 and the amplifier are made conductive. The noise component that has passed through the amplifier, the signal of the photodiode a 11, the signal component of the photodiode a 12 comprises a component S1, noise components run over the signal component of the photodiode a 11 by the differential amplifier 167, the photodiode a A component S2 obtained by subtracting a noise component from the twelve signal components is finally output.
【0095】また期間7は、前記ホトダイオードの光電
荷蓄積が行われる期間でもある。The period 7 is also a period in which the photoelectric charge accumulation of the photodiode is performed.
【0096】さらに、ホトダイオードa21,a22からの
信号成分からノイズ成分を引いた成分を得る場合におい
ても、今回は、φTXooo,φTXoeoの変わりにφTX
ooe,φTXoeeをハイにすることを除けば、上述に述べ
たのと同様の動作で行うことができる。[0096] Further, .phi.TX in the case of obtaining a component obtained by subtracting the noise component from the signal components from the photodiode a 21, a 22 also, this time, .phi.TX ooo, instead of .phi.TX OEO
The same operation as described above can be performed except that ooe and φTX oee are made high.
【0097】(実施例7)実施例7について説明する。(Embodiment 7) Embodiment 7 will be described.
【0098】本実施例の信号処理回路部を含む撮像装置
の等価回路図を図16に示す。FIG. 16 shows an equivalent circuit diagram of an image pickup apparatus including the signal processing circuit section of this embodiment.
【0099】本実施例に於ては前記信号蓄積用の蓄積容
量CTS1〜CTS4 63が4個設けられており、各
々の容量63に対して異った信号情報を記憶する事が可
能である。より具体的にはCTS1には画素a11の、
CTS4には画素22の信号電荷を蓄積する事が出来
る。従って増幅アンプ66以降の信号処理が半分の速度
で良くなり、その分、前記増幅アンプ66及び差動アン
プ67、及び図示しない後板の信号処理系の信号処理が
実施例6に比べて半分の速度で良くなる。その分回路に
使用する素子の速度を低下させる事が出来、より低下、
低性能安価な素子及び回路を使用可能となり、システム
系全体のコストダウンを見込む事が出来る。In this embodiment, four storage capacitors CTS1 to CTS463 for signal storage are provided, and it is possible to store different signal information in each of the capacitors 63. More specifically, CTS1 has pixel a11,
The signal charges of the pixels 22 can be stored in the CTS 4. Accordingly, the signal processing after the amplification amplifier 66 is improved at half the speed, and the signal processing of the amplification amplifier 66, the differential amplifier 67, and the signal processing system of the rear plate (not shown) is reduced by half compared with the sixth embodiment. Better with speed. The speed of the elements used in the circuit can be reduced by that much,
Inexpensive elements and circuits with low performance can be used, and cost reduction of the entire system can be expected.
【0100】また、前記蓄積容量に蓄積する電荷は何も
各ホトダイオードからの直接の出力である必要はなく、
各画素に付随する転送ゲート、及びリセットゲートのク
ロックを工夫する事で、公知のように前記各ホトダイオ
ードの信号電荷の加算が可能である。例えばCTS1に
は画素a11のGの光情報、CTS2には画素a22の
Gの光情報、CT3には画素a12+a21のR+Bの
光情報といった信号の取出方も可能となっている。本実
施例に於ては、各画素をよりインテリジェントに使用す
るスマートセンサーに於ても充分に力を発揮出来る構成
となっている。Also, the electric charge stored in the storage capacitor does not need to be a direct output from each photodiode.
By devising the clocks of the transfer gate and the reset gate associated with each pixel, it is possible to add the signal charges of the photodiodes as is well known. For example, it is possible to extract signals such as G optical information of the pixel a11 in CTS1, G optical information of the pixel a22 in CTS2, and R + B optical information of the pixel a12 + a21 in CT3. In this embodiment, the configuration is such that a smart sensor that uses each pixel more intelligently can sufficiently exert its power.
【0101】以上述べた実施例6、実施例7では、それ
ぞれの単位セル毎の増幅手段の特性のばらつきによるノ
イズを除去することが可能となる。In the sixth and seventh embodiments described above, it is possible to remove noise due to variations in the characteristics of the amplifying means for each unit cell.
【0102】(実施例8)実施例8について説明する。(Eighth Embodiment) An eighth embodiment will be described.
【0103】図17で、本実施例をノンインタレースで
駆動した時のタイミングを説明する。Referring to FIG. 17, the timing when this embodiment is driven in a non-interlace manner will be described.
【0104】水平ブランキング期間(HBLK)に、画
素で光電変換された信号の転送と、光電変換の初期状態
へのリセット動作を行う。In the horizontal blanking period (HBLK), the transfer of the signal photoelectrically converted by the pixel and the resetting operation to the initial state of the photoelectric conversion are performed.
【0105】期間T1では、パルスφVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφTN1,φTN2,φTS1,φTS2で
一時蓄積用メモリCTN1,CTN2,CTS1,CT
S2上の残留電荷の除去を行う。[0105] In the period T 1, to reset the vertical signal line at pulse .phi.V, with the removal of the signal line of the residual charge, pulse φTN1, φTN2, φTS1, one o'clock in φTS2 storage memory CTN1, CTN2, CTS1, CT
The residual charges on S2 are removed.
【0106】期間T2では1行目の画素行(a11,
a12,・・・a1n)のなかで、まず奇数番目の光電変換
信号を転送する前段階として、共通アンプのゲート部を
パルスφTXROでリセットし残留電荷を除去する。除去
した後ゲート部にはリセットノイズが残る。In the period T 2 , the first pixel row (a 11 ,
a 12 ,... a 1n ), before the transfer of the odd-numbered photoelectric conversion signals, the gate portion of the common amplifier is reset with the pulse φTX RO to remove residual charges. After the removal, reset noise remains in the gate portion.
【0107】期間T3では、T2期間でのリセットノイズ
と共通アンプのオフセット電圧をメモリCTU1へ転送
する期間である。パルスφSOで共通アンプの出力部を
垂直信号線へ接続し、また共通アンプを動作状態にする
ためにパルスφLで負荷MOS Trを導通させ、パル
スφTN1で垂直信号線とメモリを接続させる。メモリ
にはノイズ(N)として蓄積される。[0107] In the period T 3, a period for transferring the offset voltage of the common amplifier reset noise in the period T 2 to the memory CTU1. The output of the common amplifier is connected to the vertical signal line by the pulse φSO, the load MOS Tr is turned on by the pulse φL to make the common amplifier operate, and the memory is connected by the pulse φTN1. It is stored in the memory as noise (N).
【0108】期間T4では、奇数番目(a11,a13,・
・・a1n)の光電変換信号をメモリCTS1へ転送する
期間である。パルスφL,φTS1,φSOにより共通
アンプからメモリまでが導通状態となる。In the period T 4 , the odd number (a 11 , a 13 ,.
.. A 1n ) during which the photoelectric conversion signal is transferred to the memory CTS1. Pulses .phi.L, .phi.TS1, and .phi.SO bring the common amplifier to the memory into a conductive state.
【0109】パルスφTXooで光電変換信号は、受光部
から共通アンプのゲート部へ転送される。この時点でゲ
ートにはT2期間でのリセットノイズに上記光電変換信
号が加算されることになる。このゲート電圧は、共通ア
ンプのオフセット電圧に重畳し、メモリ上では信号(S
+N)として蓄積される。[0109] The photoelectric conversion signals a pulse .phi.TX oo is transferred from the light receiving portion to the gate of the common amplifier. So that the photoelectric conversion signal to the reset noise in the period T 2 is added to the gate at this time. This gate voltage is superimposed on the offset voltage of the common amplifier, and the signal (S
+ N).
【0110】期間T5〜T8では、この期間は偶数番目
(a12,a14,,・・・a1n-1)の光電変換信号をメモ
リTS2へ転送する駆動を行う。基本動作は前述のT1〜
T4期間と同じである。異なるのはφTXoo→φT
Xoe,φTN1→φTN2,φTS1→φTS2のパルス制御で
ある。In the periods T 5 to T 8 , during this period, driving for transferring the even-numbered (a 12 , a 14 ,... A 1n-1 ) photoelectric conversion signals to the memory T S2 is performed. The basic operation described above of the T 1 ~
Is the same as the period T 4. The difference is φTX oo → φT
Xoe , φT N1 → φT N2 , φT S1 → φT S2 pulse control.
【0111】期間T9では、垂直信号線と共通アンプと
転送MOS間の残留電荷を除去させることによりリセッ
トノイズと光電変換信号の転送の基本動作を終了させ
る。[0111] In the period T 9, to terminate the basic operation of the transfer of the reset noise and the photoelectric conversion signal by removing the residual charge between the common amplifier and the transfer MOS and the vertical signal line.
【0112】上述の駆動で各メモリ上にはノイズN1,
N2,信号S1+N1,S2+N2が蓄積されている。
これらのノイズと信号はT10期間に水平シフトレジスタ
からのパルスφH1,φH2で水平出力線の転送され
る。出力アンプA1で(S1+N1)−N1の減算が行
なわれ、信号S1が出力され、また出力アンプA2で
(S2+N2)−N2の減算が行なわれ信号S2が出力
される。With the above-described driving, noise N1,
N2, signals S1 + N1 and S2 + N2 are stored.
These noise and signal pulses φH1 from the horizontal shift register T 10 period, it is transferred in the horizontal output lines in .phi.H2. Output amplifier A1 subtracts (S1 + N1) -N1 and outputs signal S1, and output amplifier A2 subtracts (S2 + N2) -N2 and outputs signal S2.
【0113】これで画素行(a11・・・a1n)の光電変
換信号のみが得られたことになる。画素行の蓄積は
T4,T8期間で光電変換信号をゲート部へ転送した時点
で光電変換を開始している。This means that only the photoelectric conversion signals of the pixel rows (a 11 ... A 1n ) have been obtained. In the accumulation of the pixel rows, the photoelectric conversion is started when the photoelectric conversion signal is transferred to the gate section in the periods T 4 and T 8 .
【0114】次の水平ブランキング期間では2行目の画
素行の動作が1行目と同様に行なわれる。2行目の画素
行の動作終了により4画素を単位とした共通アンプは、
次の動作が行なわれる一垂直期間後まで非導通状態にな
る。In the next horizontal blanking period, the operation of the second pixel row is performed in the same manner as the first row. When the operation of the second pixel row ends, the common amplifier in units of four pixels becomes
It becomes non-conductive until after one vertical period in which the next operation is performed.
【0115】図18で、2行同時駆動を行う場合は、メ
モリ(CTN1,CTS1,CTS2)と出力差動アンプ(A
1,A2)をもう一系列増すことで容易に出来る。即ち
ノンインタレース駆動で、1H毎に画素行へ1行分の駆
動を行っていたが、これを1H期間内に2画素行分行な
えば良い。In FIG. 18, when two rows are driven simultaneously, a memory (CT N1 , CT S1 , CT S2 ) and an output differential amplifier (A
1, A2) can be easily achieved by adding another series. That is, the non-interlaced driving is used to drive one row to the pixel row every 1H, but this may be performed for two pixel rows within the 1H period.
【0116】図6に垂直タイミングの概略図を示す。FIG. 6 is a schematic diagram of the vertical timing.
【0117】一垂直期間に上述水平期間の動作が、垂直
方向画素分の駆動が順次行なわれる。垂直シフトレジス
タは1H毎に駆動パルスφTXoo,φTXoe,φT
XRO,φSoパルスを行毎に出力する。In one vertical period, the operation in the horizontal period described above and the driving for pixels in the vertical direction are sequentially performed. The vertical shift register outputs drive pulses φTX oo , φTX oe , φT every 1H.
X RO and φSo pulses are output for each row.
【0118】以上のように、実施例8では、上述した実
施例6、実施例7のような、増幅手段の特性のばらつき
によるノイズを除去するのみでなく、さらにリセットノ
イズも除去することが可能となる。As described above, in the eighth embodiment, not only the noise due to the variation in the characteristics of the amplifying means as in the above-described sixth and seventh embodiments, but also the reset noise can be removed. Becomes
【0119】(実施例9)実施例9について説明する。(Embodiment 9) Embodiment 9 will be described.
【0120】本発明は何も図24に示したような一般的
なCMOSセンサーに使用するだけでなく、図25に示
したISSCC98/SESS:ON11/IMAGE
SEMSORS/PAPER FA11.8pp182
に開示されているイメージセンサーその他にも応用する
事が出来る。The present invention can be used not only for a general CMOS sensor as shown in FIG. 24 but also for ISSCC98 / SESS: ON11 / IMAGE shown in FIG.
SEMSORS / PAPER FA11.8pp182
Can be applied to the image sensor disclosed in the above.
【0121】その際の4つの画素に共有するアンプの構
成としては例えば図20のような回路が考えられる。At this time, as a configuration of the amplifier shared by the four pixels, for example, a circuit as shown in FIG. 20 can be considered.
【0122】(実施例10)実施例10について説明す
る。(Embodiment 10) Embodiment 10 will be described.
【0123】本実施例では画素の共通アンプに付加機能
を設けた共通回路について述べる。In this embodiment, a common circuit in which an additional function is provided for a common amplifier of a pixel will be described.
【0124】図21に共通回路実施例図を示す。FIG. 21 shows an embodiment of the common circuit.
【0125】共通アンプの後段にはメモリ回路、差動ア
ンプ、コンパレータがある。メモリに前記実施例で述べ
たノイズを一時蓄積し、アンプの(+)側に信号(S−
N)を転送し、両者の差動をとれば信号のみ(S)が得
られる。この信号を垂直信号線に出力する。あるいは目
的によっては、後段のコンパレータで2値化することが
出来る。A memory circuit, a differential amplifier, and a comparator are provided after the common amplifier. The noise described in the above embodiment is temporarily stored in the memory, and the signal (S−
N) is transferred and only the signal (S) is obtained by taking the difference between them. This signal is output to a vertical signal line. Alternatively, depending on the purpose, binarization can be performed by a comparator at the subsequent stage.
【0126】また、コンパレータをADコンバータにす
れば、AD出力を得ることができる。AD出力はシリア
ル出力、パラレル出力のどちらでも良く、目的によって
回路構成を変えれば良い。If the comparator is an AD converter, an AD output can be obtained. The AD output may be either a serial output or a parallel output, and the circuit configuration may be changed according to the purpose.
【0127】[0127]
【発明の効果】以上説明したように、本発明によれば、
解像度の低下、モアレ縞の発生といった性能低下を生じ
ることがなく、開口率が大きく感度が高く、多機能を内
蔵可能な高歩留な撮像装置を実現することが出来る。As described above, according to the present invention,
It is possible to realize a high-yield imaging device having a large aperture ratio, high sensitivity, and a built-in multi-function without causing a reduction in performance such as a decrease in resolution and generation of moire fringes.
【図1】本発明の画素部レイアウトを示す図である。FIG. 1 is a diagram showing a pixel section layout of the present invention.
【図2】本発明の画素部レイアウトを示す図である。FIG. 2 is a diagram illustrating a layout of a pixel unit according to the present invention.
【図3】本発明の画素部レイアウトを示す図である。FIG. 3 is a diagram illustrating a layout of a pixel unit according to the present invention.
【図4】本発明の画素部レイアウトを示す図である。FIG. 4 is a diagram showing a layout of a pixel unit according to the present invention.
【図5】CMOSセンサ−の単位セルの回路構成図を示
す。FIG. 5 is a circuit configuration diagram of a unit cell of the CMOS sensor.
【図6】本発明の撮像装置を用いた撮像システムのブロ
ック図である。FIG. 6 is a block diagram of an imaging system using the imaging device of the present invention.
【図7】本発明の一実施例のパタ−ンレイアウト図であ
る。FIG. 7 is a pattern layout diagram of one embodiment of the present invention.
【図8】本発明の一実施例のパタ−ンレイアウト図であ
る。FIG. 8 is a pattern layout diagram of one embodiment of the present invention.
【図9】本発明の一実施例を表す図である。FIG. 9 is a diagram illustrating an embodiment of the present invention.
【図10】本発明の一実施例のパタ−ンレイアウト図で
ある。FIG. 10 is a pattern layout diagram of one embodiment of the present invention.
【図11】本発明の一実施例を表す図である。FIG. 11 is a diagram illustrating an example of the present invention.
【図12】本発明の一実施例のパタ−ンレイアウト図で
ある。FIG. 12 is a pattern layout diagram of one embodiment of the present invention.
【図13】本発明の一実施例を表す図である。FIG. 13 is a diagram illustrating an embodiment of the present invention.
【図14】本発明の一実施例の信号処理回路図である。FIG. 14 is a signal processing circuit diagram according to one embodiment of the present invention.
【図15】本発明の一実施例のタイミングチャ−トであ
る。FIG. 15 is a timing chart of one embodiment of the present invention.
【図16】本発明の一実施例の信号処理回路図である。FIG. 16 is a signal processing circuit diagram according to one embodiment of the present invention.
【図17】本発明の一実施例の信号処理回路図である。FIG. 17 is a signal processing circuit diagram of one embodiment of the present invention.
【図18】本発明の一実施例のタイミングチャ−トであ
る。FIG. 18 is a timing chart of one embodiment of the present invention.
【図19】本発明の一実施例のタイミングチャ−トであ
る。FIG. 19 is a timing chart of one embodiment of the present invention.
【図20】本発明の一実施例を表す図である。FIG. 20 is a diagram illustrating an example of the present invention.
【図21】本発明の一実施例を表す図である。FIG. 21 is a diagram illustrating an example of the present invention.
【図22】撮像装置の画素部のレイアウト図である。FIG. 22 is a layout diagram of a pixel portion of the imaging device.
【図23】図22の撮像装置のパタ−ンレイアウト図で
ある。FIG. 23 is a pattern layout diagram of the imaging device of FIG. 22;
【図24】CMOSセンサ−の単位セルの回路構成図を
示す。FIG. 24 shows a circuit configuration diagram of a unit cell of a CMOS sensor.
【図25】従来のCMOSセンサ−の画素部の回路構成
図である。FIG. 25 is a circuit configuration diagram of a pixel portion of a conventional CMOS sensor.
11 光電変換部 12 共通画素アンプ部 15 遮光部 21 光電変換部 22 共通画素アンプ部 25 遮光部 31 光電変換部 32 共通画素アンプ部 35 遮光部 202 オンチップレンズ DESCRIPTION OF SYMBOLS 11 photoelectric conversion part 12 common pixel amplifier part 15 light shielding part 21 photoelectric conversion part 22 common pixel amplifier part 25 light shielding part 31 photoelectric conversion part 32 common pixel amplifier part 35 light shielding part 202 on-chip lens
Claims (33)
を処理する共通回路を配置してなる単位セルが複数配列
された撮像装置において、 少なくとも前記撮像装置の中心部分の受光部間のピッチ
を少なくとも垂直方向又は水平方向の1方向で等ピッチ
に調整するための調整手段を設けたことを特徴とする撮
像装置。1. An imaging device in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, wherein at least a pitch between light receiving portions at a central portion of the imaging device. An image pickup apparatus, comprising: adjusting means for adjusting the pitch at least in one direction of a vertical direction or a horizontal direction.
記共通回路により生じる、少なくとも撮像装置の中心部
分の受光部の水平方向又は垂直方向の少なくとも1方向
での不等ピッチをキャンセルするための光学的部材であ
ることを特徴とする撮像装置。2. The image forming apparatus according to claim 1, wherein the adjusting unit is configured to cancel an unequal pitch in at least one of a horizontal direction and a vertical direction of a light receiving unit at least in a central portion of the imaging device, which is caused by the common circuit. An imaging device, which is an optical member.
光膜であることを特徴とする撮像装置。3. The imaging device according to claim 2, wherein the optical member is a light shielding film.
セルの中心部に配置したことを特徴とする撮像装置。4. The imaging device according to claim 3, wherein the common circuit is arranged at a center of a unit cell.
う単位セル間に配置したことを特徴とする撮像装置。5. The imaging device according to claim 4, wherein the light shielding film is disposed between adjacent unit cells.
とも前記単位セルの水平方向又は垂直方向の中心線に対
して線対称となる位置に配置したことを特徴とする撮像
装置。6. The imaging apparatus according to claim 5, wherein the light-shielding film is disposed at a position that is at least line-symmetric with respect to a horizontal or vertical center line of the unit cell.
おいて、開口部はそれぞれ並進対称であることを特徴と
する撮像装置。7. The imaging device according to claim 1, wherein the openings are respectively translationally symmetric.
ンチップレンズであることを特徴とする撮像装置。8. The imaging device according to claim 2, wherein the optical member is an on-chip lens.
れか1項において、前記撮像装置の周辺部分の受光部を
等ピッチにするために開口部をそれぞれ不等ピッチとし
たことを特徴とする撮像装置。9. The image forming apparatus according to claim 1, wherein the apertures are formed at unequal pitches in order to make the light receiving portions in the peripheral portion of the imaging device have equal pitches. Characteristic imaging device.
において、各画素における前記受光部の重心と各画素の
中心は一致していることを特徴とする撮像装置。10. The imaging device according to claim 1, wherein the center of gravity of the light receiving unit in each pixel coincides with the center of each pixel.
項において、前記共通回路はアンプである。11. The method according to claim 1, wherein
In the paragraph, the common circuit is an amplifier.
記単位セル中の複数の画素からの信号を増幅する増幅手
段と前記単位セル中をリセットするリセット手段を有す
ることを特徴とする撮像装置。12. The imaging apparatus according to claim 11, wherein the amplifier has an amplifying unit that amplifies signals from a plurality of pixels in the unit cell and a reset unit that resets the unit cell.
前記単位セル内で各画素における受光部の重心と画素の
中心が一致するように配線を設けたことを特徴とする撮
像装置。13. The method according to claim 11, wherein
An image pickup apparatus, wherein wiring is provided so that the center of gravity of the light receiving unit in each pixel and the center of the pixel in the unit cell coincide with each other.
前記単位セル内は水平方向に貫通する配線を有し、前記
配線は光を透過する透明な導体であることを特徴とする
撮像装置。14. The method according to claim 11, wherein
An imaging device, wherein the unit cell has a wiring penetrating in a horizontal direction, and the wiring is a transparent conductor that transmits light.
前記単位セル内は水平方向に貫通する配線を有し、前記
配線は前記画素の中心部を横切ることを特徴とする撮像
装置。15. The method according to claim 11, wherein
The imaging device according to claim 1, wherein the unit cell includes a wiring penetrating in a horizontal direction, and the wiring crosses a center of the pixel.
前記単位セル内は水平方向に貫通する配線を有し、前記
単位セルを構成する素子群は前記配線の下方に配置した
ことを特徴とする撮像装置。16. The method according to claim 11, wherein
An imaging apparatus, wherein the unit cell has a wiring penetrating in a horizontal direction, and an element group constituting the unit cell is arranged below the wiring.
前記単位セル内は水平方向に貫通する配線を有し、前記
配線は2つの群に分かれており、それぞれ前記各画素の
周辺部分を同本数で貫通することを特徴とする撮像装
置。17. The method according to claim 11, wherein
An imaging apparatus, wherein the unit cell has a wiring penetrating in a horizontal direction, the wirings are divided into two groups, and each of the wirings penetrates a peripheral portion of each pixel by the same number.
は、少なくとも増幅手段及びリセット手段を有し、前記
増幅手段と前記リセット手段は別々の群の配線の下方に
配置されたことを特徴とする撮像装置。18. The imaging device according to claim 17, wherein the unit cell has at least an amplifying unit and a resetting unit, and the amplifying unit and the resetting unit are arranged below separate groups of wirings. apparatus.
号を処理する共通回路を配置してなる単位セルが複数配
列された撮像装置において、一定条件の下で選択された
複数の画素における受光部間を少なくとも前記撮像素子
の中央部で少なくとも垂直方向又は水平方向の1方向で
等ピッチにする調整手段を設けたことを特徴とする撮像
装置。19. An image pickup apparatus in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, and a plurality of pixels selected under a certain condition receive light. An image pickup apparatus, comprising: an adjusting unit for providing a uniform pitch at least in a vertical direction or a horizontal direction at least in a central portion of the image pickup element between the units.
前記単位セルの中心部に配置されており、前記一定条件
のもとで選択された複数の画素内における前記共通回路
の占める割合は、前記一定条件のもとで選択された複数
の画素以外の画素内の共通回路の占める割合よりも小さ
いことを特徴とする撮像装置。20. The device according to claim 19, wherein the common circuit is disposed at a central portion of the unit cell, and a ratio of the common circuit in a plurality of pixels selected under the predetermined condition is the same. An imaging apparatus characterized in that the ratio is smaller than the ratio of a common circuit in a pixel other than a plurality of pixels selected under a certain condition.
前記一定の条件のもとで選択された複数の画素は輝度を
主に決める色フィルタが取り付けられる画素であること
を特徴とする撮像装置。21. The method according to claim 19, wherein
The image pickup apparatus, wherein the plurality of pixels selected under the certain condition are pixels to which a color filter mainly determining luminance is attached.
1項において、輝度を主に決める色はグリ−ン(G)で
あることを特徴とする撮像装置。22. An imaging apparatus according to claim 19, wherein a color mainly determining luminance is green (G).
遮光膜であり、前記遮光膜は前記単位セルの中心に対し
て中心対称であることを特徴とする撮像装置。23. The imaging apparatus according to claim 19, wherein said adjusting means is a light-shielding film, and said light-shielding film is symmetric with respect to a center of said unit cell.
号を処理する共通回路を配置してなる単位セルが複数配
列された撮像装置において、 同タイミングで複数の画素からの画像信号に対してノイ
ズ信号を除去するノイズ除去手段を備えたことを特徴と
する撮像装置。24. An imaging apparatus in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, wherein an image signal from the plurality of pixels is output at the same timing. An imaging device comprising a noise removing unit for removing a noise signal.
号を処理する共通回路を配置してなる単位セルが複数配
列された撮像装置において、 前記単位セル内の前記複数の画素からの画像信号を蓄積
する複数の画像信号蓄積手段と、 それぞれの前記共通回路内の特性のバラツキを補正する
ための前記共通回路内の特性のバラツキ信号を蓄積する
バラツキ信号蓄積手段と、 前記複数の画像信号蓄積手段からの信号から前記バラツ
キ信号蓄積手段からの信号を差分する差分手段と、 を有することを特徴とする撮像装置。25. An image pickup apparatus in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, wherein an image signal from the plurality of pixels in the unit cells is provided. A plurality of image signal accumulators, a plurality of image signal accumulators, and a plurality of image signal accumulators for accumulating characteristic variation signals in the common circuit for compensating characteristic variations in the common circuit. A difference means for subtracting a signal from the variation signal storage means from a signal from the means.
号を処理する共通回路を配置してなる単位セルが複数配
列された撮像素子において、 前記単位セル中の前記複数の画素からの第1の信号を蓄
積する複数の第1の蓄積手段と、 前記複数の画素からの第2の信号を蓄積する複数の第2
の蓄積手段と、 前記複数の第1の蓄積手段からの信号から前記複数の第
2の蓄積手段からの信号を差分する複数の差分手段と、 を有することを特徴とする撮像装置。26. An image pickup device in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, wherein a first signal from the plurality of pixels in the unit cells is provided. A plurality of first accumulating means for accumulating a second signal, and a plurality of second accumulating means for accumulating a second signal from the plurality of pixels.
An image pickup apparatus comprising: an accumulating unit; and a plurality of difference units for subtracting signals from the plurality of second accumulating units from signals from the plurality of first accumulating units.
は画像信号であり、前記第2の信号はノイズ信号である
ことを特徴とする撮像装置。27. The imaging apparatus according to claim 26, wherein the first signal is an image signal, and the second signal is a noise signal.
号を処理する共通回路を配置してなる単位セルが複数配
列された撮像装置において、 前記共通回路は、前記単位セルからの信号の読み出しタ
イミングを変化させることで前記単位セルから複数の処
理信号を出力させるタイミング処理手段を含むことを特
徴とする撮像装置。28. An imaging device in which a plurality of unit cells each including a plurality of pixels and a common circuit for processing signals from the plurality of pixels are arranged, wherein the common circuit reads a signal from the unit cell. An imaging apparatus, comprising: timing processing means for outputting a plurality of processing signals from the unit cell by changing timing.
信号は、単一の画素からの信号および複数の画素の加算
信号であることを特徴とする撮像装置。29. The imaging apparatus according to claim 28, wherein the plurality of processing signals are a signal from a single pixel and an addition signal of a plurality of pixels.
1項において、前記共通回路はアンプである。30. The common circuit according to claim 19, wherein the common circuit is an amplifier.
記単位セル中の複数の画素からの信号を増幅する増幅手
段と前記単位セル中をリセットするリセット手段を有す
ることを特徴とする撮像装置。31. The imaging apparatus according to claim 30, wherein the amplifier includes an amplifying unit that amplifies signals from a plurality of pixels in the unit cell and a reset unit that resets the unit cell.
9乃至請求項31のいずれか1項において、前記共通回
路は、前記単位セル中の複数の画素からの信号をディジ
タル信号に変換するディジタル信号変換手段を有するこ
とを特徴とする撮像装置。32. Claims 1 to 10 and 1
32. The imaging apparatus according to claim 9, wherein the common circuit includes digital signal conversion means for converting signals from a plurality of pixels in the unit cell into digital signals.
項に記載の前記撮像装置と、前記撮像装置へ光を結像す
るレンズと、前記撮像装置からの出力信号を処理する信
号処理回路とを有することを特徴とする撮像システム。33. Any one of claims 1 to 32
An imaging system comprising: the imaging device according to any one of the preceding items, a lens that forms light on the imaging device, and a signal processing circuit that processes an output signal from the imaging device.
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13825398A JP3854720B2 (en) | 1998-05-20 | 1998-05-20 | Imaging apparatus and imaging system using the same |
US09/299,874 US6977684B1 (en) | 1998-04-30 | 1999-04-27 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
EP20080160427 EP1995785B1 (en) | 1998-04-30 | 1999-04-29 | Image sensing apparatus |
DE69939410T DE69939410D1 (en) | 1998-04-30 | 1999-04-29 | Solid state imaging device and system using such a device |
EP19990303345 EP0954032B1 (en) | 1998-04-30 | 1999-04-29 | Image sensing apparatus and system including same |
KR1019990015751A KR100331995B1 (en) | 1998-04-30 | 1999-04-30 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
CNB99105296XA CN1215703C (en) | 1998-04-30 | 1999-04-30 | Image sensing apparatus |
US11/184,881 US7663680B2 (en) | 1998-04-30 | 2005-07-20 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US12/686,931 US8115844B2 (en) | 1998-04-30 | 2010-01-13 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US13/344,586 US8614757B2 (en) | 1998-04-30 | 2012-01-05 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US14/080,583 US8836834B2 (en) | 1998-04-30 | 2013-11-14 | Arangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing appratus |
US14/444,965 US9123610B2 (en) | 1998-04-30 | 2014-07-28 | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13825398A JP3854720B2 (en) | 1998-05-20 | 1998-05-20 | Imaging apparatus and imaging system using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11331713A true JPH11331713A (en) | 1999-11-30 |
JP3854720B2 JP3854720B2 (en) | 2006-12-06 |
Family
ID=15217643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13825398A Expired - Fee Related JP3854720B2 (en) | 1998-04-30 | 1998-05-20 | Imaging apparatus and imaging system using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3854720B2 (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060990A (en) * | 2001-08-10 | 2003-02-28 | Victor Co Of Japan Ltd | Solid-state imaging device and read method thereof |
EP1562371A1 (en) * | 2004-02-04 | 2005-08-10 | OmniVision Technologies, Inc. | CMOS image sensor using shared transistors between pixels |
JP2006165567A (en) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | Active pixel sensor having honeycomb structure |
JP2006262388A (en) * | 2005-03-18 | 2006-09-28 | Canon Inc | Solid state imaging device and camera |
WO2007015420A1 (en) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device |
JP2007067379A (en) * | 2005-08-03 | 2007-03-15 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
WO2007074549A1 (en) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for driving same |
WO2008088981A1 (en) * | 2007-01-11 | 2008-07-24 | Micron Technology, Inc. | Missing pixel architecture |
JP2010010370A (en) * | 2008-06-26 | 2010-01-14 | Fujitsu Microelectronics Ltd | Semiconductor device and portable electronic device |
JP2010028434A (en) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | Solid-state imaging device |
JP2010141638A (en) * | 2008-12-12 | 2010-06-24 | Sony Corp | Imaging device |
JP2011505769A (en) * | 2008-04-10 | 2011-02-24 | 中國科學院長春光學精密機械興物理研究所 | CCD pixel with geometric figure capable of improving resolution |
US8183609B2 (en) | 2007-11-30 | 2012-05-22 | Sony Corporation | Solid-state imaging device and camera |
US8570412B2 (en) | 2008-10-22 | 2013-10-29 | Sony Corporation | Solid state image sensor, method for driving a solid state image sensor, imaging apparatus, and electronic device |
JPWO2013098952A1 (en) * | 2011-12-27 | 2015-04-30 | キヤノン株式会社 | Imaging device |
JP2020028037A (en) * | 2018-08-13 | 2020-02-20 | 株式会社東芝 | Solid-state imaging device |
JP2021125754A (en) * | 2020-02-03 | 2021-08-30 | 株式会社ジャパンディスプレイ | Detection device |
-
1998
- 1998-05-20 JP JP13825398A patent/JP3854720B2/en not_active Expired - Fee Related
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060990A (en) * | 2001-08-10 | 2003-02-28 | Victor Co Of Japan Ltd | Solid-state imaging device and read method thereof |
EP1562371A1 (en) * | 2004-02-04 | 2005-08-10 | OmniVision Technologies, Inc. | CMOS image sensor using shared transistors between pixels |
US7087883B2 (en) | 2004-02-04 | 2006-08-08 | Omnivision Technologies, Inc. | CMOS image sensor using shared transistors between pixels with dual pinned photodiode |
JP2006165567A (en) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | Active pixel sensor having honeycomb structure |
JP2006262388A (en) * | 2005-03-18 | 2006-09-28 | Canon Inc | Solid state imaging device and camera |
US7719040B2 (en) | 2005-08-03 | 2010-05-18 | Panasonic Corporation | Solid-state imaging device |
WO2007015420A1 (en) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device |
JP2007067379A (en) * | 2005-08-03 | 2007-03-15 | Matsushita Electric Ind Co Ltd | Solid state imaging device |
WO2007074549A1 (en) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for driving same |
US7728895B2 (en) | 2005-12-26 | 2010-06-01 | Panasonic Corporation | Solid-state image sensing device having shared floating diffusion portions |
US8471941B2 (en) | 2007-01-11 | 2013-06-25 | Micron Technology, Inc. | Missing pixel array |
US8031249B2 (en) | 2007-01-11 | 2011-10-04 | Micron Technology, Inc. | Missing pixel architecture |
WO2008088981A1 (en) * | 2007-01-11 | 2008-07-24 | Micron Technology, Inc. | Missing pixel architecture |
US9160955B2 (en) | 2007-11-30 | 2015-10-13 | Sony Corporation | Solid-state imaging device and camera |
EP3151280A1 (en) | 2007-11-30 | 2017-04-05 | Sony Corporation | Solid-state imaging device and camera |
US8183609B2 (en) | 2007-11-30 | 2012-05-22 | Sony Corporation | Solid-state imaging device and camera |
US8242547B2 (en) | 2007-11-30 | 2012-08-14 | Sony Corporation | Solid-state imaging device and camera |
US8309383B2 (en) | 2007-11-30 | 2012-11-13 | Sony Corporation | Solid-state imaging device and camera |
DE202008018642U1 (en) | 2007-11-30 | 2017-03-06 | Sony Corporation | Solid state imaging device and camera |
US8471312B2 (en) | 2007-11-30 | 2013-06-25 | Sony Corporation | Solid-state imaging device and camera |
JP2011505769A (en) * | 2008-04-10 | 2011-02-24 | 中國科學院長春光學精密機械興物理研究所 | CCD pixel with geometric figure capable of improving resolution |
JP2010010370A (en) * | 2008-06-26 | 2010-01-14 | Fujitsu Microelectronics Ltd | Semiconductor device and portable electronic device |
US8319873B2 (en) | 2008-07-18 | 2012-11-27 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
JP2010028434A (en) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | Solid-state imaging device |
US8570412B2 (en) | 2008-10-22 | 2013-10-29 | Sony Corporation | Solid state image sensor, method for driving a solid state image sensor, imaging apparatus, and electronic device |
JP2010141638A (en) * | 2008-12-12 | 2010-06-24 | Sony Corp | Imaging device |
JPWO2013098952A1 (en) * | 2011-12-27 | 2015-04-30 | キヤノン株式会社 | Imaging device |
JP2020028037A (en) * | 2018-08-13 | 2020-02-20 | 株式会社東芝 | Solid-state imaging device |
JP2021125754A (en) * | 2020-02-03 | 2021-08-30 | 株式会社ジャパンディスプレイ | Detection device |
Also Published As
Publication number | Publication date |
---|---|
JP3854720B2 (en) | 2006-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3854729B2 (en) | Imaging apparatus and imaging system using the same | |
US9123610B2 (en) | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus | |
US9832405B2 (en) | Solid-state imaging device with a plurality of photoelectric converters | |
JP3697073B2 (en) | Imaging apparatus and imaging system using the same | |
EP2323409B1 (en) | Image sensor with charge binning | |
US6218656B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
TWI504256B (en) | Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus | |
US8125553B2 (en) | Solid-state imaging device | |
US20080246869A1 (en) | Differential readout from pixels in CMOS sensor | |
CN1946136B (en) | Drive method of imaging device | |
KR20110023802A (en) | Imaging device and camera system | |
JP3524391B2 (en) | Imaging device and imaging system using the same | |
JPH11331713A (en) | Image-pickup device and image-pickup system using the same | |
JPH0946596A (en) | Solid-state image pickup device and image pickup system | |
JPH1084507A (en) | Active picture element image sensor and its manufacture | |
JP3559714B2 (en) | Imaging device and imaging system using the same | |
US8754971B2 (en) | Image sensing apparatus and image capturing system | |
KR100823376B1 (en) | Imaging apparatus and imaging system | |
RU2378791C2 (en) | Device for image perception and image grabber system | |
JPH11312800A (en) | Image-pickup device | |
US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
JPH0834558B2 (en) | High quality camcorder | |
JP6825675B2 (en) | Image sensor and image sensor | |
JP4398082B2 (en) | Solid-state imaging device and solid-state imaging apparatus | |
JP3501693B2 (en) | Color imaging device and imaging system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040715 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |