Nothing Special   »   [go: up one dir, main page]

JPH11320872A - Capacitive load drive circuit and ink-jet recording apparatus - Google Patents

Capacitive load drive circuit and ink-jet recording apparatus

Info

Publication number
JPH11320872A
JPH11320872A JP13580298A JP13580298A JPH11320872A JP H11320872 A JPH11320872 A JP H11320872A JP 13580298 A JP13580298 A JP 13580298A JP 13580298 A JP13580298 A JP 13580298A JP H11320872 A JPH11320872 A JP H11320872A
Authority
JP
Japan
Prior art keywords
capacitive
load
capacitance value
dummy
capacitive load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13580298A
Other languages
Japanese (ja)
Inventor
Noboru Tamura
登 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP13580298A priority Critical patent/JPH11320872A/en
Publication of JPH11320872A publication Critical patent/JPH11320872A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitive load drive circuit which can drive stably even with a load changing a capacity value and with a small consumption power and eliminate countermeasures to the heat generation of a transistor, and an ink-jet recording apparatus using the capacitive load drive circuit as a head-driving circuit. SOLUTION: In this ink-jet recording apparatus, a load capacity monitor means 21 counts a count of piezoelectric vibrators 171 to which a driving signal COM is not applied on the basis of an inverting signal SI of print data and monitors a capacity value of a capacitive load 17. Based on the monitor result, a dummy load capacity selection means 22 turns on a switching element 220 electrically connected in series to a capacitive dummy element 230 having a predetermined capacity value. As a result, such a capacity value that supplements a capacity value change of the capacitive load 17 is selected at a capacitive dummy load 23, so that a sum of the capacity value of the capacitive dummy load 23 and the capacity value of the capacitive load 17 is maintained constant.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、容量性を有する負
荷を駆動する容量性負荷駆動回路、および該容量性負荷
駆動回路を圧力発生素子を駆動するためのヘッド駆動回
路として用いたインクジェットプリンタあるいはインク
ジェットプロッタなどのインクジェット記録装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitive load driving circuit for driving a capacitive load, and an ink jet printer or an ink jet printer using the capacitive load driving circuit as a head driving circuit for driving a pressure generating element. The present invention relates to an inkjet recording device such as an inkjet plotter.

【0002】[0002]

【従来の技術】インクジェットプリンタやインクジェッ
トプロッタなどの各種インクジェット記録装置に用いら
れる記録ヘッドとしては、ノズル開口に連通する圧力発
生室の容積を変化させることによりインク滴の吐出を行
う形式のものが知られている。この種のインクジェット
記録装置では、圧力発生室を区画形成している周壁の一
部に面外方向に弾性変形可能な振動板を形成し、この振
動板を圧電振動子などの圧力発生素子によって振動させ
ることにより圧力発生室の容積を変化させる。このよう
なノズル開口は記録ヘッドに複数形成され、これら複数
のノズル開口毎に圧力発生室や圧電振動子が配置され
る。
2. Description of the Related Art As a recording head used in various ink jet recording apparatuses such as an ink jet printer and an ink jet plotter, there is known a recording head which discharges ink droplets by changing a volume of a pressure generating chamber communicating with a nozzle opening. Have been. In this type of ink jet recording apparatus, a vibrating plate which is elastically deformable in an out-of-plane direction is formed on a part of a peripheral wall which defines a pressure generating chamber, and the vibrating plate is vibrated by a pressure generating element such as a piezoelectric vibrator. This changes the volume of the pressure generating chamber. A plurality of such nozzle openings are formed in the recording head, and a pressure generating chamber and a piezoelectric vibrator are arranged for each of the plurality of nozzle openings.

【0003】ここで、全ての圧電振動子は共通の給電線
とグランド線との間に並列に電気的接続され、かつ、各
圧電振動子に対してはスイッチング素子が直列に電気的
接続される。従って、印字データに基づいて所定のスイ
ッチング素子が選択されてオンすると、圧電振動子に駆
動信号が印加されるので、圧電振動子に駆動信号が印加
された所定のノズル開口からインク滴が吐出される。こ
のような駆動信号は、駆動振動生成回路で生成された
後、プッシュプル接続された2つのトランジスタを備え
る電流増幅回路において電流増幅されて圧電振動子に供
給される。
Here, all the piezoelectric vibrators are electrically connected in parallel between a common power supply line and a ground line, and a switching element is electrically connected in series to each piezoelectric vibrator. . Therefore, when a predetermined switching element is selected and turned on based on the print data, a drive signal is applied to the piezoelectric vibrator, and ink droplets are ejected from a predetermined nozzle opening to which the drive signal is applied to the piezoelectric vibrator. You. After such a drive signal is generated by the drive vibration generation circuit, the drive signal is current-amplified in a current amplifier circuit including two transistors connected in a push-pull manner and supplied to the piezoelectric vibrator.

【0004】[0004]

【発明が解決しようとする課題】このように構成したイ
ンクジェット記録装置において、圧電振動子は容量性を
有するため、インクジェット記録装置のヘッド駆動回路
は容量性負荷駆動回路としての性質を有する。このた
め、従来のインクジェッド記録装置では、いくつのノズ
ル開口からインク滴を吐出するかによって負荷の容量値
も変化するため、駆動信号の波形が乱れ、インク滴の大
きさがばらつくなどの問題点がある。
In the ink jet recording apparatus constructed as described above, since the piezoelectric vibrator has a capacitance, the head driving circuit of the ink jet recording apparatus has the property of a capacitive load driving circuit. For this reason, in the conventional ink jet recording apparatus, since the load capacitance value changes depending on the number of nozzle openings from which the ink droplet is ejected, the waveform of the drive signal is disturbed, and the size of the ink droplet varies. There is.

【0005】また、従来のインクジェット記録装置で
は、プッシュプル接続された2つのトランジスタを介し
て駆動信号を増幅して圧電振動子に充電および放電を行
うため、消費電力が大きく、かつトランジスタの発熱が
大きいという問題点がある。
Further, in the conventional ink jet recording apparatus, the drive signal is amplified and charged and discharged to the piezoelectric vibrator through two push-pull connected transistors, so that the power consumption is large and the transistor generates heat. There is a problem that it is large.

【0006】以上の問題点に鑑みて、本発明の課題は、
容量値が変動するような負荷であっても安定して駆動す
ることのできる容量性負荷駆動回路、およびこの容量性
負荷駆動回路をヘッド駆動回路として用いたインクジェ
ット記録装置を提供することにある。
[0006] In view of the above problems, an object of the present invention is to provide:
It is an object of the present invention to provide a capacitive load driving circuit capable of stably driving even a load having a variable capacitance value, and an ink jet printing apparatus using the capacitive load driving circuit as a head driving circuit.

【0007】また、本発明の課題は、容量値が変動する
ような負荷を安定に駆動することを目的に負荷の容量変
動を補完する構成を採用したことを利用して、消費電力
が小さくて済み、かつ、トランジスタに対する発熱対策
の不要な容量性負荷駆動回路、およびこの容量性負荷駆
動回路をヘッド駆動回路として用いたインクジェット記
録装置を提供することにある。
Another object of the present invention is to reduce the power consumption by taking advantage of the fact that a configuration for compensating for the change in the capacity of the load is employed for the purpose of stably driving a load whose capacity varies. It is an object of the present invention to provide a capacitive load driving circuit which does not require measures against heat generation for the transistor, and an ink jet printing apparatus using the capacitive load driving circuit as a head driving circuit.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る容量性負荷駆動回路では、選択信号に
基づいて容量値が変化する容量性負荷と、該容量性負荷
に並列に電気的接続し、容量値が選択可能な容量性ダミ
ー負荷と、該容量性ダミー負荷および前記容量性負荷に
対して共通の給電線を介して駆動信号を供給する駆動信
号生成回路と、前記容量性負荷の容量値を監視する負荷
容量監視手段と、該負荷容量監視手段の監視結果に基づ
いて前記容量性ダミー負荷の容量値を選択して当該容量
性ダミー負荷の容量値と前記容量性負荷の容量値との和
を一定に保つダミー負荷容量選択手段とを有することを
特徴とする。
In order to solve the above-mentioned problems, a capacitive load driving circuit according to the present invention includes a capacitive load whose capacitance value changes based on a selection signal, and an electric load parallel to the capacitive load. A capacitive dummy load capable of selectively connecting a capacitance value, a drive signal generating circuit for supplying a drive signal to the capacitive dummy load and the capacitive load via a common power supply line, Load capacity monitoring means for monitoring the capacity value of the load, and selecting the capacity value of the capacitive dummy load based on the monitoring result of the load capacity monitoring means, and selecting the capacity value of the capacitive dummy load and the capacity value of the capacitive load. A dummy load capacitance selecting means for keeping the sum of the capacitance value and the capacitance constant.

【0009】本発明では、容量性負荷の容量値の変化を
補完するように容量性ダミー負荷の容量値が選択される
ので、容量性負荷において容量値がどのレベルになって
も、共通の給電線とグランド線との間に並列に電気的接
続する容量値(容量性負荷の容量値と容量性ダミー負荷
の容量値との和)は一定である。従って、容量値が変動
するような負荷であっても安定に駆動することができ
る。
In the present invention, the capacitance value of the capacitive dummy load is selected so as to complement the change in the capacitance value of the capacitive load. The capacitance value (sum of the capacitance value of the capacitive load and the capacitance value of the capacitive dummy load) electrically connected in parallel between the electric wire and the ground line is constant. Therefore, stable driving can be performed even with a load whose capacitance value fluctuates.

【0010】本発明において、前記負荷容量監視手段
は、前記選択信号に基づいて前記容量性負荷の容量値を
監視するように構成されていることが好ましい。このよ
うに構成すると、前記容量性負荷の容量がどのような値
になるのかを容易に監視することができる。
In the present invention, it is preferable that the load capacity monitoring means is configured to monitor a capacitance value of the capacitive load based on the selection signal. With this configuration, it is possible to easily monitor what value the capacitance of the capacitive load has.

【0011】本発明において、前記駆動信号生成回路
は、電位の異なる複数の定電圧電源と、該複数の定電圧
電源と前記給電線との各間において直列に電気的接続さ
れた複数のスイッチング素子および複数のインダクタ
と、前記複数のスイッチング素子を所定のタイミングで
オンオフさせることにより所定の波形をもつ駆動信号を
前記給電線に出力させる波形制御手段とを備えているこ
とが好ましい。本発明では、負荷(容量性負荷)の容量
値が変化してもそれを容量性ダミー負荷で補完するの
で、負荷全体の容量が常に一定である。従って、スイッ
チング素子を所定のタイミングでオン、オフすることに
よりインダクタへの通電を所定のタイミングでオン、オ
フすれば、共通の給電線上に所定の波形の駆動信号を生
成することができ、プッシュプル接続された2つのトラ
ンジスタで電流増幅する必要がない。それ故、消費電力
が小さく、かつ、駆動信号生成回路においてトランジス
タに対する発熱対策が不要である。
In the present invention, the drive signal generation circuit includes a plurality of constant voltage power supplies having different potentials, and a plurality of switching elements electrically connected in series between each of the plurality of constant voltage power supplies and the power supply line. And a plurality of inductors, and a waveform control unit that outputs a drive signal having a predetermined waveform to the power supply line by turning on and off the plurality of switching elements at a predetermined timing. In the present invention, even if the capacitance value of the load (capacitive load) changes, it is complemented by the capacitive dummy load, so that the capacity of the entire load is always constant. Therefore, by turning on and off the switching element at a predetermined timing to turn on and off the current supply to the inductor at a predetermined timing, it is possible to generate a drive signal having a predetermined waveform on a common power supply line. There is no need to amplify the current with the two connected transistors. Therefore, power consumption is small, and it is not necessary to take measures against heat generation of the transistor in the drive signal generation circuit.

【0012】本発明において、前記容量性負荷は、前記
選択信号に基づいて選択されるn個の容量性素子を備え
るとともに、該n個の容量性素子の各々は等しい容量値
を有する場合がある。この場合には、前記容量性負荷の
容量値は、前記選択信号に基づいて前記n個の容量性素
子から0個ないしn個が選択されることにより、当該1
つの容量性素子が有する容量値の0倍ないしn倍の容量
値をもつように変化する。
In the present invention, the capacitive load includes n capacitive elements selected based on the selection signal, and each of the n capacitive elements may have an equal capacitance value. . In this case, the capacitance value of the capacitive load is set to 1 by selecting 0 to n from the n capacitive elements based on the selection signal.
It changes so as to have a capacitance value of 0 to n times the capacitance value of the two capacitive elements.

【0013】この場合には、前記容量性ダミー負荷に
は、前記容量性素子がもつ容量値の2の0乗倍ないし
(m−1)乗倍の容量値を有するm個の容量性ダミー素
子を構成すればよい。この場合には、前記ダミー負荷容
量選択手段は、前記容量性ダミー負荷を構成する前記容
量性ダミー素子から0個ないしm個を選択することによ
り前記容量性ダミー負荷の容量値を選択して当該容量性
ダミー負荷の容量値と前記容量性負荷と容量値との和を
一定に保つことになる。
[0013] In this case, the capacitive dummy load includes m capacitive dummy elements having a capacitance value of 2 0 to (m-1) times the capacitance value of the capacitive element. May be configured. In this case, the dummy load capacitance selecting means selects the capacitance value of the capacitive dummy load by selecting 0 to m from the capacitive dummy elements constituting the capacitive dummy load. The capacitance value of the capacitive dummy load and the sum of the capacitive load and the capacitance value are kept constant.

【0014】また、ノズル開口の数(n)と、ダミー負
荷の数(m)の関係は、下式で示すように2を底とし
て、 m =(log(n)の整数部)+ 1 である。但し、nが十分に大きければ、数本のノズルに
よる容量は無視できるので、mを減らすことができる。
The relationship between the number (n) of nozzle openings and the number (m) of dummy loads is given by m = (integer part of log (n)) + 1 with base 2 as shown in the following equation. is there. However, if n is sufficiently large, the capacity of several nozzles can be neglected, so that m can be reduced.

【0015】たとえば、ノズルが48本の列である場
合、log(48)=5.6で、上式からすると、mは
6である。ここで、もし一番下のビットを無視すれば、
c×2 5、c×24、c×21のコンデンサを用いて、5
個のスイッチおよびコンデンサで実現できる。
For example, if the nozzles are 48 rows,
In this case, log (48) = 5.6, and from the above equation, m is
6. Here, if you ignore the bottom bit,
c × 2 Five, C × 2Four, C × 215%
It can be realized with a number of switches and capacitors.

【0016】このように構成した容量性負荷駆動回路
は、たとえば、インクジェット記録装置の記録ヘッド駆
動回路として利用できる。この場合に、前記容量性負荷
として、インクジェットノズルにおいてn個の圧力発生
室をそれぞれ収縮させて当該圧力発生室内のインクを前
記ノズル開口からインク滴として吐出させるn個の圧力
発生素子を備えていることになる。
The capacitive load driving circuit thus configured can be used, for example, as a recording head driving circuit of an ink jet recording apparatus. In this case, as the capacitive load, there are provided n pressure generating elements for contracting each of the n pressure generating chambers in the ink jet nozzle and discharging ink in the pressure generating chamber as ink droplets from the nozzle opening. Will be.

【0017】[0017]

【発明の実施の形態】図面を参照して、本発明を適用し
たインクジェットプリンタ(インクジェット記録装置)
を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, an ink jet printer (ink jet recording apparatus) to which the present invention is applied.
Will be described.

【0018】(インクジェットプリンタの全体構成)図
1(A)は、本形態のインクジェット記録装置の機能ブ
ロック図である。
(Overall Configuration of Inkjet Printer) FIG. 1A is a functional block diagram of the inkjet recording apparatus of the present embodiment.

【0019】図1(A)において、インクジェット記録
装置は、プリントコントローラ1とプリントエンジン2
とから構成されている。プリントコントローラ1は、ホ
ストコンピュータ(図示せず。)などからの記録データ
などを受信するインターフェース3と、記録データなど
の各種データの記憶を行うRAM4と、各種データ処理
を行うためのルーチンなどを記憶したROM5と、CP
Uなどからなる制御部6と、発振回路7と、後述する記
録ヘッド10への駆動信号を発生させる駆動信号発生回
路8と、この駆動信号発生回路8で駆動信号を発生させ
るための電源を生成する電源生成部80と、ドットパタ
ーンデータに展開された印字データおよび駆動信号をプ
リントエンジン2に送信するためのインターフェース9
とを備えている。
In FIG. 1A, an ink jet recording apparatus includes a print controller 1 and a print engine 2.
It is composed of The print controller 1 stores an interface 3 for receiving print data from a host computer (not shown), a RAM 4 for storing various data such as print data, and a routine for performing various data processing. ROM5 and CP
U, etc., an oscillating circuit 7, a driving signal generating circuit 8 for generating a driving signal to the recording head 10 described later, and a power supply for generating a driving signal by the driving signal generating circuit 8. And a power generation unit 80 for transmitting print data and drive signals developed into dot pattern data to the print engine 2.
And

【0020】ホストコンピュータなどから送られた記録
データはインターフェース3を介して記録装置内部の受
信バッファ4Aに保持される。受信バッファ4Aに保持
された記録データは、コマンド解析が行われてから中間
バッファ4Bへ送られる。中間バッファ4B内では、制
御部6によって中間コードに変換された中間形式として
の記録データが保持され、各文字の印字位置、修飾の種
類、大きさ、フォントのアドレスなどが付加される処理
が制御部6によって実行される。次に、制御部6は、中
間バッファ4B内の記録データを解析し、デコード化し
た後のドットパターンデータを出力バッファ4Cに展開
し、記憶させる。
The recording data sent from the host computer or the like is held in the receiving buffer 4A inside the recording device via the interface 3. The recording data held in the receiving buffer 4A is sent to the intermediate buffer 4B after the command analysis. In the intermediate buffer 4B, the recording data in the intermediate format converted into the intermediate code by the control unit 6 is held, and the process of adding the printing position, the type of modification, the size, the font address, etc. of each character is controlled. This is performed by the unit 6. Next, the control section 6 analyzes the print data in the intermediate buffer 4B, develops the decoded dot pattern data in the output buffer 4C, and stores it.

【0021】記録ヘッド10の1スキャン分に相当する
ドットパターンデータ(印字データSI)が得られる
と、このドットパターンデータは、インターフェース9
を介して記録ヘッド10にシリアル転送される。出力バ
ッファ4Cから1スキャン分に相当するドットパターン
データが出力されると、中間バッファ4Bの内容が消去
されて、次の中間コード変換が行われる。
When dot pattern data (print data SI) corresponding to one scan of the recording head 10 is obtained, the dot pattern data is transferred to the interface 9.
Is serially transferred to the recording head 10 via the. When dot pattern data corresponding to one scan is output from the output buffer 4C, the contents of the intermediate buffer 4B are deleted, and the next intermediate code conversion is performed.

【0022】プリントエンジン2は、記録ヘッド10
と、紙送り機構11と、キャリッジ機構12とを備えて
いる。紙送り機構11は、紙送りモータおよび紙送りロ
ーラなどからなり、記録紙などの記録媒体を順次送り出
して副走査を行うものである。キャリッジ機構12は、
記録ヘッド10を搭載するキャリッジと、このキャリッ
ジをタイミングベルトを介して走行させるキャリッジモ
ータなどからなり、記録ヘッド10を主走査させるもの
である。
The print engine 2 includes a recording head 10
And a paper feed mechanism 11 and a carriage mechanism 12. The paper feed mechanism 11 includes a paper feed motor, a paper feed roller, and the like, and sequentially feeds a recording medium such as a recording paper to perform sub-scanning. The carriage mechanism 12
It comprises a carriage on which the recording head 10 is mounted, a carriage motor for running the carriage via a timing belt, and the like, and performs main scanning of the recording head 10.

【0023】記録ヘッド10は、副走査方向にたとえば
48個などの多数のノズル開口を有し、所定のタイミン
グで各ノズル開口からインク滴を吐出させるものであ
る。
The recording head 10 has a large number of nozzle openings, for example, 48 nozzles in the sub-scanning direction, and ejects ink droplets from each nozzle opening at a predetermined timing.

【0024】図2は、記録ヘッド10に構成されている
ヘッド駆動回路100のブロック図である。
FIG. 2 is a block diagram of the head drive circuit 100 included in the recording head 10.

【0025】図2に示すように、記録ヘッド10に構成
されているヘッド駆動回路100において、ドットパタ
ーンデータに展開された印字データSIは、発振回路7
(図1(A)参照。)からのクロック信号(CLK)に
同期して、図1(B)に示すように、インターフェース
9(図1(A)参照。)からシフトレジスタ13にシリ
アル転送される。このシリアル転送された印字データS
Iは、一旦、ラッチ回路14によってラッチされる。ラ
ッチされた印字データSIは、電圧増幅器であるレベル
シフタ15によって、スイッチ回路16を駆動できる電
圧、たとえば数十ボルト程度の所定の電圧にまで昇圧さ
れる。所定の電圧まで昇圧された印字データSIはスイ
ッチ回路16の各スイッチング素子160に与えられ
る。
As shown in FIG. 2, the print data SI developed into the dot pattern data in the head drive circuit 100 formed in the recording head 10 is supplied to the oscillation circuit 7.
Synchronously with the clock signal (CLK) from (FIG. 1A), the data is serially transferred from the interface 9 (see FIG. 1A) to the shift register 13 as shown in FIG. 1B. You. This serially transferred print data S
I is temporarily latched by the latch circuit 14. The latched print data SI is boosted by the level shifter 15 as a voltage amplifier to a voltage that can drive the switch circuit 16, for example, a predetermined voltage of about several tens of volts. The print data SI boosted to a predetermined voltage is given to each switching element 160 of the switch circuit 16.

【0026】ここで、共通給電線18とグランド線19
との間には、スイッチ回路16の各スイッチング素子1
60と、後述する圧力発生素子としての圧電振動子17
1とが直列に接続している。すなわち、スイッチ回路1
6の入力側には、駆動信号発生回路8からの駆動信号C
OMが共通給電線18を介して印加されており、スイッ
チ回路16の出力側には圧電振動子171が接続されて
いる。従って、印字データSIは、スイッチ回路16の
動作を制御することができる。
Here, the common power supply line 18 and the ground line 19
Between each switching element 1 of the switch circuit 16.
60 and a piezoelectric vibrator 17 as a pressure generating element to be described later.
1 are connected in series. That is, the switch circuit 1
6 is provided with a drive signal C from the drive signal generation circuit 8.
OM is applied via the common power supply line 18, and a piezoelectric vibrator 171 is connected to the output side of the switch circuit 16. Therefore, the print data SI can control the operation of the switch circuit 16.

【0027】すなわち、スイッチ回路16のスイッチン
グ素子160に加わる印字データが「1」である期間中
は、スイッチング素子160がオンになって駆動信号C
OMが圧電振動子171に印加され、この信号に応じて
圧電振動子171は伸縮を行う。一方、スイッチ回路1
6のスイッチング素子160に加わる印字データが
「0」である期間中は、圧電振動子171への駆動信号
の供給が遮断される。このようなスイッチング素子16
0の選択(すなわち、圧電振動子171の選択)はドッ
トパターンデータに対応し、ドットパターンによって、
たとえば48個(n個)のノズル開口のうちから0個な
いし48個のノズル開口が選択されることになる。
That is, during a period in which the print data applied to the switching element 160 of the switching circuit 16 is "1", the switching element 160 is turned on and the drive signal C is turned on.
OM is applied to the piezoelectric vibrator 171, and the piezoelectric vibrator 171 expands and contracts according to this signal. On the other hand, switch circuit 1
While the print data applied to the sixth switching element 160 is “0”, the supply of the drive signal to the piezoelectric vibrator 171 is interrupted. Such a switching element 16
The selection of 0 (that is, the selection of the piezoelectric vibrator 171) corresponds to the dot pattern data.
For example, 0 to 48 nozzle openings are selected from 48 (n) nozzle openings.

【0028】(インクジェット記録ヘッドの構成)図3
(A)は、記録ヘッド10に構成されている複数のノズ
ルのうちの1つを示す断面図である。
(Configuration of Inkjet Recording Head) FIG.
FIG. 2A is a cross-sectional view illustrating one of a plurality of nozzles included in the recording head 10.

【0029】図3(A)に示すように、記録ヘッド10
では、ノズルプレート110にノズル開口111が形成
され、流路形成板112には、圧力発生室113を区画
する通孔、圧力発生室113に両側で連通する2つのイ
ンク供給口114を区画する通孔または溝、およびこれ
らのインク供給口114にそれぞれ連通する2つの共通
のインク室115を区画する通孔が形成されている。振
動板116は、弾性変形可能な薄板から構成され、ピエ
ゾ素子などの圧電振動子171(圧力発生素子)の先端
に当接し、流路形成板112を挟んでノズルプレート1
10と液密に一体に固定され、流路ユニット118を構
成している。
As shown in FIG. 3A, the recording head 10
In this embodiment, a nozzle opening 111 is formed in a nozzle plate 110, a passage hole defining a pressure generating chamber 113 is formed in a flow path forming plate 112, and two ink supply ports 114 communicating with the pressure generating chamber 113 on both sides are defined in the nozzle plate 110. A hole or a groove and a through hole that defines two common ink chambers 115 communicating with the ink supply ports 114 are formed. The vibration plate 116 is made of an elastically deformable thin plate, abuts on the tip of a piezoelectric vibrator 171 (pressure generating element) such as a piezo element, and sandwiches the nozzle plate 1 with the flow path forming plate 112 therebetween.
It is fixed in a liquid-tight manner with the liquid crystal 10 and constitutes a channel unit 118.

【0030】基台119には、圧電振動子171を振動
可能に収容する収容室120と、流路ユニット118を
支持する開口121とが構成され、圧電振動子171の
先端を開口121から露出させた状態で圧電振動子17
1を固定基板122で固定している。また、基台119
は、振動板116のアイランド部116aを圧電振動子
171に当接させた状態で、流路ユニット118を開口
121に固定して記録ヘッド10を纏めている。
The base 119 is formed with an accommodation chamber 120 for accommodating the piezoelectric vibrator 171 so as to vibrate and an opening 121 for supporting the flow path unit 118. The piezoelectric vibrator 17
1 is fixed by a fixed substrate 122. In addition, base 119
The recording head 10 is assembled by fixing the flow path unit 118 to the opening 121 in a state where the island portion 116a of the vibration plate 116 is in contact with the piezoelectric vibrator 171.

【0031】このように構成した記録ヘッド10におい
て圧電振動子171を駆動するための駆動信号COM
は、図3(B)に示すように、その電圧値が中間電位V
mからスタートした後(ホールドパルス311)、時刻
T1から時刻T2までに最大電位VPSまで一定の勾配
で上昇し(充電パルス312)、時刻T2から時刻T3
まで最大電位VPSを所定時間だけ維持する(ホールド
パルス313)。次に、時刻T3から時刻T4までに最
低電位VLSまで一定の勾配で下降した後(放電パルス
314)、時刻T4から時刻T5まで最低電位VLSを
所定時間だけ維持する(ホールドパルス315)。そし
て、時刻T5から時刻T6までに電圧値は中間電位Vm
まで一定の勾配で上昇する(充電パルス316)。
The driving signal COM for driving the piezoelectric vibrator 171 in the recording head 10 having the above-described configuration is used.
Is, as shown in FIG. 3 (B), the voltage value is the intermediate potential V
After starting from m (hold pulse 311), it rises at a constant gradient from time T1 to time T2 to the maximum potential VPS (charge pulse 312), and from time T2 to time T3.
Until then, the maximum potential VPS is maintained for a predetermined time (hold pulse 313). Next, after falling from the time T3 to the time T4 with a constant gradient to the lowest potential VLS (discharge pulse 314), the lowest potential VLS is maintained for a predetermined time from the time T4 to the time T5 (hold pulse 315). Then, from time T5 to time T6, the voltage value is the intermediate potential Vm.
(Charge pulse 316).

【0032】図3(A)、(B)において、充電パルス
312が圧電振動子171に印加されると、圧電振動子
171は圧力発生室113の容積を膨張させる方に撓
み、圧力発生室113内に負圧を発生させる。その結
果、メニスカスはノズル開口111から引っ込み。次
に、放電パルス314を印加すると、圧電振動子171
は圧力発生室113の容積を収縮させる方向に撓み、圧
力発生室113に正圧が生じる。その結果、ノズル開口
111からインク滴が吐出される。そして、ホールドパ
ルス315が印加された後、充電パルス316を印加し
て、メニスカスの振動を抑える。
3A and 3B, when the charging pulse 312 is applied to the piezoelectric vibrator 171, the piezoelectric vibrator 171 bends to expand the volume of the pressure generating chamber 113, and Generates negative pressure inside. As a result, the meniscus retracts from the nozzle opening 111. Next, when a discharge pulse 314 is applied, the piezoelectric vibrator 171
Deflects in the direction of contracting the volume of the pressure generating chamber 113, and a positive pressure is generated in the pressure generating chamber 113. As a result, ink droplets are ejected from the nozzle openings 111. Then, after the hold pulse 315 is applied, the charging pulse 316 is applied to suppress the meniscus vibration.

【0033】(容量値変化補完のための構成)このよう
に構成した記録ヘッド10において、圧電振動子171
として用いられるピエゾ素子は、駆動信号COMに基づ
いて充電および放電を繰り返す容量性素子であるため、
図2を参照して説明したヘッド駆動回路100は、圧電
振動子171を備える容量性負荷17を駆動する容量性
負荷駆動回路とみなすことがことができる。この容量性
負荷17では、たとえば48個の圧電振動子171のう
ちから印字データSIによって0個ないし48個が選択
されて駆動されるので、そのままでは、ヘッド駆動回路
100では、印字データSIによって負荷の容量値が変
化することになる。すなわち、圧電振動子171の数を
n個とし、1つの圧電振動子171の容量をcとした場
合には、印字データSIに基づいていくつの圧電振動子
171が選択されるかによって、ヘッド駆動回路100
における負荷の容量値は、c×0、c×1、c×2・・
・・c×(n−2)、c×(n−1)、c×nと、cの
0倍ないしn倍の容量値に変化することになる。
(Configuration for Compensating Change in Capacitance Value) In the recording head 10 thus configured, in the piezoelectric vibrator 171
Is a capacitive element that repeats charging and discharging based on the drive signal COM,
The head drive circuit 100 described with reference to FIG. 2 can be regarded as a capacitive load drive circuit that drives the capacitive load 17 including the piezoelectric vibrator 171. In the capacitive load 17, for example, 0 to 48 of the 48 piezoelectric vibrators 171 are selected and driven by the print data SI. Will change. That is, when the number of the piezoelectric vibrators 171 is n and the capacity of one piezoelectric vibrator 171 is c, the head drive depends on how many piezoelectric vibrators 171 are selected based on the print data SI. Circuit 100
, The load capacitance value is c × 0, c × 1, c × 2.
.. C × (n−2), c × (n−1), c × n, and the capacitance value changes from 0 to n times c.

【0034】このような負荷の容量値の変動に伴って駆
動信号COMの波形が変化することを防止するために、
本発明では、まず、印字データSIに基づいてヘッド駆
動回路100における容量性負荷17の容量値を監視す
る負荷容量監視手段21が構成されている。この負荷容
量監視手段21として、本形態では、印字データSIを
反転して出力するノット回路211と、このノット回路
211を介してカウントイネーブル端子に入力される印
字データSIの反転信号に基づいて、今回の駆動の際
に、インク滴の吐出が行われないノズル開口の数、すな
わち、スイッチ回路16においてスイチング素子160
が選択されないために駆動信号COMが印加されない圧
電振動子171の数を数えるカウンタ212とが構成さ
れている。
In order to prevent the waveform of the drive signal COM from changing due to such a change in the capacitance value of the load,
In the present invention, first, a load capacity monitoring unit 21 that monitors the capacitance value of the capacitive load 17 in the head drive circuit 100 based on the print data SI is configured. In the present embodiment, the load capacity monitoring means 21 is configured based on a knot circuit 211 for inverting and outputting the print data SI, and based on an inverted signal of the print data SI input to the count enable terminal via the knot circuit 211. At the time of this drive, the number of nozzle openings in which ink droplets are not ejected, that is, the number of switching elements 160
And a counter 212 that counts the number of piezoelectric vibrators 171 to which the drive signal COM is not applied because is not selected.

【0035】このカウンタ212は、駆動信号COMの
印加されない圧電振動子171の数に応じた信号を出力
する。なお、カウンタ212に対するクロック信号CL
Kも、容量性負荷17を選択するのに用いられるクロッ
ク信号CLKを用いる。また、カウンタ212には、1
周期分の記録が終了するたびに、クリア端子にクリア信
号CLRが入力される。ここで、カウンタ212からの
出力において、そのビットと特定のダミー容量とが対応
しており、たとえば、カウンタ212のMSBがc×2
(m-1) のダミー負荷に対応する。それ故、カウンタ21
2からの出力により最適なダミー負荷を選択できる。
The counter 212 outputs a signal corresponding to the number of piezoelectric vibrators 171 to which the drive signal COM is not applied. Note that the clock signal CL for the counter 212 is
K also uses the clock signal CLK used to select the capacitive load 17. Also, the counter 212 has 1
Each time the recording for the cycle is completed, the clear signal CLR is input to the clear terminal. Here, in the output from the counter 212, the bit corresponds to a specific dummy capacitance. For example, the MSB of the counter 212 is c × 2
It corresponds to the dummy load of (m-1) . Therefore, the counter 21
2, the optimum dummy load can be selected.

【0036】ここで、共通給電線18とグランド線19
との間にはダミー負荷容量選択手段22と容量性ダミー
負荷23とが直列に電気的接続し、これらのダミー負荷
容量選択手段22および複数の容量性ダミー素子230
は、スイッチ回路16および容量性負荷17に対して並
列に電気的接続している。
Here, the common power supply line 18 and the ground line 19
, The dummy load capacitance selecting means 22 and the capacitive dummy load 23 are electrically connected in series, and the dummy load capacitance selecting means 22 and the plurality of capacitive dummy elements 230 are electrically connected.
Are electrically connected in parallel to the switch circuit 16 and the capacitive load 17.

【0037】ダミー負荷容量選択手段22は、スイッチ
回路16と同じ構成のスイッチング素子220から構成
され、このダミー負荷容量選択手段22に対してカウン
タ212から出力された信号(駆動信号COMの印加さ
れない圧電振動子17のカウント値)が入力されてい
る。
The dummy load capacitance selecting means 22 is composed of a switching element 220 having the same configuration as that of the switch circuit 16, and a signal output from the counter 212 to the dummy load capacitance selecting means 22 (a piezoelectric element to which the drive signal COM is not applied). The count value of the vibrator 17) is input.

【0038】容量性ダミー負荷23は、1つの圧電振動
子171がもつ容量値cの2の0乗倍ないし(m−1)
乗倍の容量値、すなわち、c×20、c×21、c×22
・・・・c×2m-3、c×2m-2、c×2m-1を有するm
個の容量性ダミー素子230から構成され、これらの容
量性ダミー素子230はいずれも、ダミー負荷容量選択
手段22のスイッチング素子220に直列に電気的接続
している。
The capacitive dummy load 23 has a capacitance value c of one piezoelectric vibrator 171 of 2 to the power of 0 to (m-1).
Multiplied capacitance values, ie, c × 2 0 , c × 2 1 , c × 2 2
... M having c × 2 m−3 , c × 2 m−2 and c × 2 m−1
Each of the dummy dummy elements 230 is electrically connected in series to the switching element 220 of the dummy load capacitance selecting means 22.

【0039】従って、負荷容量監視手段21では、印字
データSIの反転信号からのカウントにより、スイッチ
回路16においてスイチング素子160が選択されない
ために駆動信号COMが印加されない圧電振動子171
の数を数えることにより容量性負荷17の容量値を監視
できるともに、この監視結果に基づいて、ダミー負荷容
量選択手段22では所定の容量値を備える容量性ダミー
素子230に直列に電気的接続しているスイッチング素
子220をオン状態にする。その結果、容量性ダミー負
荷23では、容量性負荷17の容量値変化を補完するよ
うに容量値が変化し、容量性ダミー負荷23の容量値
(選択された容量性ダミー素子230の容量値の和)
と、容量性負荷17の容量値(選択された圧電振動子1
71の容量値の和)との和が一定に保たれる。
Therefore, in the load capacitance monitoring means 21, the piezoelectric vibrator 171 to which the drive signal COM is not applied because the switching element 160 is not selected in the switch circuit 16 by the counting from the inverted signal of the print data SI.
By counting the number, the capacitance value of the capacitive load 17 can be monitored, and based on the monitoring result, the dummy load capacitance selecting means 22 electrically connects in series to the capacitive dummy element 230 having a predetermined capacitance value. The switching element 220 is turned on. As a result, the capacitance value of the capacitive dummy load 23 changes so as to complement the change in the capacitance value of the capacitive load 17, and the capacitance value of the capacitive dummy load 23 (the capacitance value of the selected capacitive dummy element 230). sum)
And the capacitance value of the capacitive load 17 (the selected piezoelectric vibrator 1
(The sum of the capacitance values of R.71 and R.71) is kept constant.

【0040】従って、共通給電線18とグランド線19
との間に電気的接続する容量値(容量性負荷17の容量
値と容量性ダミー負荷23の容量値との和)は、容量性
負荷17において容量値がどのレベルになっても一定で
あるので、駆動対象となる実際の負荷(容量性負荷1
7)の容量値が変動しても駆動信号COMに波形の乱れ
が発生せず、各圧電信号子171を安定に駆動すること
ができる。
Therefore, the common power supply line 18 and the ground line 19
(The sum of the capacitance value of the capacitive load 17 and the capacitance value of the capacitive dummy load 23) is constant regardless of the capacitance value of the capacitive load 17 at any level. Therefore, the actual load to be driven (capacitive load 1
Even if the capacitance value of 7) fluctuates, the waveform of the drive signal COM is not disturbed, and each piezoelectric signal element 171 can be driven stably.

【0041】(駆動信号生成回路の構成)このように、
本形態では、容量性負荷17に対して容量性ダミー負荷
23を設けることにより、負荷全体の容量値に変動がな
いことを利用して、駆動信号生成回路8を、図4に示す
ように構成してある。
(Configuration of drive signal generation circuit)
In this embodiment, the drive signal generation circuit 8 is configured as shown in FIG. 4 by providing the capacitive dummy load 23 with respect to the capacitive load 17 and utilizing the fact that there is no change in the capacitance value of the entire load. I have.

【0042】図4は、本形態の駆動信号生成回路の等価
回路図である。
FIG. 4 is an equivalent circuit diagram of the drive signal generation circuit of this embodiment.

【0043】図4において、本形態の駆動信号生成回路
8は、電源生成部80(図1(A)を参照。)に形成さ
れた電位の異なる複数の定電圧電源V20、V−10、
V−5と、これらの定電圧電源V20、V−10、V−
5と共通給電線18との間において直列接続されたMO
S−FETM37、M40、M39およびインダクタL
5、L6、L7と、MOS−FETM37、M40、M
39を所定のタイミングでオンオフさせることにより所
定の波形をもつ駆動信号COMを共通給電線18に出力
させる制御信号V2、V6、V7を出力する波形制御部
6とを備えている。
In FIG. 4, the drive signal generation circuit 8 of the present embodiment includes a plurality of constant voltage power supplies V20, V-10, which have different potentials and are formed in a power supply generation section 80 (see FIG. 1A).
V-5 and these constant voltage power supplies V20, V-10, V-
5 connected in series between the power supply line 5 and the common power supply line 18.
S-FETs M37, M40, M39 and inductor L
5, L6, L7 and MOS-FETs M37, M40, M
A waveform control unit 6 outputs control signals V2, V6, and V7 for outputting a drive signal COM having a predetermined waveform to the common power supply line 18 by turning on and off the control signal 39 at a predetermined timing.

【0044】すなわち、共通給電線18に対しては、+
20Vの直流電源を生成する定電圧電源V+20から逆
電流防止用のダイオードD13およびMOS−FETM
37を介して電源供給される0.5μHのインダクタL
5と、MOS−FETM37のゲート電圧を制御してイ
ンダクタL5に対する電源供給を制御する制御信号V2
とを備える第1の波形生成部81が構成されている。な
お、MOS−FETM37にはバイアス抵抗R27が接
続されている。この第1の波形生成部81において、定
電圧電源V20は、図5(A)に示すように、pnp型
トランジスタ511、インダクタ512、平滑用コンデ
ンサ513、ダイオード514、コントローラ515か
らなるスイッチング電源であり、コントローラ515が
インダクタ512からの出力電圧を検出し、その検出結
果に基づいてpnp型トランジスタ511をオン、オフ
制御することにより+20Vの定電圧が生成される。
That is, for the common feed line 18,
A diode D13 for preventing reverse current and a MOS-FET M from a constant voltage power supply V + 20 for generating a DC power supply of 20 V;
0.5 μH inductor L supplied via
5 and a control signal V2 for controlling power supply to the inductor L5 by controlling the gate voltage of the MOS-FET M37.
The first waveform generator 81 having the following configuration is provided. Incidentally, a bias resistor R27 is connected to the MOS-FET M37. In the first waveform generator 81, the constant voltage power supply V20 is a switching power supply including a pnp transistor 511, an inductor 512, a smoothing capacitor 513, a diode 514, and a controller 515, as shown in FIG. The controller 515 detects the output voltage from the inductor 512, and on / off controls the pnp transistor 511 based on the detection result, thereby generating a constant voltage of + 20V.

【0045】再び図4において、また、共通給電線18
には、+9Vの直流電源を生成する定電圧電源V−10
から逆電流防止用のダイオードD14およびMOS−F
ETM40を介して電源供給される0.5μHのインダ
クタL6と、MOS−FETM40のゲート電圧を制御
してインダクタL6に対する電源供給を制御する制御信
号V6とを備える第2の波形生成部82が構成されてい
る。なお、MOS−FETM40にはバイアス抵抗R3
2が接続されている。この第2の波形生成部82におい
て、定電圧電源V−10は、図5(B)に示すように、
npn型トランジスタ521、インダクタ522、平滑
用コンデンサ523、ダイオード524、コントローラ
525からなるスイッチング電源であり、コントローラ
525がインダクタ522からの出力電圧を検出し、そ
の検出結果に基づいてnpn型トランジスタ521をオ
ン、オフ制御することにより+10Vの定電圧が生成さ
れる。
Referring again to FIG.
Has a constant voltage power supply V-10 which generates a + 9V DC power supply.
D14 and MOS-F for preventing reverse current
A second waveform generator 82 is provided which includes an inductor L6 of 0.5 μH supplied with power via the ETM 40, and a control signal V6 for controlling power supply to the inductor L6 by controlling a gate voltage of the MOS-FET M40. ing. The MOS-FET M40 has a bias resistor R3
2 are connected. In the second waveform generator 82, the constant voltage power supply V-10 is connected to
A switching power supply including an npn transistor 521, an inductor 522, a smoothing capacitor 523, a diode 524, and a controller 525. The controller 525 detects an output voltage from the inductor 522, and turns on the npn transistor 521 based on the detection result. , A constant voltage of +10 V is generated.

【0046】再び図4において、さらに、共通給電線1
8に対しては、+5.8Vの直流電源を生成する定電圧
電源V−5から逆電流防止用のダイオードD15および
MOS−FETM39を介して電源供給される0.5μ
HのインダクタL7と、MOS−FETM39のゲート
電圧を制御してインダクタL7に対する電源供給を制御
する制御信号V7とを備える第3の波形生成部83が構
成されている。なお、MOS−FETM39にはバイア
ス抵抗R33が接続されている。この第3の波形生成部
83において、定電圧電源V−5は、図5(C)に示す
ように、pnp型トランジスタ531、インダクタ53
2、平滑用コンデンサ533、ダイオード534、コン
トローラ535からなるスイッチング電源であり、コン
トローラ535がインダクタ532からの出力電圧を検
出し、その検出結果に基づいてnpn型トランジスタ5
31をオン、オフ制御することにより+5.8Vの定電
圧が生成される。
Referring again to FIG.
8 is supplied from a constant voltage power supply V-5 that generates a + 5.8V DC power supply via a reverse current prevention diode D15 and a MOS-FET M39 to 0.5 .mu.m.
A third waveform generation unit 83 including an H inductor L7 and a control signal V7 that controls the power supply to the inductor L7 by controlling the gate voltage of the MOS-FET M39 is configured. Incidentally, a bias resistor R33 is connected to the MOS-FET M39. In the third waveform generation unit 83, the constant voltage power supply V-5 includes a pnp transistor 531 and an inductor 53, as shown in FIG.
2, a switching power supply including a smoothing capacitor 533, a diode 534, and a controller 535. The controller 535 detects an output voltage from the inductor 532, and based on the detection result, determines whether the npn transistor 5
A constant voltage of +5.8 V is generated by controlling on / off of 31.

【0047】なお、共通給電線18には1μFで表され
た容量負荷C1が接続され、前述のとおり、この容量負
荷C1の容量は一定である。
Note that a capacitive load C1 represented by 1 μF is connected to the common power supply line 18, and the capacitance of the capacitive load C1 is constant as described above.

【0048】このように構成した駆動信号生成回路8に
おいて、図3(B)を参照して説明した駆動波形COM
を生成する動作を図4および図6を参照して説明する。
In the drive signal generation circuit 8 configured as described above, the drive waveform COM described with reference to FIG.
Will be described with reference to FIG. 4 and FIG.

【0049】図6(A)は、電圧VCOM、および各ポ
イントI10、I20、I30で計測した電流I1、I
2、I3の波形図である。図6(B)、(C)、(D)
はそれぞれ、制御信号V2、V6、V7の波形図であ
る。この図は定常状態における波形であるが、この前に
予め、後述する充電パルス316を用いてグランドから
の中間電位(ホールドパルス311の電位)にしてお
く。
FIG. 6A shows the voltage VCOM and the currents I1, I2 measured at the points I10, I20, I30.
FIG. 2 is a waveform chart of I3. FIG. 6 (B), (C), (D)
Is a waveform diagram of control signals V2, V6, and V7, respectively. This figure shows a waveform in a steady state, but before that, an intermediate potential (potential of the hold pulse 311) from the ground is previously set by using a charging pulse 316 described later.

【0050】これらの図において、時刻T1〜T2まで
の期間、制御信号V2がローレベルになるが、MOS−
FETM37はゲート電位がソース電位より4V程度下
がるとオンになる。その結果、図6(A)に示すよう
に、インダクタL5には電流I1が流れるとともに、そ
のとき容量負荷に向かって電流が流れ込むが、インダク
タL5に逆起電力が生じるため、インダクタL5と負荷
容量で決まる周期の正弦波の一部が、電源V20、波形
中ホールドパルス311の電位との差の振幅で、充電パ
ルス312で示すように、共通給電線18に出現する。
次に、電位の傾きが0になると、負荷から電流が電源V
20に流れ込もうとするが、ダイオードD13によって
逆流はせず、駆動電位VCOMはそのまま平坦となる。
その後、制御信号V2をハイレベルにしてMOS−FE
TM37をオフにする。
In these figures, the control signal V2 is at the low level during the period from the time T1 to the time T2.
The FET M37 is turned on when the gate potential drops by about 4 V from the source potential. As a result, as shown in FIG. 6A, while the current I1 flows through the inductor L5 and the current flows toward the capacitive load at that time, a back electromotive force is generated in the inductor L5. A part of the sine wave having the cycle determined by the above appears on the common power supply line 18 as indicated by the charging pulse 312 with the amplitude of the difference between the potential of the power supply V20 and the hold pulse 311 in the waveform.
Next, when the gradient of the potential becomes 0, the current flows from the load to the power supply V.
20, but does not flow backward due to the diode D13, and the drive potential VCOM becomes flat as it is.
After that, the control signal V2 is set to the high level to set the MOS-FE
Turn off TM37.

【0051】次に、時刻T3〜T4までの期間、制御信
号V6がハイレベルになるが、MOS−FETM40は
ゲート電位がソース電位より4V程度上がるとオンにな
る。その結果、図6(A)に示すように、インダクタL
6には電流I2が流れるとともに、そのとき容量負荷か
ら電流が流れ込むが、インダクタL6に逆起電力が生じ
るため、インダクタL6と負荷容量で決まる周期の正弦
波の一部が、電源V−10、波形中ホールドパルス31
3の電位との差の振幅で、放電パルス314で示すよう
に、共通給電線18に出現する。次に、電位の傾きが0
になると、負荷から電流が電源V−10に流れ込もうと
するが、ダイオードD14によって逆流はせず、駆動電
位VCOMはそのまま平坦となる。その後、制御信号V
6をローレベルにしてMOS−FETM40をオフにす
る。
Next, during a period from time T3 to time T4, the control signal V6 is at a high level, but the MOS-FET M40 is turned on when the gate potential rises about 4V from the source potential. As a result, as shown in FIG.
6, a current flows from a capacitive load at that time. However, since a back electromotive force is generated in the inductor L6, a part of a sine wave having a cycle determined by the inductor L6 and the load capacity is supplied to the power supply V-10, Hold pulse 31 in waveform
3 and appear on the common power supply line 18 as indicated by the discharge pulse 314 at the amplitude of the difference from the potential of the potential 3. Next, the potential gradient is 0
, The current tries to flow from the load to the power supply V-10, but does not flow backward due to the diode D14, and the driving potential VCOM becomes flat as it is. After that, the control signal V
6 is set to low level to turn off the MOS-FET M40.

【0052】次に、時刻T5〜T6までの期間、制御信
号V7がローレベルになるが、MOS−FETM39は
ゲート電位がソース電位より4V程度下がるとオンにな
る。その結果、図6(A)に示すように、インダクタL
7には電流I3が流れるとともに、そのとき容量負荷に
向かって電流が流れ込むが、インダクタL7に逆起電力
が生じるため、インダクタL7と負荷容量で決まる周期
の正弦波の一部が、電源V−5、波形中ホールドパルス
315の電位との差の振幅で、充電パルス316で示す
ように、共通給電線18に出現する。次に、電位の傾き
が0になると、負荷から電流が電源V−5に流れ込もう
とするが、ダイオードD15によって逆流はせず、駆動
電位VCOMはそのまま平坦となる。その後、制御信号
V7をハイレベルにしてMOS−FETM39をオフに
する。
Next, during the period from time T5 to T6, the control signal V7 is at a low level, but the MOS-FET M39 is turned on when the gate potential falls about 4V from the source potential. As a result, as shown in FIG.
7, a current flows into the capacitive load at that time. However, since a back electromotive force is generated in the inductor L7, a part of a sine wave having a cycle determined by the inductor L7 and the load capacitance is generated by the power supply V−. 5. The amplitude of the difference between the potential of the hold pulse 315 in the waveform and the potential appears on the common power supply line 18 as indicated by the charging pulse 316. Next, when the potential gradient becomes 0, the current tries to flow from the load to the power supply V-5, but does not flow backward due to the diode D15, and the drive potential VCOM becomes flat as it is. Thereafter, the control signal V7 is set to the high level to turn off the MOS-FET M39.

【0053】その結果、電圧VCOMは、図3(B)を
参照して説明した駆動信号COMと同様、ホールドパル
ス311、充電パルス312、ホールドパルス313、
放電パルス314、ホールドパルス315、充電パルス
316が出現することになる。
As a result, the voltage VCOM becomes equal to the hold pulse 311, the charge pulse 312, the hold pulse 313, and the drive signal COM described with reference to FIG.
A discharge pulse 314, a hold pulse 315, and a charge pulse 316 appear.

【0054】このように、本形態では、容量値が変動す
るような負荷を安定に駆動することを目的に負荷の容量
変動を補完し、負荷の容量値を一定に保つ構成を採用し
たことを利用して、インダクタL5、L6、L7の逆起
電力により駆動信号COMを生成している。従って、駆
動信号COMのピーク電圧からみれば、低い電圧の定電
圧電源で済み、かつ、プッシュルプル接続したトランジ
スタを用いる必要がない。それ故、消費電力が小さくて
済み、かつ、トランジスタに対する発熱対策が不要であ
る。
As described above, the present embodiment employs a configuration in which the load capacity fluctuation is complemented and the load capacity value is kept constant in order to stably drive a load whose capacity value fluctuates. The driving signal COM is generated using the back electromotive force of the inductors L5, L6, and L7. Therefore, from the viewpoint of the peak voltage of the drive signal COM, a low-voltage constant-voltage power supply is required, and there is no need to use a push-pull-pull transistor. Therefore, the power consumption is small, and no countermeasures against heat generation for the transistor are required.

【0055】なお、駆動信号COMの精度を高めるため
には、共通給電線18に対しては、本形態の駆動信号生
成回路8に対して並列にアンプを接続し、この駆動信号
生成回路8から出力される駆動信号COMに対する波形
整形を行ってもよい。
In order to improve the accuracy of the drive signal COM, an amplifier is connected to the common power supply line 18 in parallel with the drive signal generation circuit 8 of this embodiment, and the drive signal generation circuit 8 Waveform shaping may be performed on the output drive signal COM.

【0056】また、図2において、負荷容量監視手段よ
りも後段の構成についても、シフトレジスタ13、ラッ
チ回路14、レベルシフタ15、スイッチ回路16およ
び圧電振動子171を有する構成にし、印字データSI
だけを反転させた構成であってもよい。
In FIG. 2, the configuration subsequent to the load capacity monitoring means also includes a shift register 13, a latch circuit 14, a level shifter 15, a switch circuit 16 and a piezoelectric vibrator 171, and print data SI.
May be inverted.

【0057】[0057]

【発明の効果】以上説明したように、本発明に係る容量
性負荷駆動回路、およびそれをヘッド駆動回路に用いた
インクジェット記録装置では、容量性負荷の容量値の変
化を補完するように容量性ダミー負荷の容量値が調整さ
れるので、容量性負荷において容量値がどのレベルにな
っても、共通の給電線とグランド線との間に並列に電気
的接続する容量値(容量性負荷の容量値と容量性ダミー
負荷の容量値との和/容量性負荷において選択された圧
電振動子の容量値の和と、容量性ダミー負荷において選
択された容量性ダミー素子の容量値の和との総和)は一
定である。従って、容量値が変動するような負荷であっ
ても圧電振動子などの容量性負荷を安定に駆動すること
ができる。
As described above, in the capacitive load driving circuit according to the present invention and the ink jet recording apparatus using the same in the head driving circuit, the capacitive load driving circuit compensates for the change in the capacitance value of the capacitive load. Since the capacitance value of the dummy load is adjusted, regardless of the capacitance value of the capacitive load, the capacitance value (capacitance of the capacitive load) that is electrically connected in parallel between the common power supply line and the ground line Sum of the capacitance value of the piezoelectric vibrator selected in the capacitive load and the sum of the capacitance values of the capacitive dummy elements selected in the capacitive dummy load. ) Is constant. Therefore, a capacitive load such as a piezoelectric vibrator can be driven stably even with a load whose capacitance value fluctuates.

【0058】また、負荷の容量値が変動しないのであれ
ば、インダクタへの通電を所定のタイミングでオン、オ
フすることにより、共通給電線に所定の波形の駆動信号
を出現させるような駆動信号生成回路を用いることがで
き、このような駆動信号生成回路であれば、プッシュプ
ル接続された2つのトランジスタで電流増幅する必要が
ないので、消費電力が小さく、かつ、トランジスタに対
する発熱対策が不要である。
If the capacitance value of the load does not fluctuate, by turning on and off the power supply to the inductor at a predetermined timing, a drive signal generation such that a drive signal having a predetermined waveform appears on the common power supply line. A circuit can be used. With such a drive signal generation circuit, it is not necessary to amplify the current by using two transistors connected in a push-pull manner, so that the power consumption is small and no countermeasures against heat generation for the transistors are required. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は、本発明を適用したインクジェット記
録装置の機能ブロック図、(B)は、この記録装置で用
いる印字データとクロック信号の波形図である。
FIG. 1A is a functional block diagram of an ink jet recording apparatus to which the present invention is applied, and FIG. 1B is a waveform diagram of print data and a clock signal used in the recording apparatus.

【図2】図1に示すインクジェット記録装置の記録ヘッ
ド駆動回路の要部を示す回路図である。
FIG. 2 is a circuit diagram showing a main part of a recording head drive circuit of the ink jet recording apparatus shown in FIG.

【図3】(A)、(B)はそれぞれ、図2に示すインク
ジェット記録装置の記録ヘッドの機械的構造を示す説明
図、およびそれを駆動するための駆動信号の一例を示す
波形図である。
FIGS. 3A and 3B are an explanatory diagram showing a mechanical structure of a recording head of the inkjet recording device shown in FIG. 2 and a waveform diagram showing an example of a driving signal for driving the recording head. .

【図4】図1に示すインクジェット記録装置に構成した
駆動信号生成回路の等価回路図である。
FIG. 4 is an equivalent circuit diagram of a drive signal generation circuit configured in the ink jet recording apparatus shown in FIG.

【図5】(A)、(B)、(C)はそれぞれ、図1に示
すインクジェット記録装置に構成した電源生成部の等価
回路図である。
FIGS. 5A, 5B, and 5C are equivalent circuit diagrams of a power generation unit included in the inkjet recording apparatus shown in FIG. 1;

【図6】(A)、(B)、(C)、(D)はそれぞれ、
図4に示す各ポイントでの電圧あるいは電流の計測結果
を示す波形図、第1の波形生成部の制御信号の波形図、
第2の波形生成部の制御信号の波形図、および第3の波
形生成部の制御信号の波形図である。
FIG. 6 (A), (B), (C), (D)
FIG. 4 is a waveform diagram showing measurement results of voltage or current at each point shown in FIG. 4, a waveform diagram of a control signal of the first waveform generation unit,
FIG. 7 is a waveform diagram of a control signal of a second waveform generator and a waveform diagram of a control signal of a third waveform generator.

【符号の説明】[Explanation of symbols]

1 プリントコントローラ 2 プリントエンジン 6 制御部 8 駆動信号生成回路 10 記録ヘッド 13 シフトレジスタ 14 ラッチ回路 15 レベルシフタ 16 スイッチ回路 17 容量性負荷 18 共通給電線 19 グランド線 21 負荷容量監視手段 22 ダミー負荷容量選択手段 23 容量性ダミー負荷 80 電源生成部 100 ヘッド駆動回路 160 スイッチ回路のスイッチング素子 171 圧電振動子(容量性素子) 211 ノット回路 212 カウンタ 220 ダミー負荷容量選択手段のスイッチング素子 230 容量性ダミー負荷の容量性ダミー素子 SI 印字データ CLK クロック信号 DESCRIPTION OF SYMBOLS 1 Print controller 2 Print engine 6 Control part 8 Drive signal generation circuit 10 Recording head 13 Shift register 14 Latch circuit 15 Level shifter 16 Switch circuit 17 Capacitive load 18 Common feed line 19 Ground line 21 Load capacity monitoring means 22 Dummy load capacity selection means Reference Signs List 23 Capacitive dummy load 80 Power generation unit 100 Head drive circuit 160 Switching element of switch circuit 171 Piezoelectric vibrator (capacitive element) 211 Knot circuit 212 Counter 220 Switching element of dummy load capacitance selecting means 230 Capacitance of capacitive dummy load Dummy element SI Print data CLK Clock signal

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 選択信号に基づいて容量値が変化する容
量性負荷と、該容量性負荷に並列に電気的接続し、容量
値を選択可能な容量性ダミー負荷と、該容量性ダミー負
荷および前記容量性負荷に対して共通の給電線を介して
駆動信号を供給する駆動信号生成回路と、前記容量性負
荷の容量値を監視する負荷容量監視手段と、該負荷容量
監視手段の監視結果に基づいて前記容量性ダミー負荷の
容量値を選択して当該容量性ダミー負荷の容量値と前記
容量性負荷の容量値との和を一定に保つダミー負荷容量
選択手段とを有することを特徴とする容量性負荷駆動回
路。
A capacitive load whose capacitance value changes based on a selection signal; a capacitive dummy load electrically connected to the capacitive load in parallel to select a capacitance value; A drive signal generation circuit that supplies a drive signal to the capacitive load via a common power supply line, a load capacity monitoring unit that monitors a capacitance value of the capacitive load, and a monitoring result of the load capacity monitoring unit. A dummy load capacitance selecting means for selecting a capacitance value of the capacitive dummy load based on the capacitance value and keeping a sum of a capacitance value of the capacitive dummy load and a capacitance value of the capacitive load constant. Capacitive load drive circuit.
【請求項2】 請求項1において、前記負荷容量監視手
段は、前記選択信号に基づいて前記容量性負荷の容量値
を監視するように構成されていることを特徴とする容量
性負荷駆動回路。
2. The capacitive load driving circuit according to claim 1, wherein said load capacitance monitoring means is configured to monitor a capacitance value of said capacitive load based on said selection signal.
【請求項3】 請求項1または2において、前記駆動信
号生成回路は、電位の異なる複数の定電圧電源と、該複
数の定電圧電源と前記給電線との各間において直列に電
気的接続された複数のスイッチング素子および複数のイ
ンダクタと、当該複数のスイッチング素子を所定のタイ
ミングでオンオフさせることにより所定の波形をもつ駆
動信号を前記給電線に出力させる波形制御手段とを備え
ていることを特徴とする容量性負荷駆動回路。
3. The drive signal generation circuit according to claim 1, wherein the drive signal generation circuit is electrically connected in series between the plurality of constant voltage power supplies having different potentials and each of the plurality of constant voltage power supplies and the power supply line. A plurality of switching elements and a plurality of inductors, and waveform control means for outputting a drive signal having a predetermined waveform to the power supply line by turning on and off the plurality of switching elements at a predetermined timing. And a capacitive load drive circuit.
【請求項4】 請求項1ないし3のいずれかにおいて、
前記容量性負荷は、前記選択信号に基づいて選択される
n個の容量性素子を備えるとともに、該n個の容量性素
子の各々は等しい容量値を有し、 前記容量性負荷の容量値は、前記選択信号に基づいて前
記n個の容量性素子から0個ないしn個が選択されるこ
とにより、当該1つの容量性素子が有する容量値の0倍
ないしn倍の容量値をもつように変化することを特徴と
する容量性負荷駆動回路。
4. The method according to claim 1, wherein
The capacitive load includes n capacitive elements selected based on the selection signal, and each of the n capacitive elements has an equal capacitance value. By selecting 0 to n out of the n capacitive elements based on the selection signal, a capacitance value of 0 to n times the capacitance value of the one capacitive element is selected. A capacitive load driving circuit characterized by changing.
【請求項5】 請求項4において、前記容量性ダミー負
荷は、前記容量性素子がもつ容量値の2の0乗倍ないし
(m−1)乗倍の容量値を有するm個の容量性ダミー素
子を備え、 前記ダミー負荷容量選択手段は、前記容量性ダミー負荷
を構成する前記容量性ダミー素子から0個ないしm個を
選択することにより前記容量性ダミー負荷から容量値を
選択して当該容量性ダミー負荷の容量値と前記容量性負
荷と容量値との和を一定に保つことを特徴とする容量性
負荷駆動回路。
5. The capacitive dummy load according to claim 4, wherein the capacitive dummy load has m capacitive dummy capacitances having a capacitance value of 2 0 to (m−1) times the capacitance value of the capacitive element. The dummy load capacitance selecting means selects from 0 to m capacitive dummy elements constituting the capacitive dummy load, thereby selecting a capacitance value from the capacitive dummy load and selecting the capacitance value. A capacitive load driving circuit for maintaining a constant value of a capacitive dummy load and a sum of the capacitive load and the capacitive value.
【請求項6】 請求項4または5において、前記容量性
負荷駆動回路を記録ヘッド駆動回路して備えるインクジ
ェット記録装置であって、 前記容量性負荷として、インクジェットノズルにおいて
n個の圧力発生室をそれぞれ収縮させて当該圧力発生室
内のインクを前記ノズル開口からインク滴として吐出さ
せるn個の圧力発生素子を備えていることを特徴とする
インクジェット記録装置。
6. The ink jet recording apparatus according to claim 4, wherein said capacitive load driving circuit is provided as a recording head driving circuit, and wherein said capacitive load includes n pressure generating chambers in an ink jet nozzle. An ink jet recording apparatus comprising: n pressure generating elements that contract to discharge ink in the pressure generating chamber from the nozzle openings as ink droplets.
JP13580298A 1998-05-18 1998-05-18 Capacitive load drive circuit and ink-jet recording apparatus Withdrawn JPH11320872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13580298A JPH11320872A (en) 1998-05-18 1998-05-18 Capacitive load drive circuit and ink-jet recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13580298A JPH11320872A (en) 1998-05-18 1998-05-18 Capacitive load drive circuit and ink-jet recording apparatus

Publications (1)

Publication Number Publication Date
JPH11320872A true JPH11320872A (en) 1999-11-24

Family

ID=15160170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13580298A Withdrawn JPH11320872A (en) 1998-05-18 1998-05-18 Capacitive load drive circuit and ink-jet recording apparatus

Country Status (1)

Country Link
JP (1) JPH11320872A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009107246A (en) * 2007-10-31 2009-05-21 Seiko Epson Corp Liquid droplet discharging head, head unit, liquid droplet discharging apparatus, and method for driving liquid droplet discharging head
US7686408B2 (en) 2005-08-31 2010-03-30 Seiko Epson Corporation Electrically-chargeable element control device, liquid ejection device, and method for controlling electrically-chargeable element
US7726759B2 (en) 2005-02-21 2010-06-01 Fujifilm Corporation Image forming apparatus
JP2011178080A (en) * 2010-03-02 2011-09-15 Mimaki Engineering Co Ltd Inkjet printer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7726759B2 (en) 2005-02-21 2010-06-01 Fujifilm Corporation Image forming apparatus
US7686408B2 (en) 2005-08-31 2010-03-30 Seiko Epson Corporation Electrically-chargeable element control device, liquid ejection device, and method for controlling electrically-chargeable element
JP2009107246A (en) * 2007-10-31 2009-05-21 Seiko Epson Corp Liquid droplet discharging head, head unit, liquid droplet discharging apparatus, and method for driving liquid droplet discharging head
JP2011178080A (en) * 2010-03-02 2011-09-15 Mimaki Engineering Co Ltd Inkjet printer

Similar Documents

Publication Publication Date Title
US7049756B2 (en) Capacitive load driving circuit, capacitive load driving method, and apparatus using the same
US8240798B2 (en) Head drive apparatus of inkjet printer and inkjet printer
US7625056B2 (en) Device and method for driving jetting head
JP4992447B2 (en) Capacitive load drive circuit and image forming apparatus
JP2000238262A (en) Ink jet recorder
US8596740B2 (en) Liquid jet apparatus and printing apparatus
JP2000218834A (en) Apparatus and method for driving ink jet printing head
JP3797161B2 (en) Ink jet printer head drive apparatus and drive method
JPH11320872A (en) Capacitive load drive circuit and ink-jet recording apparatus
JP4774924B2 (en) Piezoelectric element drive circuit and liquid ejection device
JP2002273874A (en) Device and method for driving head of ink-jet printer
JP2003118113A (en) Ink-jet recorder and its driving method
US10981379B2 (en) Drive circuit and liquid ejecting apparatus
JP4774936B2 (en) Piezoelectric element drive circuit and liquid ejection device
JP2003118107A (en) Liquid jet apparatus, driving method for the apparatus, and computer readable recording medium
JP2002059545A (en) Driving power control for printing device
JPH11268266A (en) Method for driving ink-jet recording apparatus
US10864720B2 (en) Drive circuit and liquid ejecting apparatus
JP3721876B2 (en) Inkjet recording device
JP2007143277A (en) Drive circuit for piezoelectric elements and liquid discharging device
JPH06127034A (en) Device for driving piezoelectric element
JP3329354B2 (en) Driving circuit and driving method for inkjet recording head
JP2000211126A (en) Drive circuit of ink-jet head
JP2000280467A (en) Ink jet recorder and manufacture thereof
JP2002337334A (en) Ink jet recorder and its driving method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802