JPH11312387A - 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ - Google Patents
多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップInfo
- Publication number
- JPH11312387A JPH11312387A JP11086317A JP8631799A JPH11312387A JP H11312387 A JPH11312387 A JP H11312387A JP 11086317 A JP11086317 A JP 11086317A JP 8631799 A JP8631799 A JP 8631799A JP H11312387 A JPH11312387 A JP H11312387A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- chip
- predetermined
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 発生回路系の至る所に設けられている論理回
路を必要とせず、発生回路系又はチップを将来変更する
ために必要な何らかの変化に適応するフレキシビリティ
が得られるように、多重電圧発生回路チップ内の電圧発
生回路を制御するための装置を提供すること。 【解決手段】 チップ上の電圧発生回路系を構成する複
数の電圧発生回路は、集中型電圧発生回路制御装置によ
り制御される。電圧発生回路制御装置は、チップ上の種
々のデバイスからの制御信号を受信するステートマシン
を有するコントローラを有している。受信信号から、コ
ントローラは、発生回路によって必要とされる動作の各
期間中の所定のプログラムシーケンスに従って、電圧発
生回路系及びチップ上の他の回路への制御信号を発生し
て、チップ上の回路への所要の安定した電圧を給電す
る。
路を必要とせず、発生回路系又はチップを将来変更する
ために必要な何らかの変化に適応するフレキシビリティ
が得られるように、多重電圧発生回路チップ内の電圧発
生回路を制御するための装置を提供すること。 【解決手段】 チップ上の電圧発生回路系を構成する複
数の電圧発生回路は、集中型電圧発生回路制御装置によ
り制御される。電圧発生回路制御装置は、チップ上の種
々のデバイスからの制御信号を受信するステートマシン
を有するコントローラを有している。受信信号から、コ
ントローラは、発生回路によって必要とされる動作の各
期間中の所定のプログラムシーケンスに従って、電圧発
生回路系及びチップ上の他の回路への制御信号を発生し
て、チップ上の回路への所要の安定した電圧を給電す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）チップのようなチップ
で使用される多重電圧発生回路の種々の位相の操作を制
御するための装置に関する。
ダムアクセスメモリ（ＤＲＡＭ）チップのようなチップ
で使用される多重電圧発生回路の種々の位相の操作を制
御するための装置に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）チップのような最近のチップは、種々の動
作期間中、多数の異なった電圧が、複数の発生回路によ
ってチップ上で発生され、複数の発生回路は、そのスタ
ートアップ時間シーケンスに関して制御される。
（ＤＲＡＭ）チップのような最近のチップは、種々の動
作期間中、多数の異なった電圧が、複数の発生回路によ
ってチップ上で発生され、複数の発生回路は、そのスタ
ートアップ時間シーケンスに関して制御される。
【０００３】１９９４年６月７日付け米国特許明細書第
５３１９６０１号公報（Ｋａｗａｔａ他）には、ＤＲＡ
Ｍ用の電力給電スタートアップ回路が開示されており、
その際、電力がスイッチオンされた後、中間電位の立ち
上がり時間は短くなり、電流消費は低いままである。こ
の電力給電回路は、パワーオン検出回路と内部電力給電
回路の両方を有しており、パワーオン検出回路は、外部
電力給電電位が所定電位に達して、第１及び第２の検出
信号を発生する時点を検出し、内部電力給電回路は、内
部電力給電電位を発生する。電力給電回路は、更に、第
１の中間電位発生回路を有しており、この中間電位発生
回路は、外部電力給電電位からの第１の中間電位を発生
して、この電位を中間電位給電ノードに供給する。第１
検出信号が形成され、第１の中間電位が所定電位に達し
た際、第１の中間電位発生回路は、第１の中間電位の、
中間電位給電ノードへの給電及び中間電位発生機能を停
止する。第２の検出信号が発生されて、第２の中間電位
が給電ノードに供給された際に、第２の中間電位発生回
路は、内部電力源電位からの第２の中間電位を発生す
る。第１の中間電位発生回路は、第２の中間電位発生回
路よりも大きな駆動能力を有しており、それにより、電
力がスイッチオンされた後の中間電位の立ち上がり時間
を短くすることができ、その結果、全電流消費を低減す
ることができる。
５３１９６０１号公報（Ｋａｗａｔａ他）には、ＤＲＡ
Ｍ用の電力給電スタートアップ回路が開示されており、
その際、電力がスイッチオンされた後、中間電位の立ち
上がり時間は短くなり、電流消費は低いままである。こ
の電力給電回路は、パワーオン検出回路と内部電力給電
回路の両方を有しており、パワーオン検出回路は、外部
電力給電電位が所定電位に達して、第１及び第２の検出
信号を発生する時点を検出し、内部電力給電回路は、内
部電力給電電位を発生する。電力給電回路は、更に、第
１の中間電位発生回路を有しており、この中間電位発生
回路は、外部電力給電電位からの第１の中間電位を発生
して、この電位を中間電位給電ノードに供給する。第１
検出信号が形成され、第１の中間電位が所定電位に達し
た際、第１の中間電位発生回路は、第１の中間電位の、
中間電位給電ノードへの給電及び中間電位発生機能を停
止する。第２の検出信号が発生されて、第２の中間電位
が給電ノードに供給された際に、第２の中間電位発生回
路は、内部電力源電位からの第２の中間電位を発生す
る。第１の中間電位発生回路は、第２の中間電位発生回
路よりも大きな駆動能力を有しており、それにより、電
力がスイッチオンされた後の中間電位の立ち上がり時間
を短くすることができ、その結果、全電流消費を低減す
ることができる。
【０００４】図１には、従来技術の、例えば、ダイナミ
ックＲＡＭ（ＤＲＡＭ）チップでの電圧を発生する、発
生回路制御用の発生回路制御装置のブロック図が示され
ている。この装置１０は、パワーオン回路２０、発生回
路系（ジェネレータ：ＧＥＮＥＲＡＴＯＲＳ）２２（基
準電圧発生回路（基準電圧：ＲＥＦ．ＶＯＬＴ．）２３
を有している）、及び、複数の電圧発生回路（図示して
いない）、初期化回路２４、プルアップ回路２６、及び
第１及び第２のオアゲート装置２８及び３０のそれぞれ
を有している。プルアップ回路２６及び第１及び第２の
オアゲート装置２８及び３０は、プルアップ回路２６及
びオアゲート装置２８及び３０によって受信されて並列
処理される幾つかの信号に依存する、１つ又は複数の、
そのような回路又はゲートを有している。
ックＲＡＭ（ＤＲＡＭ）チップでの電圧を発生する、発
生回路制御用の発生回路制御装置のブロック図が示され
ている。この装置１０は、パワーオン回路２０、発生回
路系（ジェネレータ：ＧＥＮＥＲＡＴＯＲＳ）２２（基
準電圧発生回路（基準電圧：ＲＥＦ．ＶＯＬＴ．）２３
を有している）、及び、複数の電圧発生回路（図示して
いない）、初期化回路２４、プルアップ回路２６、及び
第１及び第２のオアゲート装置２８及び３０のそれぞれ
を有している。プルアップ回路２６及び第１及び第２の
オアゲート装置２８及び３０は、プルアップ回路２６及
びオアゲート装置２８及び３０によって受信されて並列
処理される幾つかの信号に依存する、１つ又は複数の、
そのような回路又はゲートを有している。
【０００５】関連のチップ上のボンディングパッド及び
テストパッドからの信号は、プルアップ回路２６で受信
される。プルアップ回路２６では、入力パッドが接続さ
れていない場合には、デフォルトにより、出力信号は、
論理ハイレベル（論理”１”）にプルアップされ、入力
信号が、パッド又はコネクションから活性的にプルダウ
ンされる場合には、論理”０”が出力される。プルアッ
プ回路２６からの出力信号は、論理的に第１のオアゲー
ト装置２８内でテストモードレジスタ信号と結合され、
このテストモードレジスタ信号は、関連の初期化回路２
４で初期化される。第１のオアゲート２８からの出力
は、パワーオン回路２０及び発生回路系２２に結合され
る。テストモードレジスタ信号は、関連の初期化回路２
４で初期化され、それから、発生回路系２２に結合され
る。関連のチップ上のフューズ（図示していない）から
の信号は、関連の初期化回路２４で初期化され、発生回
路系２２の基準発生回路２３に結合される。フューズ信
号は、論理的に第２のオアゲート装置３０で入力テスト
モードレジスタ信号と結合され、それから、発生回路系
２２に結合される。パワーオン回路２０は、出力信号を
第１のオアゲート装置２８から受信し、種々異なる信号
を初期化回路２４から受信し、初期化回路２４及び発生
回路系２２の発生回路への出力制御信号を発生する。発
生回路系２２は、基準発生回路２３を有する複数の電圧
発生回路を有しており、外部電圧（ＶＥＸＴ）、系信号
（ＳＹＳ．ＳＩＧＳ．）を受信し、第１及び第２のオア
ゲート装置２８及び３０、所期化回路２４及びパワーオ
ン回路２０からの信号を受信し、初期化回路２４への出
力信号及び関連のチップ上のリモート回路によって要求
される種々の電圧（図示していない）を発生する。
テストパッドからの信号は、プルアップ回路２６で受信
される。プルアップ回路２６では、入力パッドが接続さ
れていない場合には、デフォルトにより、出力信号は、
論理ハイレベル（論理”１”）にプルアップされ、入力
信号が、パッド又はコネクションから活性的にプルダウ
ンされる場合には、論理”０”が出力される。プルアッ
プ回路２６からの出力信号は、論理的に第１のオアゲー
ト装置２８内でテストモードレジスタ信号と結合され、
このテストモードレジスタ信号は、関連の初期化回路２
４で初期化される。第１のオアゲート２８からの出力
は、パワーオン回路２０及び発生回路系２２に結合され
る。テストモードレジスタ信号は、関連の初期化回路２
４で初期化され、それから、発生回路系２２に結合され
る。関連のチップ上のフューズ（図示していない）から
の信号は、関連の初期化回路２４で初期化され、発生回
路系２２の基準発生回路２３に結合される。フューズ信
号は、論理的に第２のオアゲート装置３０で入力テスト
モードレジスタ信号と結合され、それから、発生回路系
２２に結合される。パワーオン回路２０は、出力信号を
第１のオアゲート装置２８から受信し、種々異なる信号
を初期化回路２４から受信し、初期化回路２４及び発生
回路系２２の発生回路への出力制御信号を発生する。発
生回路系２２は、基準発生回路２３を有する複数の電圧
発生回路を有しており、外部電圧（ＶＥＸＴ）、系信号
（ＳＹＳ．ＳＩＧＳ．）を受信し、第１及び第２のオア
ゲート装置２８及び３０、所期化回路２４及びパワーオ
ン回路２０からの信号を受信し、初期化回路２４への出
力信号及び関連のチップ上のリモート回路によって要求
される種々の電圧（図示していない）を発生する。
【０００６】これら発生回路の動作を制御するために、
多数の論理制御回路が、各発生回路機能内に含まれてお
り、これら各発生回路機能は、通常、個別発生回路ブロ
ック（図示していない）内の発生回路系２２の至るとこ
ろに設けられている局所論理回路（図示していない）に
よって実行される。通常の発生回路系２２は、成長プロ
セスの結果得られたものであり、その際、新たな電圧レ
ベル及び関連の発生回路ブロックが付加される場合には
何時でも、又は、制御機能を変える必要がある場合には
何時でも、付加的な論理回路が局所的に付加される。
多数の論理制御回路が、各発生回路機能内に含まれてお
り、これら各発生回路機能は、通常、個別発生回路ブロ
ック（図示していない）内の発生回路系２２の至るとこ
ろに設けられている局所論理回路（図示していない）に
よって実行される。通常の発生回路系２２は、成長プロ
セスの結果得られたものであり、その際、新たな電圧レ
ベル及び関連の発生回路ブロックが付加される場合には
何時でも、又は、制御機能を変える必要がある場合には
何時でも、付加的な論理回路が局所的に付加される。
【０００７】
【発明が解決しようとする課題】本発明の課題は、発生
回路系の至る所に設けられている論理回路を必要とせ
ず、発生回路系又はチップを将来変更するために必要な
何らかの変化に適応するフレキシビリティが得られる、
チップ上の電圧発生回路の制御装置乃至ダイナミックラ
ンダムアクセスメモリを提供することにある。
回路系の至る所に設けられている論理回路を必要とせ
ず、発生回路系又はチップを将来変更するために必要な
何らかの変化に適応するフレキシビリティが得られる、
チップ上の電圧発生回路の制御装置乃至ダイナミックラ
ンダムアクセスメモリを提供することにある。
【０００８】
【課題を解決するための手段】この課題は、本発明によ
ると、多重電圧発生回路チップ内の電圧発生回路を制御
するための装置において、発生回路系と、集中型発生回
路制御装置とを有しており、前記発生回路系は、複数の
電圧発生回路を有しており、前記集中型発生回路制御装
置は、前記複数の電圧発生回路のそれぞれ、及びチップ
上の所定のデバイスに接続されたコントローラを有して
おり、該コントローラは、前記チップ上の前記所定のデ
バイスからの信号に応答して、前記発生回路系の動作の
少なくとも２つの別個の期間のそれぞれの間、所定シー
ケンスの出力制御信号を前記個別発生回路に発生し、該
出力制御信号により、所定の時間期間に、前記複数の電
圧発生回路及び前記チップ上の前記所定のデバイスが制
御され、前記複数の電圧発生回路から、前記チップ上の
前記所定の回路への、所要の安定した出力電圧を形成す
るように構成したことによって解決される。
ると、多重電圧発生回路チップ内の電圧発生回路を制御
するための装置において、発生回路系と、集中型発生回
路制御装置とを有しており、前記発生回路系は、複数の
電圧発生回路を有しており、前記集中型発生回路制御装
置は、前記複数の電圧発生回路のそれぞれ、及びチップ
上の所定のデバイスに接続されたコントローラを有して
おり、該コントローラは、前記チップ上の前記所定のデ
バイスからの信号に応答して、前記発生回路系の動作の
少なくとも２つの別個の期間のそれぞれの間、所定シー
ケンスの出力制御信号を前記個別発生回路に発生し、該
出力制御信号により、所定の時間期間に、前記複数の電
圧発生回路及び前記チップ上の前記所定のデバイスが制
御され、前記複数の電圧発生回路から、前記チップ上の
前記所定の回路への、所要の安定した出力電圧を形成す
るように構成したことによって解決される。
【０００９】この課題は、本発明によると、ダイナミッ
クランダムアクセスメモリ（ＤＲＡＭ）チップにおい
て、発生回路系と、集中型発生回路制御装置とを有して
おり、前記発生回路系は、複数の電圧発生回路を有して
おり、前記集中型発生回路制御装置は、前記複数の電圧
発生回路のそれぞれ、及びチップ上の所定のデバイスに
接続されたコントローラを有しており、該コントローラ
は、前記チップ上の前記所定のデバイスからの信号に応
答して、前記発生回路系の動作の少なくとも２つの別個
の期間のそれぞれの間、所定シーケンスの出力制御信号
を前記個別発生回路に発生し、該出力制御信号により、
所定の時間期間に、前記複数の電圧発生回路及び前記チ
ップ上の前記所定のデバイスが制御され、前記複数の電
圧発生回路から、前記チップ上の前記所定の回路への、
所要の安定した出力電圧を形成するように構成したこと
によって解決される。
クランダムアクセスメモリ（ＤＲＡＭ）チップにおい
て、発生回路系と、集中型発生回路制御装置とを有して
おり、前記発生回路系は、複数の電圧発生回路を有して
おり、前記集中型発生回路制御装置は、前記複数の電圧
発生回路のそれぞれ、及びチップ上の所定のデバイスに
接続されたコントローラを有しており、該コントローラ
は、前記チップ上の前記所定のデバイスからの信号に応
答して、前記発生回路系の動作の少なくとも２つの別個
の期間のそれぞれの間、所定シーケンスの出力制御信号
を前記個別発生回路に発生し、該出力制御信号により、
所定の時間期間に、前記複数の電圧発生回路及び前記チ
ップ上の前記所定のデバイスが制御され、前記複数の電
圧発生回路から、前記チップ上の前記所定の回路への、
所要の安定した出力電圧を形成するように構成したこと
によって解決される。
【００１０】
【発明の実施の形態】本発明は、ダイナミックランダム
アクセスメモリ（ＤＲＡＭ）、及び、他のモジュールに
よって要求される種々の電圧を形成するための複数の発
生回路ブロックを含む他のモジュール内で使用される電
圧発生回路系の種々のモードを制御するための装置に関
する。
アクセスメモリ（ＤＲＡＭ）、及び、他のモジュールに
よって要求される種々の電圧を形成するための複数の発
生回路ブロックを含む他のモジュール内で使用される電
圧発生回路系の種々のモードを制御するための装置に関
する。
【００１１】本発明の有利で合目的的な構成は、従属請
求項に記載されている。
求項に記載されている。
【００１２】
【実施例】以下、図示の実施例を用いて、本発明を詳細
に説明する。
に説明する。
【００１３】図２には、本発明による、ダイナミックＲ
ＡＭチップのような、多重電圧発生回路を有する集積回
路チップ上の種々の電圧発生回路（図３に示されてい
る）を制御するための例示的な集中型発生回路制御装置
４０のブロック図が示されている。集中型発生回路制御
装置４０は、コントローラ５０（二点鎖線の矩形で示さ
れている）と、コントローラ５０にクロック信号を供給
するためのオシレータ４２、電圧検出回路４４を有して
おり、電圧検出回路４４は、コントローラ５０から信号
を受信し、発生した制御信号を再度コントローラ５０に
伝送して戻す。コントローラ５０は、ステートマシン５
２とＡＮＤゲート５４を有している。ステートマシン５
２は、公知の装置であって、プロセッサを有しており、
このプロセッサは、メモリ（図示していない）を使用し
て、所定の形式でプロセッサを操作するためのプログラ
ム命令を記憶している。
ＡＭチップのような、多重電圧発生回路を有する集積回
路チップ上の種々の電圧発生回路（図３に示されてい
る）を制御するための例示的な集中型発生回路制御装置
４０のブロック図が示されている。集中型発生回路制御
装置４０は、コントローラ５０（二点鎖線の矩形で示さ
れている）と、コントローラ５０にクロック信号を供給
するためのオシレータ４２、電圧検出回路４４を有して
おり、電圧検出回路４４は、コントローラ５０から信号
を受信し、発生した制御信号を再度コントローラ５０に
伝送して戻す。コントローラ５０は、ステートマシン５
２とＡＮＤゲート５４を有している。ステートマシン５
２は、公知の装置であって、プロセッサを有しており、
このプロセッサは、メモリ（図示していない）を使用し
て、所定の形式でプロセッサを操作するためのプログラ
ム命令を記憶している。
【００１４】図６によると、ステートマシン５２は、択
一選択的に入力論理回路７０、出力論理回路７２、及び
状態ラッチ回路７４を有している。入力論理回路７０と
出力論理回路７２は、一般的に、コントローラへの全て
の論理入力信号を受信し（例えば、ボンディングパッド
／テストパッド、テストモードレジスタ、フューズ、及
び電圧検出回路４４の各信号）、種々のゲートを用い
て、所要の論理関数を供給して、適切な出力制御信号を
発生する。状態ラッチ回路７４は、フリップフロップ
（図示していない）を有しており、フリップフロップ
は、入力論理回路７０から信号を受信し、そして、リセ
ット信号及びクロック信号のような他の信号も受信し、
入出力論理回路７０及び７２に適切な出力信号を発生す
る。
一選択的に入力論理回路７０、出力論理回路７２、及び
状態ラッチ回路７４を有している。入力論理回路７０と
出力論理回路７２は、一般的に、コントローラへの全て
の論理入力信号を受信し（例えば、ボンディングパッド
／テストパッド、テストモードレジスタ、フューズ、及
び電圧検出回路４４の各信号）、種々のゲートを用い
て、所要の論理関数を供給して、適切な出力制御信号を
発生する。状態ラッチ回路７４は、フリップフロップ
（図示していない）を有しており、フリップフロップ
は、入力論理回路７０から信号を受信し、そして、リセ
ット信号及びクロック信号のような他の信号も受信し、
入出力論理回路７０及び７２に適切な出力信号を発生す
る。
【００１５】図２に戻って、ステートマシン５２は、ク
ロック信号をオシレータ４２から受信し、制御信号を電
圧検出回路４４から受信し、そして、種々のフューズ、
ボンディングパッド、テストパッド、及びテストモード
レジスタから信号を受信し、そのメモリ内に記憶されて
いるプログラム命令に基づいて出力信号を発生する。Ａ
ＮＤゲート５４は、クロックイネーブル信号を受信し、
所定の出力信号をステートマシン５２から受信し、ステ
ートマシン５２からの所定の出力信号と結合されて、集
中型発生回路制御装置４０から、スタティックイネーブ
ル及びコンフィグレーション出力信号”Ｃ”を形成し、
スタティックイネーブル及びコンフィグレーション出力
信号”Ｃ”は、制御されるべき種々の電圧発生回路に伝
送される。コントローラ５０の例示的な動作について、
図４、図５を用いて、以下説明する。
ロック信号をオシレータ４２から受信し、制御信号を電
圧検出回路４４から受信し、そして、種々のフューズ、
ボンディングパッド、テストパッド、及びテストモード
レジスタから信号を受信し、そのメモリ内に記憶されて
いるプログラム命令に基づいて出力信号を発生する。Ａ
ＮＤゲート５４は、クロックイネーブル信号を受信し、
所定の出力信号をステートマシン５２から受信し、ステ
ートマシン５２からの所定の出力信号と結合されて、集
中型発生回路制御装置４０から、スタティックイネーブ
ル及びコンフィグレーション出力信号”Ｃ”を形成し、
スタティックイネーブル及びコンフィグレーション出力
信号”Ｃ”は、制御されるべき種々の電圧発生回路に伝
送される。コントローラ５０の例示的な動作について、
図４、図５を用いて、以下説明する。
【００１６】電圧検出回路４４は、外部給電電圧（図３
に示されたＶＥＸＴ）、及び、複数の発生回路（図３に
示された）の所定の１つによって発生された所定の電圧
を測定し、これらの値が、その特定の限界値に達する
と、コントローラ５０にそれぞれの信号を送信する。こ
れらの機能を実行するのに、何らかの適切な公知電圧検
出回路を使用することができる。
に示されたＶＥＸＴ）、及び、複数の発生回路（図３に
示された）の所定の１つによって発生された所定の電圧
を測定し、これらの値が、その特定の限界値に達する
と、コントローラ５０にそれぞれの信号を送信する。こ
れらの機能を実行するのに、何らかの適切な公知電圧検
出回路を使用することができる。
【００１７】図３には、本発明の例示的な電圧発生系１
００（二点鎖線の矩形で示されている）のブロック図が
示されている。系１００は、例えば、ダイナミックＲＡ
Ｍ（図２の集中型発生回路制御装置によって制御され
る）多重電圧発生回路チップ上に複数の電圧発生回路１
１１−１２４（それぞれＧＥＮ．１−ＧＥＮ．１４）を
有している。例示的な電圧発生系１００では、電圧発生
回路１１１−１２４のそれぞれは、図２のコントローラ
５０から別個の制御信号”Ｃ”、及び所定の外部電圧
（ＶＥＸＴ）を受信する。図を単純化するために、制御
信号”Ｃ”及び所定の外部電圧（ＶＥＸＴ）は、電圧発
生回路１１１−１２４のそれぞれに、信号入力導体を介
して供給されるように図示されている。実際には、これ
らの入力信号は、電圧発生回路１１１−１２４のそれぞ
れに別個の導体を介して供給される。制御信号”Ｃ”及
び所定の外部電圧（ＶＥＸＴ）に付加して、電圧発生回
路１１３からの出力信号（Ｖ３）が電圧発生回路１１５
−１２４のそれぞれに供給され、電圧発生回路１１６か
らの出力信号（Ｖ６）は、電圧発生回路１２３への入力
信号として供給される。
００（二点鎖線の矩形で示されている）のブロック図が
示されている。系１００は、例えば、ダイナミックＲＡ
Ｍ（図２の集中型発生回路制御装置によって制御され
る）多重電圧発生回路チップ上に複数の電圧発生回路１
１１−１２４（それぞれＧＥＮ．１−ＧＥＮ．１４）を
有している。例示的な電圧発生系１００では、電圧発生
回路１１１−１２４のそれぞれは、図２のコントローラ
５０から別個の制御信号”Ｃ”、及び所定の外部電圧
（ＶＥＸＴ）を受信する。図を単純化するために、制御
信号”Ｃ”及び所定の外部電圧（ＶＥＸＴ）は、電圧発
生回路１１１−１２４のそれぞれに、信号入力導体を介
して供給されるように図示されている。実際には、これ
らの入力信号は、電圧発生回路１１１−１２４のそれぞ
れに別個の導体を介して供給される。制御信号”Ｃ”及
び所定の外部電圧（ＶＥＸＴ）に付加して、電圧発生回
路１１３からの出力信号（Ｖ３）が電圧発生回路１１５
−１２４のそれぞれに供給され、電圧発生回路１１６か
らの出力信号（Ｖ６）は、電圧発生回路１２３への入力
信号として供給される。
【００１８】例示的な電圧発生系１００では、電圧発生
回路１１１（ＧＥＮ．１）は、コントローラ５０からの
制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）
に応答し、電圧発生回路１１２（ＧＥＮ．２）及び１１
３（ＧＥＮ．３）のそれぞれの両第１の入力側に接続さ
れた第１の出力電圧（Ｖ１Ａ）及び電圧発生回路１１２
の第２の入力側に接続された第２の出力電圧（Ｖ１Ｂ）
を発生する。電圧発生回路１１２は、電圧発生回路１１
１からの第１及び第２の電圧Ｖ１Ａ及びＶ１Ｂ、つま
り、制御信号”Ｃ”、所定の外部電圧（ＶＥＸＴ）に応
答し、電圧発生回路１１３の第２の入力側、及び、電圧
発生回路１１４（ＧＥＮ．４）及び１１５（ＧＥＮ．
５）のそれぞれの入力側に供給される出力電圧（Ｖ２）
を発生する。電圧発生回路１１３は、制御信号”Ｃ”、
つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路
１１１及び１１２からの電圧Ｖ１Ａ及びＶ２に応答し、
それぞれ、電圧発生回路１１５−１２４への入力側とし
て、及び電圧発生系１００からの出力信号として供給さ
れる出力電圧（Ｖ３）を発生する。
回路１１１（ＧＥＮ．１）は、コントローラ５０からの
制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）
に応答し、電圧発生回路１１２（ＧＥＮ．２）及び１１
３（ＧＥＮ．３）のそれぞれの両第１の入力側に接続さ
れた第１の出力電圧（Ｖ１Ａ）及び電圧発生回路１１２
の第２の入力側に接続された第２の出力電圧（Ｖ１Ｂ）
を発生する。電圧発生回路１１２は、電圧発生回路１１
１からの第１及び第２の電圧Ｖ１Ａ及びＶ１Ｂ、つま
り、制御信号”Ｃ”、所定の外部電圧（ＶＥＸＴ）に応
答し、電圧発生回路１１３の第２の入力側、及び、電圧
発生回路１１４（ＧＥＮ．４）及び１１５（ＧＥＮ．
５）のそれぞれの入力側に供給される出力電圧（Ｖ２）
を発生する。電圧発生回路１１３は、制御信号”Ｃ”、
つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路
１１１及び１１２からの電圧Ｖ１Ａ及びＶ２に応答し、
それぞれ、電圧発生回路１１５−１２４への入力側とし
て、及び電圧発生系１００からの出力信号として供給さ
れる出力電圧（Ｖ３）を発生する。
【００１９】電圧発生回路１１４は、制御信号”Ｃ”、
つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路
１１２から受信された電圧Ｖ２に応答して、出力電圧
（Ｖ４）を発生し、この出力電圧は、電圧発生系１００
からの出力信号として供給される。電圧発生回路１１５
は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸ
Ｔ）、電圧発生回路１１２及び１１３のそれぞれから受
信された電圧Ｖ２及びＶ３に応答して、出力電圧（Ｖ
５）を発生し、この出力電圧（Ｖ５）は、電圧発生回路
１１６（ＧＥＮ．６）への入力信号として供給される。
電圧発生回路１１６は、制御信号”Ｃ”、つまり、所定
の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１
５のそれぞれから受信された電圧Ｖ３及びＶ５に応答し
て、出力電圧（Ｖ６）を発生し、この出力電圧（Ｖ６）
を発生し、この出力電圧（Ｖ６）は、電圧発生回路１１
７（ＧＥＮ．７）及び１２３（ＧＥＮ．１３）への入力
信号として供給される。電圧発生回路１１７は、制御信
号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧
発生回路１１３及び１１６のそれぞれから受信された電
圧Ｖ３及びＶ６に応答して、出力電圧（Ｖ７）を発生
し、この出力電圧（Ｖ７）は、電圧発生回路１１８，１
２１，１２３及び１２４への入力信号として供給され
る。
つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路
１１２から受信された電圧Ｖ２に応答して、出力電圧
（Ｖ４）を発生し、この出力電圧は、電圧発生系１００
からの出力信号として供給される。電圧発生回路１１５
は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸ
Ｔ）、電圧発生回路１１２及び１１３のそれぞれから受
信された電圧Ｖ２及びＶ３に応答して、出力電圧（Ｖ
５）を発生し、この出力電圧（Ｖ５）は、電圧発生回路
１１６（ＧＥＮ．６）への入力信号として供給される。
電圧発生回路１１６は、制御信号”Ｃ”、つまり、所定
の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１
５のそれぞれから受信された電圧Ｖ３及びＶ５に応答し
て、出力電圧（Ｖ６）を発生し、この出力電圧（Ｖ６）
を発生し、この出力電圧（Ｖ６）は、電圧発生回路１１
７（ＧＥＮ．７）及び１２３（ＧＥＮ．１３）への入力
信号として供給される。電圧発生回路１１７は、制御信
号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧
発生回路１１３及び１１６のそれぞれから受信された電
圧Ｖ３及びＶ６に応答して、出力電圧（Ｖ７）を発生
し、この出力電圧（Ｖ７）は、電圧発生回路１１８，１
２１，１２３及び１２４への入力信号として供給され
る。
【００２０】電圧発生回路１１８（ＧＥＮ．８）は、制
御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、
電圧発生回路１１３及び１１７のそれぞれから受信され
た電圧Ｖ３及びＶ７に応答して、出力電圧（Ｖ８）を発
生し、この出力電圧（Ｖ８）は、電圧発生回路１１９
（ＧＥＮ．９）及び１２０（ＧＥＮ．１０）への入力信
号として供給される。電圧発生回路１１９は、制御信号
Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生
回路１１３及び１１８のそれぞれから受信された電圧Ｖ
３及びＶ８に応答して、出力電圧（Ｖ９）を発生し、こ
の出力電圧（Ｖ９）は、電圧発生回路１００からの出力
信号として供給される。電圧発生回路１２０は、制御信
号Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発
生回路１１３及び１１８のそれぞれから受信された電圧
Ｖ３及びＶ８に応答して、出力電圧（Ｖ１０）を発生
し、この出力電圧（Ｖ１０）は、電圧発生回路１００か
らの出力信号として供給される。電圧発生回路１２１
（ＧＥＮ．１１），１２２（ＧＥＮ．１２）、及び１２
８（ＧＥＮ．１４）は、制御信号”Ｃ”、つまり、所定
の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１
７のそれぞれから受信された電圧Ｖ３及びＶ７に応答し
て、出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１４を発
生し、この出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１
４は、電圧発生系１００からの出力信号として供給され
る。電圧発生回路１２３（ＧＥＮ．１３）は、制御信
号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧
発生回路１１３，１１６及び１１７のそれぞれから受信
された電圧Ｖ３，Ｖ６及びＶ７に応答して、出力電圧Ｖ
１３を発生し、この出力電圧Ｖ１３は、電圧発生系１０
０からの出力信号として供給される。
御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、
電圧発生回路１１３及び１１７のそれぞれから受信され
た電圧Ｖ３及びＶ７に応答して、出力電圧（Ｖ８）を発
生し、この出力電圧（Ｖ８）は、電圧発生回路１１９
（ＧＥＮ．９）及び１２０（ＧＥＮ．１０）への入力信
号として供給される。電圧発生回路１１９は、制御信号
Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生
回路１１３及び１１８のそれぞれから受信された電圧Ｖ
３及びＶ８に応答して、出力電圧（Ｖ９）を発生し、こ
の出力電圧（Ｖ９）は、電圧発生回路１００からの出力
信号として供給される。電圧発生回路１２０は、制御信
号Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発
生回路１１３及び１１８のそれぞれから受信された電圧
Ｖ３及びＶ８に応答して、出力電圧（Ｖ１０）を発生
し、この出力電圧（Ｖ１０）は、電圧発生回路１００か
らの出力信号として供給される。電圧発生回路１２１
（ＧＥＮ．１１），１２２（ＧＥＮ．１２）、及び１２
８（ＧＥＮ．１４）は、制御信号”Ｃ”、つまり、所定
の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１
７のそれぞれから受信された電圧Ｖ３及びＶ７に応答し
て、出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１４を発
生し、この出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１
４は、電圧発生系１００からの出力信号として供給され
る。電圧発生回路１２３（ＧＥＮ．１３）は、制御信
号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧
発生回路１１３，１１６及び１１７のそれぞれから受信
された電圧Ｖ３，Ｖ６及びＶ７に応答して、出力電圧Ｖ
１３を発生し、この出力電圧Ｖ１３は、電圧発生系１０
０からの出力信号として供給される。
【００２１】電圧発生系１００は、最近のＤＲＡＭチッ
プ及びシンクロナスＤＲＡＭチップ上の発生回路系と同
一視することができ、これら、最近のＤＲＡＭチップ及
びシンクロナスＤＲＡＭチップは、多数の電圧発生回路
によってチップ上で発生される１０ボルト以上である。
これらの電圧は、幾つかの基準電圧（例えば、入／出力
受信器用、及びアナログ回路でのバイアス電流発生
用）、同様に、幾つかの電圧を含み、この電圧は、高
い、又は低い動作電流のＤＲＡＭの種々の機能ブロック
（図示していない）に給電される（例えば、センスアン
プ又はワード線ドライバ用）。基本的には、図１の電圧
発生系２２及び図３の電圧発生系１００内の種々の発生
回路に対して、３つの異なった動作期間が生じ、これ
ら、３つの異なった動作期間は、（ａ）通常動作期間、
（ｂ）テスト及びバーンイン期間、及び（ｃ）パワーオ
ン期間として示すことができる。
プ及びシンクロナスＤＲＡＭチップ上の発生回路系と同
一視することができ、これら、最近のＤＲＡＭチップ及
びシンクロナスＤＲＡＭチップは、多数の電圧発生回路
によってチップ上で発生される１０ボルト以上である。
これらの電圧は、幾つかの基準電圧（例えば、入／出力
受信器用、及びアナログ回路でのバイアス電流発生
用）、同様に、幾つかの電圧を含み、この電圧は、高
い、又は低い動作電流のＤＲＡＭの種々の機能ブロック
（図示していない）に給電される（例えば、センスアン
プ又はワード線ドライバ用）。基本的には、図１の電圧
発生系２２及び図３の電圧発生系１００内の種々の発生
回路に対して、３つの異なった動作期間が生じ、これ
ら、３つの異なった動作期間は、（ａ）通常動作期間、
（ｂ）テスト及びバーンイン期間、及び（ｃ）パワーオ
ン期間として示すことができる。
【００２２】図１の電圧発生系２２及び図３の電圧発生
系１００内の”通常動作”期間中、発生回路（例えば、
図３の発生回路１１１−１２４）により、チップ上に供
給される電圧全てが安定しているようにされ、幾つかの
電力網（図示していない）から引き込まれた所要の電流
全てがチップ上に供給されるようにする必要がある。し
かも、発生回路自体は、大して電流消費しないようにす
る必要がある（例えば、差動増幅器内のバイアス電流、
及び、抵抗分圧器を流れる電流）。
系１００内の”通常動作”期間中、発生回路（例えば、
図３の発生回路１１１−１２４）により、チップ上に供
給される電圧全てが安定しているようにされ、幾つかの
電力網（図示していない）から引き込まれた所要の電流
全てがチップ上に供給されるようにする必要がある。し
かも、発生回路自体は、大して電流消費しないようにす
る必要がある（例えば、差動増幅器内のバイアス電流、
及び、抵抗分圧器を流れる電流）。
【００２３】従って、ピーク電流（例えば、検出動作
用）を給電すべき電力網は、通常、スタンバイ発生回
路、能動発生回路、ピーク電流発生回路のような幾つか
のタイプの発生回路の１つ以上の発生回路によって給電
される。スタンバイ発生回路は、常に、ターンオンさ
れ、僅かな電流しか給電することができず、スタンバイ
発生回路自体でも僅かながら電流が消費される。スタン
バイ発生回路の目的は、これらの時間中及びチップがア
クティブでない期間中電圧レベルを維持することであ
る。能動発生回路は、チップが、それぞれの電力網から
の電流を要求する機能を実行する場合に動作状態にされ
るにすぎない。能動発生回路は、大電流を給電すること
ができるが、大電流も消費する。能動発生回路を動作状
態にするために、他のチップ機能（例えば、センスアン
プを動作状態にするセンスアンプイネーブル信号）（図
示していない）からの信号が、図１の発生回路系２２又
は図２のコントローラ５０によって評価される。電力網
から引き込まれた電流の高いピーク値を給電するのに、
ピーク電流発生回路が使用されることがある。ピーク電
流発生回路は、例えば、それぞれの電力網と、外部電圧
給電源（ＶＥＸＴ）、又は、この電力網への電流源のど
ちらかとの間のトランジスタスイッチからのみ構成され
る。ピーク電流発生回路は、ピーク電流が電力網から引
き込まれた丁度その瞬間に、短い時間期間の間ターンオ
ンされる。ピーク電流発生回路は、通常、それ自体調整
機能を持っていないが、ピーク電流発生回路からの電圧
の最終調整は、上述の能動発生回路によって行われる。
正確な瞬間に、ピーク電流発生回路をターンするため
に、他のチップ機能からの信号が、発生回路系に供給さ
れる（例えば、センスアンプイネーブル信号）。
用）を給電すべき電力網は、通常、スタンバイ発生回
路、能動発生回路、ピーク電流発生回路のような幾つか
のタイプの発生回路の１つ以上の発生回路によって給電
される。スタンバイ発生回路は、常に、ターンオンさ
れ、僅かな電流しか給電することができず、スタンバイ
発生回路自体でも僅かながら電流が消費される。スタン
バイ発生回路の目的は、これらの時間中及びチップがア
クティブでない期間中電圧レベルを維持することであ
る。能動発生回路は、チップが、それぞれの電力網から
の電流を要求する機能を実行する場合に動作状態にされ
るにすぎない。能動発生回路は、大電流を給電すること
ができるが、大電流も消費する。能動発生回路を動作状
態にするために、他のチップ機能（例えば、センスアン
プを動作状態にするセンスアンプイネーブル信号）（図
示していない）からの信号が、図１の発生回路系２２又
は図２のコントローラ５０によって評価される。電力網
から引き込まれた電流の高いピーク値を給電するのに、
ピーク電流発生回路が使用されることがある。ピーク電
流発生回路は、例えば、それぞれの電力網と、外部電圧
給電源（ＶＥＸＴ）、又は、この電力網への電流源のど
ちらかとの間のトランジスタスイッチからのみ構成され
る。ピーク電流発生回路は、ピーク電流が電力網から引
き込まれた丁度その瞬間に、短い時間期間の間ターンオ
ンされる。ピーク電流発生回路は、通常、それ自体調整
機能を持っていないが、ピーク電流発生回路からの電圧
の最終調整は、上述の能動発生回路によって行われる。
正確な瞬間に、ピーク電流発生回路をターンするため
に、他のチップ機能からの信号が、発生回路系に供給さ
れる（例えば、センスアンプイネーブル信号）。
【００２４】更に、異なった電力網用の各電圧発生回路
間に、何らかの相互作用がある。例えば、ＲＡＭチップ
でのワード線ブースト用の電圧を給電する電圧発生回路
の第１の電圧発生回路（例えば、発生回路１２３）が、
完全な電圧レベルに回復されるように動作状態にされた
場合、この電圧発生回路は、所定の電圧発生回路の第２
の電圧発生回路（例えば、発生回路１１６）に信号を送
信する。この信号は、所定の電圧発生回路の第２の電圧
発生回路がターンオフされないようにする。と言うの
は、電圧発生回路の第１の電圧発生回路自体は、電圧発
生回路の第２の電圧発生回路からの電流を消費するから
である。ＤＲＡＭチップは、所定の電圧発生回路の異な
った駆動能力を必要とする異なった形態のメモリデバイ
ス用に使用されることが屡々あり、電圧発生回路は、こ
れらの状況用に構成される必要がある。これは、ボンデ
ィングパッド又はフューズによって行われ、そこでは、
ボンディングパッド及び／又はフューズからの情報が、
第１図の通常の発生回路系２２、又は、図２のコントロ
ーラ５０に伝送される。
間に、何らかの相互作用がある。例えば、ＲＡＭチップ
でのワード線ブースト用の電圧を給電する電圧発生回路
の第１の電圧発生回路（例えば、発生回路１２３）が、
完全な電圧レベルに回復されるように動作状態にされた
場合、この電圧発生回路は、所定の電圧発生回路の第２
の電圧発生回路（例えば、発生回路１１６）に信号を送
信する。この信号は、所定の電圧発生回路の第２の電圧
発生回路がターンオフされないようにする。と言うの
は、電圧発生回路の第１の電圧発生回路自体は、電圧発
生回路の第２の電圧発生回路からの電流を消費するから
である。ＤＲＡＭチップは、所定の電圧発生回路の異な
った駆動能力を必要とする異なった形態のメモリデバイ
ス用に使用されることが屡々あり、電圧発生回路は、こ
れらの状況用に構成される必要がある。これは、ボンデ
ィングパッド又はフューズによって行われ、そこでは、
ボンディングパッド及び／又はフューズからの情報が、
第１図の通常の発生回路系２２、又は、図２のコントロ
ーラ５０に伝送される。
【００２５】図１の通常の電圧発生回路系２２で、異な
った動作期間中これらの発生回路を制御するために、多
数の論理制御回路は、発生回路機能内に含まれており、
発生回路機能は、発生回路系２２の至る所に配設された
局所論理回路（図示していない）によって、個別発生回
路ブロック（図示していない）内で実行される。その結
果、通常の電圧発生回路系２２は、複合した制御スキー
マを含んでいる。本発明によると、論理制御回路は、最
早、発生回路１１１−１２４の全てに亘って配設する必
要はない。その代わり、適切な発生回路１１１−１２４
をターンオンするか、動作の可能な各期間のそれぞれの
間の所定の時間でターンオフするために、コントローラ
５０のステートマシン５２が入力信号の全てを受信し
て、個別制御信号を発生回路１１１−１２４のそれぞれ
に供給するようにプログラミングされている。動作の各
期間の間、ステートマシン５２用のプログラムは、任意
に、動作の各可能な期間の間、回路設計者が、動作の所
望のシーケンスを定義する必要がする。一旦、そのよう
な、動作シーケンスが決定されると、動作シーケンス
は、容易に、ステートマシン５２用の相応のプログラム
命令シーケンスに変換することができ、それにより、ス
テートマシン５０によって受信された所定の入力信号に
応じて、発生回路系１００が相応に動作される。
った動作期間中これらの発生回路を制御するために、多
数の論理制御回路は、発生回路機能内に含まれており、
発生回路機能は、発生回路系２２の至る所に配設された
局所論理回路（図示していない）によって、個別発生回
路ブロック（図示していない）内で実行される。その結
果、通常の電圧発生回路系２２は、複合した制御スキー
マを含んでいる。本発明によると、論理制御回路は、最
早、発生回路１１１−１２４の全てに亘って配設する必
要はない。その代わり、適切な発生回路１１１−１２４
をターンオンするか、動作の可能な各期間のそれぞれの
間の所定の時間でターンオフするために、コントローラ
５０のステートマシン５２が入力信号の全てを受信し
て、個別制御信号を発生回路１１１−１２４のそれぞれ
に供給するようにプログラミングされている。動作の各
期間の間、ステートマシン５２用のプログラムは、任意
に、動作の各可能な期間の間、回路設計者が、動作の所
望のシーケンスを定義する必要がする。一旦、そのよう
な、動作シーケンスが決定されると、動作シーケンス
は、容易に、ステートマシン５２用の相応のプログラム
命令シーケンスに変換することができ、それにより、ス
テートマシン５０によって受信された所定の入力信号に
応じて、発生回路系１００が相応に動作される。
【００２６】テスト及びバーンイン期間中、発生回路
は、その通常の動作以外の多数の付加的な機能を実行す
る必要がある。例えば、１機能としては、所定の、又
は、全ての発生回路を、テストの目的のために使用不可
能にすることができる。第２の機能としては、通常の動
作状態との比較として、所定の電圧が種々異なった値に
設定される。第３の機能としては、発生回路のダイナミ
ックなモードを決定する、発生回路内の所定の時定数
を、最適なチップ機能用の最良の値を決定するために変
えることができる。第４の機能としては、チップにスト
レスを加えるために（バーンインテスト）、大抵の内部
電圧は、通常動作状態での値よりも高い値に設定すべき
であり、この設定は、ＶＥＸＴを高い値に設定して、内
部基準電圧が、外部電圧の、この上昇に追従するように
することによって実行することができる。
は、その通常の動作以外の多数の付加的な機能を実行す
る必要がある。例えば、１機能としては、所定の、又
は、全ての発生回路を、テストの目的のために使用不可
能にすることができる。第２の機能としては、通常の動
作状態との比較として、所定の電圧が種々異なった値に
設定される。第３の機能としては、発生回路のダイナミ
ックなモードを決定する、発生回路内の所定の時定数
を、最適なチップ機能用の最良の値を決定するために変
えることができる。第４の機能としては、チップにスト
レスを加えるために（バーンインテスト）、大抵の内部
電圧は、通常動作状態での値よりも高い値に設定すべき
であり、この設定は、ＶＥＸＴを高い値に設定して、内
部基準電圧が、外部電圧の、この上昇に追従するように
することによって実行することができる。
【００２７】パワーオン期間は、外部電圧ＶＥＸＴが既
にチップに印加されているが、内部電圧は形成されてい
ない間の遷移状態として定義される。パワーオン期間に
対しては、２つの主要な条件がある。そのような条件
は、パワーオン期間が、短い（例えば、１００μ秒）必
要がある点と、十分に定義されたやり方で生起する必要
がある点である。パワーオン期間を短く保持するために
は、幾つかの付加的な機能を、発生回路系１００によっ
て実行する必要がある。全ての電力網は、ゼロボルトか
ら、その、それぞれのレベルに短い時間内に変化する必
要があり、幾つかの発生回路ブロックの駆動能力では十
分でない。幾つかの可能な解決手段によって、この問題
を克服することができる。第１に、パワーオン期間の第
１の期間中、電力網が、ＶＥＸＴをスイッチングするト
ランジスタによって、その所望の値にほぼ達する迄短絡
される。それから、これらのスイッチは、再度開かれ、
それぞれの発生回路ブロックが、この電圧の調整を引き
継ぐ。第２に、幾つかの発生回路（例えば、ポンプ回
路）の駆動能力は、これらポンプ回路を駆動するオシレ
ータの周波数に依存している。パワーオンの間、高周波
オシレータは、ポンプ回路に接続されて、高速ポンピン
グ動作を可能にし、それから、パワーオン期間後、これ
らのポンプ回路を駆動するのに、遅いオシレータが使用
され、それから、電力節約のために、高速オシレータが
ターンオフされる。コントローラ５０の出力側に供給さ
れるスタティックイネーブル信号が、一般的に、発生回
路ブロックをイネーブルするために使用され（例えば、
パワーオン期間内、又は、テストモード期間中、発生回
路ブロックをターンオフする間）、この信号は、時間が
臨界的ではない。コントローラ５０の出力側でのコンフ
ィグレーション信号は、所定の１つ以上の発生回路ブロ
ックモードを変えるために使用され、その際、特定のや
り方で、例えば、その電圧レベルを変えることによって
（トリミング）、その駆動能力を変えることによって、
その内部時定数を変えることによって、又は、テストモ
ード用の特定の機能によって変えるために使用される。
これらの信号は、時間が臨界的ではなく、チップの通常
の動作中変化しない。発生回路系１００内には、発生さ
れたダイナミックイネーブル信号及びメッセージ信号が
ある。ダイナミックイネーブル信号は、発生回路の出力
電圧を調整し始めるべきである場合、又は、電流（例え
ば、ピーク発生回路）を発生し始めるべきである場合
に、発生回路を動作するために使用される。これらの信
号は、時間が臨界的であり、全ての発生回路が、そのよ
うな入力信号を必要とするわけではない（例えば、スタ
ンバイ発生回路）。メッセージ信号は、各発生回路ブロ
ック間のコミュニケーション用に使用される信号であ
り、各発生回路ブロックとしては、例えば、入力ポンプ
電圧レベルが未だ形成されておらず、しかも、ポンプ電
圧を給電するポンピング発生回路が依然として稼働して
いるような１発生回路である。その結果、この１発生回
路により、そのターンオフが遅延されるが、この回路へ
のダイナミックイネーブル信号は、既にターンオフされ
ているようになる。つまり、これらの信号は、時間が臨
界的であり、全ての発生回路が、そのような入力信号を
必要とするわけではない。
にチップに印加されているが、内部電圧は形成されてい
ない間の遷移状態として定義される。パワーオン期間に
対しては、２つの主要な条件がある。そのような条件
は、パワーオン期間が、短い（例えば、１００μ秒）必
要がある点と、十分に定義されたやり方で生起する必要
がある点である。パワーオン期間を短く保持するために
は、幾つかの付加的な機能を、発生回路系１００によっ
て実行する必要がある。全ての電力網は、ゼロボルトか
ら、その、それぞれのレベルに短い時間内に変化する必
要があり、幾つかの発生回路ブロックの駆動能力では十
分でない。幾つかの可能な解決手段によって、この問題
を克服することができる。第１に、パワーオン期間の第
１の期間中、電力網が、ＶＥＸＴをスイッチングするト
ランジスタによって、その所望の値にほぼ達する迄短絡
される。それから、これらのスイッチは、再度開かれ、
それぞれの発生回路ブロックが、この電圧の調整を引き
継ぐ。第２に、幾つかの発生回路（例えば、ポンプ回
路）の駆動能力は、これらポンプ回路を駆動するオシレ
ータの周波数に依存している。パワーオンの間、高周波
オシレータは、ポンプ回路に接続されて、高速ポンピン
グ動作を可能にし、それから、パワーオン期間後、これ
らのポンプ回路を駆動するのに、遅いオシレータが使用
され、それから、電力節約のために、高速オシレータが
ターンオフされる。コントローラ５０の出力側に供給さ
れるスタティックイネーブル信号が、一般的に、発生回
路ブロックをイネーブルするために使用され（例えば、
パワーオン期間内、又は、テストモード期間中、発生回
路ブロックをターンオフする間）、この信号は、時間が
臨界的ではない。コントローラ５０の出力側でのコンフ
ィグレーション信号は、所定の１つ以上の発生回路ブロ
ックモードを変えるために使用され、その際、特定のや
り方で、例えば、その電圧レベルを変えることによって
（トリミング）、その駆動能力を変えることによって、
その内部時定数を変えることによって、又は、テストモ
ード用の特定の機能によって変えるために使用される。
これらの信号は、時間が臨界的ではなく、チップの通常
の動作中変化しない。発生回路系１００内には、発生さ
れたダイナミックイネーブル信号及びメッセージ信号が
ある。ダイナミックイネーブル信号は、発生回路の出力
電圧を調整し始めるべきである場合、又は、電流（例え
ば、ピーク発生回路）を発生し始めるべきである場合
に、発生回路を動作するために使用される。これらの信
号は、時間が臨界的であり、全ての発生回路が、そのよ
うな入力信号を必要とするわけではない（例えば、スタ
ンバイ発生回路）。メッセージ信号は、各発生回路ブロ
ック間のコミュニケーション用に使用される信号であ
り、各発生回路ブロックとしては、例えば、入力ポンプ
電圧レベルが未だ形成されておらず、しかも、ポンプ電
圧を給電するポンピング発生回路が依然として稼働して
いるような１発生回路である。その結果、この１発生回
路により、そのターンオフが遅延されるが、この回路へ
のダイナミックイネーブル信号は、既にターンオフされ
ているようになる。つまり、これらの信号は、時間が臨
界的であり、全ての発生回路が、そのような入力信号を
必要とするわけではない。
【００２８】図４，図５には、パワーオンシーケンステ
ーブルが示されており、それを用いて、図２の例として
集中型発生回路制御装置４０によって動作されるパワー
オン期間の間、図３の発生回路系１００を制御するため
のシーケンスの例について説明する。このテーブルのセ
クション２００では、外部電圧（ＶＥＸＴ）が、シーケ
ンスの始めで、チップに印加される。チップに外部電圧
（ＶＥＸＴ）を印加することによって、コントローラ５
０内のステートマシン５２が、コントローラ５０内の所
定のフリップフロップ（図２に示されていない）をリセ
ットし、”Ｖ６ｏｎ”信号をロー状態にし、その結果、
コントローラ５０から”Ｖ６ｏｎ”信号を受信した回路
は全て非動作状態になる。この時点で、発生回路１１１
は、電圧Ｖ１Ａ及びＶ１Ｂを発生し始めるように動作さ
れ、発生回路１１２は、電圧Ｖ２を発生し始めるように
動作され、発生回路１１３は、電圧Ｖ３を発生し始める
ように動作され、発生回路１１４は、電圧Ｖ４を発生し
始めるように動作され、発生回路１１５は、Ｖ５を発生
するように動作されて、ノード（図示していない）の所
期プルダウンを行い、発生回路１１７は、Ｖ７を発生す
るように動作されて、ブーストスイッチ（図示していな
い）の所期動作を行い、発生回路１１６が動作されて、
スタンバイモードにされて、Ｖ６ａｃｃ（Ｖ６アクティ
ブ）及びＶ６ｓｂｍ（Ｖ６スタンバイモード）信号を発
生し、発生回路１１８は、電圧Ｖ８、開始された信号Ｖ
６ｏｓｂ（Ｖ６オンスタンバイ）を発生し始めるように
動作され、発生回路１１９は、電圧Ｖ９を発生し始め、
発生回路１２０は、電圧Ｖ１０を発生し始める。コント
ローラ５０では、”ｂＦＩＮＩＴ”（ｂフューズイニシ
ャライズ）フューズラッチ信号がロー状態にされ、”ｂ
ＦＳＥＴ”（ｂフューズセット）信号がハイ状態にされ
る。”ｂＦＩＮＩＴ”及び”ｂＦＳＥＴ”信号は、チッ
プ上のフューズ用の例示的な信号である。これらフュー
ズの情報は、チップに適用されず、例示的なパワーオン
期間中、このフューズ情報は、所定のフリップフロップ
（図示していない）、例えば、コントローラ５０内にラ
ッチされる。これらは、２つのフューズ信号であり、フ
ューズ情報を所定のフリップフロップ内にラッチするの
を形成又は制御するために、２つのフューズ信号がハイ
になったり、又は、ローになったりする時点に関する所
定のタイミングを２つのフューズ信号は必要とする。フ
ューズは、チップ全体に亘って設けられているので、電
圧Ｖ６は、フューズ情報がラッチされる以前にチップ全
体に亘って既に十分に形成されており、さもなければ、
論理”０”は、それが実際には論理”１”である場合に
はラッチされる。と言うのは、回路、及び、これらの回
路に給電する電圧は、未だ安定していないからである。
ーブルが示されており、それを用いて、図２の例として
集中型発生回路制御装置４０によって動作されるパワー
オン期間の間、図３の発生回路系１００を制御するため
のシーケンスの例について説明する。このテーブルのセ
クション２００では、外部電圧（ＶＥＸＴ）が、シーケ
ンスの始めで、チップに印加される。チップに外部電圧
（ＶＥＸＴ）を印加することによって、コントローラ５
０内のステートマシン５２が、コントローラ５０内の所
定のフリップフロップ（図２に示されていない）をリセ
ットし、”Ｖ６ｏｎ”信号をロー状態にし、その結果、
コントローラ５０から”Ｖ６ｏｎ”信号を受信した回路
は全て非動作状態になる。この時点で、発生回路１１１
は、電圧Ｖ１Ａ及びＶ１Ｂを発生し始めるように動作さ
れ、発生回路１１２は、電圧Ｖ２を発生し始めるように
動作され、発生回路１１３は、電圧Ｖ３を発生し始める
ように動作され、発生回路１１４は、電圧Ｖ４を発生し
始めるように動作され、発生回路１１５は、Ｖ５を発生
するように動作されて、ノード（図示していない）の所
期プルダウンを行い、発生回路１１７は、Ｖ７を発生す
るように動作されて、ブーストスイッチ（図示していな
い）の所期動作を行い、発生回路１１６が動作されて、
スタンバイモードにされて、Ｖ６ａｃｃ（Ｖ６アクティ
ブ）及びＶ６ｓｂｍ（Ｖ６スタンバイモード）信号を発
生し、発生回路１１８は、電圧Ｖ８、開始された信号Ｖ
６ｏｓｂ（Ｖ６オンスタンバイ）を発生し始めるように
動作され、発生回路１１９は、電圧Ｖ９を発生し始め、
発生回路１２０は、電圧Ｖ１０を発生し始める。コント
ローラ５０では、”ｂＦＩＮＩＴ”（ｂフューズイニシ
ャライズ）フューズラッチ信号がロー状態にされ、”ｂ
ＦＳＥＴ”（ｂフューズセット）信号がハイ状態にされ
る。”ｂＦＩＮＩＴ”及び”ｂＦＳＥＴ”信号は、チッ
プ上のフューズ用の例示的な信号である。これらフュー
ズの情報は、チップに適用されず、例示的なパワーオン
期間中、このフューズ情報は、所定のフリップフロップ
（図示していない）、例えば、コントローラ５０内にラ
ッチされる。これらは、２つのフューズ信号であり、フ
ューズ情報を所定のフリップフロップ内にラッチするの
を形成又は制御するために、２つのフューズ信号がハイ
になったり、又は、ローになったりする時点に関する所
定のタイミングを２つのフューズ信号は必要とする。フ
ューズは、チップ全体に亘って設けられているので、電
圧Ｖ６は、フューズ情報がラッチされる以前にチップ全
体に亘って既に十分に形成されており、さもなければ、
論理”０”は、それが実際には論理”１”である場合に
はラッチされる。と言うのは、回路、及び、これらの回
路に給電する電圧は、未だ安定していないからである。
【００２９】テーブルのセクション２０１では、コント
ローラ５０は、発生回路１１６（動作されて、セクショ
ン２００でスタンバイモードにされる）からの電圧Ｖ６
が、所定レベルに達する必要があることが分かった時点
で、コントローラ５０は、所定数のＸクロックサイクル
（例えば、Ｘ＝１０）の間待機する。テーブルのセクシ
ョン２０２では、電圧検出器４４によって、Ｖ１３（発
生回路１２３からの電圧）が、要求レベル（ロー又はハ
イ）であることが検出され、電圧検出器４４は、電圧Ｖ
６が所定のハイスレッショールドレベルに達しているこ
とを検出し、電圧検出器４４はＶ６ＤＥＴ信号をコント
ローラ５０に伝送し、コントローラ５０は、電圧Ｖ６が
チップ全体に亘って十分に形成されていることを指示し
ている。テーブルのセクション２０３では、電圧Ｖ６
が、その適切なレベルであることを検知しているコント
ローラは、セクション２０４を開始する以前に、別のＸ
クロックサイクルを待機する。テーブルのセクション２
０４では、コントローラ５０内の”Ｖ６ｏｎ”信号がハ
イとなり、電圧Ｖ３駆動能力は低減し、電圧Ｖ５は、最
早プルダウン状態ではなく、ブーストスイッチの電圧Ｖ
７活性化はターンオフされる。パワーオン期間の開始
中、発生回路１１７は、大きなＶ７駆動能力を要求して
いるものとし、この大きなＶ７駆動能力は、セクション
２００で、そのブーストスイッチによって活性化され、
それから、大きなＶ７駆動能力が最早必要でない時点
で、セクション２０４で低減される。
ローラ５０は、発生回路１１６（動作されて、セクショ
ン２００でスタンバイモードにされる）からの電圧Ｖ６
が、所定レベルに達する必要があることが分かった時点
で、コントローラ５０は、所定数のＸクロックサイクル
（例えば、Ｘ＝１０）の間待機する。テーブルのセクシ
ョン２０２では、電圧検出器４４によって、Ｖ１３（発
生回路１２３からの電圧）が、要求レベル（ロー又はハ
イ）であることが検出され、電圧検出器４４は、電圧Ｖ
６が所定のハイスレッショールドレベルに達しているこ
とを検出し、電圧検出器４４はＶ６ＤＥＴ信号をコント
ローラ５０に伝送し、コントローラ５０は、電圧Ｖ６が
チップ全体に亘って十分に形成されていることを指示し
ている。テーブルのセクション２０３では、電圧Ｖ６
が、その適切なレベルであることを検知しているコント
ローラは、セクション２０４を開始する以前に、別のＸ
クロックサイクルを待機する。テーブルのセクション２
０４では、コントローラ５０内の”Ｖ６ｏｎ”信号がハ
イとなり、電圧Ｖ３駆動能力は低減し、電圧Ｖ５は、最
早プルダウン状態ではなく、ブーストスイッチの電圧Ｖ
７活性化はターンオフされる。パワーオン期間の開始
中、発生回路１１７は、大きなＶ７駆動能力を要求して
いるものとし、この大きなＶ７駆動能力は、セクション
２００で、そのブーストスイッチによって活性化され、
それから、大きなＶ７駆動能力が最早必要でない時点
で、セクション２０４で低減される。
【００３０】テーブルのセクション２０５で、コントロ
ーラ５０は、”Ｖ１４ｓｂｃｔ”（Ｖ１２スタンバイ回
路）信号を発生し、発生回路１２４は、電圧Ｖ１４を発
生し始める。テーブルのセクション２０６では、コント
ローラ５０は、”Ｖ１３ａｃｃｔ”（Ｖ１３活性化回
路）及び”Ｖ１３ｓｂｃｔ”（Ｖ１３スタンバイ回路）
信号を発生し、それにより、発生回路１２３は、活性化
されて、スタンバイモードにされる。テーブルのセクシ
ョン２０７では、コントローラは、フューズラッチ信号
を発生し、ｂＦＩＮＩＴ信号をハイにする。テーブルの
セクション２０８−２１１では、コントローラは、Ｙク
ロックサイクルの待機シーケンス中（セクション２０
８）、ｂＦＳＥＴをローにし（セクション２０９）、ｂ
ＦＳＥＴをハイにする（セクション２１１）前にＺクロ
ックサイクル（セクション２１０）の間待機する。ｂＦ
ＩＮＩＴ信号及びｂＦＳＥＴ信号は、チップ上の他の回
路に供給され、発生回路１１１−１２４のどれにも供給
されない（と言うのは、発生回路は、列に「Ｇｅｎｅｒ
ａｔｏｒ Ｃｉｒｃｕｉｔｓ：発生回路」とラベル表示
された、何らかのアクションを実行するように示されて
いないからである）。ｂＦＩＮＩＴ信号及びｂＦＳＥＴ
信号によって制御されたフリップフロップは、一般的に
中間回路によって制御され、これらの回路は、ｂＦＩＮ
ＩＴ信号及びｂＦＳＥＴ信号の特殊なタイミングを必要
とする。
ーラ５０は、”Ｖ１４ｓｂｃｔ”（Ｖ１２スタンバイ回
路）信号を発生し、発生回路１２４は、電圧Ｖ１４を発
生し始める。テーブルのセクション２０６では、コント
ローラ５０は、”Ｖ１３ａｃｃｔ”（Ｖ１３活性化回
路）及び”Ｖ１３ｓｂｃｔ”（Ｖ１３スタンバイ回路）
信号を発生し、それにより、発生回路１２３は、活性化
されて、スタンバイモードにされる。テーブルのセクシ
ョン２０７では、コントローラは、フューズラッチ信号
を発生し、ｂＦＩＮＩＴ信号をハイにする。テーブルの
セクション２０８−２１１では、コントローラは、Ｙク
ロックサイクルの待機シーケンス中（セクション２０
８）、ｂＦＳＥＴをローにし（セクション２０９）、ｂ
ＦＳＥＴをハイにする（セクション２１１）前にＺクロ
ックサイクル（セクション２１０）の間待機する。ｂＦ
ＩＮＩＴ信号及びｂＦＳＥＴ信号は、チップ上の他の回
路に供給され、発生回路１１１−１２４のどれにも供給
されない（と言うのは、発生回路は、列に「Ｇｅｎｅｒ
ａｔｏｒ Ｃｉｒｃｕｉｔｓ：発生回路」とラベル表示
された、何らかのアクションを実行するように示されて
いないからである）。ｂＦＩＮＩＴ信号及びｂＦＳＥＴ
信号によって制御されたフリップフロップは、一般的に
中間回路によって制御され、これらの回路は、ｂＦＩＮ
ＩＴ信号及びｂＦＳＥＴ信号の特殊なタイミングを必要
とする。
【００３１】図３に示されている現在の発生回路装置１
００では、発生回路１２３は、ＶＥＸＴ電圧（基準によ
って所定の最大値を有することができるにすぎない）を
受け取る関連の電力網を含むポンプジェネレータである
とされており、負の出力信号Ｖ１３（例えば、−０．５
ボルト）を供給するように、この入力電圧をポンピング
する。同様に、発生回路１２２は、ＶＥＸＴ電圧を受け
取るポンプジェネレータであって、正の出力信号Ｖ１２
（例えば、３．５ボルト）を供給するように、この入力
電圧をポンピングする。テーブルのセクション２１２で
は、発生回路１２３からの電圧Ｖ１３は、その所定レベ
ルに達し、Ｖ１３ＬＭＴ（Ｖ１３リミット）検出信号が
発生されて、コントローラ５０は”Ｖ１３ａｃｃｔ”
（セクション２０６から）をローにし、発生回路１２３
内での”Ｖ１３ａｃ”活性化信号をターンオフする。テ
ーブルのセクション２１３では、コントローラ５０
は、”Ｖ１２ｐｏｃｔ”（Ｖ１２パワーオン回路）制御
信号を発生し、この信号はハイとなり、発生回路１２２
に関連した電力網（図示していない）が始動される。テ
ーブルのセクション２１４では、電圧Ｖ１２は、電圧Ｖ
６の値の所定レベル（８５％）に達し、電圧検出器４４
からのＶ１２ＤＥＴ（Ｖ１２検出）は、所定のハイレベ
ルになる。これにより、コントローラ５０は、Ｖ１２ｐ
ｏｃｔ（セクション２１３からの）を発生し、このＶ１
２ｐｏｃｔはローとなり、その結果、発生回路１２２の
電力網がターンオフされる。テーブルのセクション２１
５では、コントローラは、”Ｖ１２ａｃｃｔ”及び”Ｖ
１２ｓｂｃｔ”を発生し、この”Ｖ１２ａｃｃｔ”及
び”Ｖ１２ｓｂｃｔ”はハイとなり、これにより、今度
は、発生回路１２２が活性化されて、スタンバイ状態に
なる。テーブルのセクション２１２−２１５の理由は、
ポンプ発生回路１２２及び１２３がターンオンすること
ができず、０ボルトから直ぐに、その適切な出力電圧に
なり、この出力電圧は、ＶＥＸＴ印加電圧よりも極めて
高いか、又は、低い。従って、これにより、このタイプ
の発生回路のターンオンを引き延ばすことが要求され
る。例えば、発生回路１２３と関連した電力網（図示し
ていない）は、ハイに引き上げられて所定レベル、例え
ば、発生回路１１６からの電圧Ｖ６の８５％になり、そ
れから初めて、ポンプ発生回路１２３は、適切に機能し
始めることができる。これは、”Ｖ１３ｐｏｗｅｒ”回
路と呼ばれるデバイス（図示していない）をターンオン
することによって行われ、この”Ｖ１３ｐｏｗｅｒ”回
路は、ポンプそのものであり、発生回路１２３電力網を
ハイ状態に引き上げる。電力網が所定レベルに達する
と、電力網は、再度ターンオフし、ポンプ発生回路１１
３が動作し始める。
００では、発生回路１２３は、ＶＥＸＴ電圧（基準によ
って所定の最大値を有することができるにすぎない）を
受け取る関連の電力網を含むポンプジェネレータである
とされており、負の出力信号Ｖ１３（例えば、−０．５
ボルト）を供給するように、この入力電圧をポンピング
する。同様に、発生回路１２２は、ＶＥＸＴ電圧を受け
取るポンプジェネレータであって、正の出力信号Ｖ１２
（例えば、３．５ボルト）を供給するように、この入力
電圧をポンピングする。テーブルのセクション２１２で
は、発生回路１２３からの電圧Ｖ１３は、その所定レベ
ルに達し、Ｖ１３ＬＭＴ（Ｖ１３リミット）検出信号が
発生されて、コントローラ５０は”Ｖ１３ａｃｃｔ”
（セクション２０６から）をローにし、発生回路１２３
内での”Ｖ１３ａｃ”活性化信号をターンオフする。テ
ーブルのセクション２１３では、コントローラ５０
は、”Ｖ１２ｐｏｃｔ”（Ｖ１２パワーオン回路）制御
信号を発生し、この信号はハイとなり、発生回路１２２
に関連した電力網（図示していない）が始動される。テ
ーブルのセクション２１４では、電圧Ｖ１２は、電圧Ｖ
６の値の所定レベル（８５％）に達し、電圧検出器４４
からのＶ１２ＤＥＴ（Ｖ１２検出）は、所定のハイレベ
ルになる。これにより、コントローラ５０は、Ｖ１２ｐ
ｏｃｔ（セクション２１３からの）を発生し、このＶ１
２ｐｏｃｔはローとなり、その結果、発生回路１２２の
電力網がターンオフされる。テーブルのセクション２１
５では、コントローラは、”Ｖ１２ａｃｃｔ”及び”Ｖ
１２ｓｂｃｔ”を発生し、この”Ｖ１２ａｃｃｔ”及
び”Ｖ１２ｓｂｃｔ”はハイとなり、これにより、今度
は、発生回路１２２が活性化されて、スタンバイ状態に
なる。テーブルのセクション２１２−２１５の理由は、
ポンプ発生回路１２２及び１２３がターンオンすること
ができず、０ボルトから直ぐに、その適切な出力電圧に
なり、この出力電圧は、ＶＥＸＴ印加電圧よりも極めて
高いか、又は、低い。従って、これにより、このタイプ
の発生回路のターンオンを引き延ばすことが要求され
る。例えば、発生回路１２３と関連した電力網（図示し
ていない）は、ハイに引き上げられて所定レベル、例え
ば、発生回路１１６からの電圧Ｖ６の８５％になり、そ
れから初めて、ポンプ発生回路１２３は、適切に機能し
始めることができる。これは、”Ｖ１３ｐｏｗｅｒ”回
路と呼ばれるデバイス（図示していない）をターンオン
することによって行われ、この”Ｖ１３ｐｏｗｅｒ”回
路は、ポンプそのものであり、発生回路１２３電力網を
ハイ状態に引き上げる。電力網が所定レベルに達する
と、電力網は、再度ターンオフし、ポンプ発生回路１１
３が動作し始める。
【００３２】テーブルのセクション２１６では、コント
ローラは、”Ｖ８ｆｒｃｔ”（Ｖ８フィードバックレギ
ュレーター回路）制御信号を発生し、この”Ｖ８ｆｒｃ
ｔ”制御信号はハイとなり、それにより、発生回路１１
８のフィードバックレギュレーター回路が動作し始め、
電圧Ｖ８が発生される。セクション２１７−２２０で
は、コントローラ５０は、Ｘクロックサイクル（セクシ
ョン２１７）の間待機し、それから、Ｖ１１ａｃｃｔ”
制御信号を発生して、発生回路１２１が電圧Ｖ１１（セ
クション１１８）を発生し始め、コントローラ５０は、
再度、”Ｖｄｅｔ”（電圧検出器）制御信号を発生する
前にＸクロックサイクルの間待機し、”Ｖｄｅｔ”（電
圧検出器）制御信号は、最早、電圧検出器４４は必要な
いので、この電圧検出器４４をターンオフして、この電
圧検出器４４で使用されるバイアス電流を節約するよう
にする。テーブルのセクション２２１及び２２２では、
コントローラ５０は、”ＰＷＲｏｎ”（パワーオン）制
御信号を出力し、この”ＰＷＲｏｎ”（パワーオン）制
御信号は、発生回路１１１−１２４からの電圧の全てが
安定していることを指示し（セクション１２１）、発生
回路は、始動しており、正確なパワーオンレベルに達し
ているので、パワーオン期間は終了される（セクション
１２２）。
ローラは、”Ｖ８ｆｒｃｔ”（Ｖ８フィードバックレギ
ュレーター回路）制御信号を発生し、この”Ｖ８ｆｒｃ
ｔ”制御信号はハイとなり、それにより、発生回路１１
８のフィードバックレギュレーター回路が動作し始め、
電圧Ｖ８が発生される。セクション２１７−２２０で
は、コントローラ５０は、Ｘクロックサイクル（セクシ
ョン２１７）の間待機し、それから、Ｖ１１ａｃｃｔ”
制御信号を発生して、発生回路１２１が電圧Ｖ１１（セ
クション１１８）を発生し始め、コントローラ５０は、
再度、”Ｖｄｅｔ”（電圧検出器）制御信号を発生する
前にＸクロックサイクルの間待機し、”Ｖｄｅｔ”（電
圧検出器）制御信号は、最早、電圧検出器４４は必要な
いので、この電圧検出器４４をターンオフして、この電
圧検出器４４で使用されるバイアス電流を節約するよう
にする。テーブルのセクション２２１及び２２２では、
コントローラ５０は、”ＰＷＲｏｎ”（パワーオン）制
御信号を出力し、この”ＰＷＲｏｎ”（パワーオン）制
御信号は、発生回路１１１−１２４からの電圧の全てが
安定していることを指示し（セクション１２１）、発生
回路は、始動しており、正確なパワーオンレベルに達し
ているので、パワーオン期間は終了される（セクション
１２２）。
【００３３】同様のシーケンステーブルは、チップ上で
要求される動作期間の何れかの間、回路設計者によって
形成することができ、それから、種々要求される各動作
期間の間、発生回路１１１−１２４を制御するために、
コントローラ５０のステートマシン５２によって使用さ
れるために相応のプログラム命令に変換される。
要求される動作期間の何れかの間、回路設計者によって
形成することができ、それから、種々要求される各動作
期間の間、発生回路１１１−１２４を制御するために、
コントローラ５０のステートマシン５２によって使用さ
れるために相応のプログラム命令に変換される。
【００３４】この、集中型発生回路制御装置４０の利点
は、論理制御機能と電圧発生機能とが明らかに分離され
ている点にある。従って、系全体を容易に検証すること
ができる。と言うのは、機能は全て、個別に検証するこ
とができ、その機能の信号アスペクトは、他の機能への
副次的な作用なしに切換乃至置換することができるの
で、極めて大きなフレキシビリティで切り換えることが
できる。特に、この系の論理的なモードは、ステートマ
シン５２の仕様によって決定され、論理モードでの切換
は単純に行われ、電圧発生回路に作用しない。しかも、
例のように、動作のパワーオン期間のシーケンス構成
は、付加的な遅延回路を必要としない。と言うのは、遅
延は全て、ステートマシン５２は本質的に「シーケン
サ：ｓｅｑｕｅｎｃｅｒ」であるので、ステートマシン
５２で実行される。付加的に、テストモード信号及びフ
ューズ信号の初期化は、付加的な回路を必要としない。
と言うのは、この初期化は、パワーオンシーケンス中、
これらの信号が評価されるということを示しさえすれば
よいので、本質的にステートマシン５２で実行されるか
らである。
は、論理制御機能と電圧発生機能とが明らかに分離され
ている点にある。従って、系全体を容易に検証すること
ができる。と言うのは、機能は全て、個別に検証するこ
とができ、その機能の信号アスペクトは、他の機能への
副次的な作用なしに切換乃至置換することができるの
で、極めて大きなフレキシビリティで切り換えることが
できる。特に、この系の論理的なモードは、ステートマ
シン５２の仕様によって決定され、論理モードでの切換
は単純に行われ、電圧発生回路に作用しない。しかも、
例のように、動作のパワーオン期間のシーケンス構成
は、付加的な遅延回路を必要としない。と言うのは、遅
延は全て、ステートマシン５２は本質的に「シーケン
サ：ｓｅｑｕｅｎｃｅｒ」であるので、ステートマシン
５２で実行される。付加的に、テストモード信号及びフ
ューズ信号の初期化は、付加的な回路を必要としない。
と言うのは、この初期化は、パワーオンシーケンス中、
これらの信号が評価されるということを示しさえすれば
よいので、本質的にステートマシン５２で実行されるか
らである。
【００３５】本発明の上述の特定の実施例は、本発明の
一般的な原理を示したに過ぎない。上述の原理に整合し
ている限りで、当業者は、種々の変形実施例を構成する
ことができる。例えば、同様のシーケンステーブルを、
チップ上で必要な動作期間のそれぞれに対して形成する
こともでき、それから、種々の動作期間のそれぞれに対
する発生回路１１１−１２４を制御するために、コント
ローラ５０のステートマシン５２によって使用されるた
めの相応のプログラム命令に変換される。更に、図４，
図５のシーケンステーブルは、パワーオン期間、及び、
そのために構成することができる、他の何れかの所望の
シーケンス用に使用される、単に例示的なシーケンスに
すぎない。
一般的な原理を示したに過ぎない。上述の原理に整合し
ている限りで、当業者は、種々の変形実施例を構成する
ことができる。例えば、同様のシーケンステーブルを、
チップ上で必要な動作期間のそれぞれに対して形成する
こともでき、それから、種々の動作期間のそれぞれに対
する発生回路１１１−１２４を制御するために、コント
ローラ５０のステートマシン５２によって使用されるた
めの相応のプログラム命令に変換される。更に、図４，
図５のシーケンステーブルは、パワーオン期間、及び、
そのために構成することができる、他の何れかの所望の
シーケンス用に使用される、単に例示的なシーケンスに
すぎない。
【００３６】要するに、本発明は、チップ上の電圧発生
回路系を構成する複数の電圧発生回路は、集中型電圧発
生回路制御装置により制御される。電圧発生回路制御装
置は、例えば、クロックジェネレータ、電圧検出器、ボ
ンディングパッド、テストパッド、フューズ、及び所定
のレジスタのような、チップ上の種々のデバイスからの
制御信号を受信するステートマシンを有するコントロー
ラを有している。受信信号から、コントローラは、発生
回路によって必要とされる動作の各期間中の所定のプロ
グラムシーケンスに従って、電圧発生回路系及びチップ
上の他の回路への制御信号を発生して、チップ上の回路
への所要の安定した電圧を給電する。
回路系を構成する複数の電圧発生回路は、集中型電圧発
生回路制御装置により制御される。電圧発生回路制御装
置は、例えば、クロックジェネレータ、電圧検出器、ボ
ンディングパッド、テストパッド、フューズ、及び所定
のレジスタのような、チップ上の種々のデバイスからの
制御信号を受信するステートマシンを有するコントロー
ラを有している。受信信号から、コントローラは、発生
回路によって必要とされる動作の各期間中の所定のプロ
グラムシーケンスに従って、電圧発生回路系及びチップ
上の他の回路への制御信号を発生して、チップ上の回路
への所要の安定した電圧を給電する。
【００３７】
【発明の効果】本発明によると、発生回路系の至る所に
設けられている論理回路を必要とせず、発生回路系又は
チップを将来変更するために必要な何らかの変化に適応
するフレキシビリティが得られるという効果を奏するこ
とができる。
設けられている論理回路を必要とせず、発生回路系又は
チップを将来変更するために必要な何らかの変化に適応
するフレキシビリティが得られるという効果を奏するこ
とができる。
【図１】ダイナミックＲＡＭチップのような、多重電圧
発生回路チップ内の電圧を制御するための、従来技術の
発生回路制御装置のブロック図
発生回路チップ内の電圧を制御するための、従来技術の
発生回路制御装置のブロック図
【図２】本発明による、ダイナミックＲＡＭチップのよ
うな、多重電圧発生回路チップ上の種々の電圧を制御す
るための例示的な集中型発生回路制御装置のブロック図
うな、多重電圧発生回路チップ上の種々の電圧を制御す
るための例示的な集中型発生回路制御装置のブロック図
【図３】図２の集中型発生回路制御装置によって制御さ
れる、ダイナミックＲＡＭのような、多重電圧チップ上
に複数の電圧発生回路を有している、本発明による例示
的な電圧発生回路系のブロック図
れる、ダイナミックＲＡＭのような、多重電圧チップ上
に複数の電圧発生回路を有している、本発明による例示
的な電圧発生回路系のブロック図
【図４】図２の例示的な集中型多重電圧発生回路制御装
置によって図３の発生回路装置を制御するための例示的
なパワーオンシーケンスを示すためのパワーオンシーケ
ンス表を示す図
置によって図３の発生回路装置を制御するための例示的
なパワーオンシーケンスを示すためのパワーオンシーケ
ンス表を示す図
【図５】図２の例示的な集中型多重電圧発生回路制御装
置によって図３の発生回路装置を制御するための例示的
なパワーオンシーケンスを示すためのパワーオンシーケ
ンス表を示す図
置によって図３の発生回路装置を制御するための例示的
なパワーオンシーケンスを示すためのパワーオンシーケ
ンス表を示す図
【図６】図２の例示的な集中型発生回路制御装置でのス
テートマシーン用の例示的な装置を示す図
テートマシーン用の例示的な装置を示す図
１０ 発生回路制御用の発生回路制御装置 ４０ 集中型発生回路制御装置 ５２ ステートマシン １００ 発生回路系 １１１−１２４ 発生回路
Claims (11)
- 【請求項１】 多重電圧発生回路チップ内の電圧発生回
路を制御するための装置において、発生回路系と、集中
型発生回路制御装置とを有しており、前記発生回路系
は、複数の電圧発生回路を有しており、前記集中型発生
回路制御装置は、前記複数の電圧発生回路のそれぞれ、
及びチップ上の所定のデバイスに接続されたコントロー
ラを有しており、該コントローラは、前記チップ上の前
記所定のデバイスからの信号に応答して、前記発生回路
系の動作の少なくとも２つの別個の期間のそれぞれの
間、所定シーケンスの出力制御信号を前記個別発生回路
に発生し、該出力制御信号により、所定の時間期間に、
前記複数の電圧発生回路及び前記チップ上の前記所定の
デバイスが制御され、前記複数の電圧発生回路から、前
記チップ上の前記所定の回路への、所要の安定した出力
電圧を形成するように構成したことを特徴とする装置。 - 【請求項２】 集中型発生回路制御装置は、更に、複数
電圧発生回路の所定の１つの電圧発生回路の電圧閾値レ
ベルを検出するため、及び、検出された前記電圧レベル
を示すコントローラへの出力信号を発生するための電圧
検出装置を有している請求項１記載の装置。 - 【請求項３】 コントローラは、各動作期間の間、発生
回路系を制御するための別個のプログラムシーケンスで
動作するステートマシンを有している請求項１記載の装
置。 - 【請求項４】 コントローラは、ステートマシンを有し
ており、該ステートマシンは、入力論理回路とラッチ回
路と出力論理回路とを有しており、前記入力論理回路
は、前記ステートマシンへの論理入力信号を受信し、該
受信された論理入力信号への応答に相応する所定の出力
制御信号を発生し、前記ラッチ回路は、前記入力論理回
路からの前記出力制御信号、及び所定の他の入力信号に
応答して、所定の出力信号を発生し、前記出力論理回路
は、前記ステートマシンへの論理入力信号及び前記ラッ
チ回路からの前記出力信号を受信し、前記ステートマシ
ンの所定の出力制御信号を発生する請求項１記載の装
置。 - 【請求項５】 チップは、ダイナミックランダムアクセ
スメモリチップである請求項１記載の装置。 - 【請求項６】 動作の少なくとも２つの別個の期間は、
パワーオン及び動作の通常期間を有している請求項１記
載の装置。 - 【請求項７】 ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）チップにおいて、発生回路系と、集中型発
生回路制御装置とを有しており、前記発生回路系は、所
定の他の発生回路及びチップ上の他のデバイスに電圧を
発生するための複数の電圧発生回路を有しており、前記
集中型発生回路制御装置は、前記複数の電圧発生回路の
それぞれ、及びチップ上の所定のデバイスに接続された
コントローラを有しており、該コントローラは、前記チ
ップ上の前記所定のデバイスからの信号に応答して、前
記発生回路系の動作の少なくとも２つの別個の期間のそ
れぞれの間、所定シーケンスの出力制御信号を前記個別
発生回路に発生し、該出力制御信号により、所定の時間
期間に、前記複数の電圧発生回路及び前記チップ上の前
記所定のデバイスが制御され、前記複数の電圧発生回路
から、前記チップ上の前記所定の回路への、所要の安定
した出力電圧を形成するように構成したことを特徴とす
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）チ
ップ。 - 【請求項８】 集中型発生回路制御装置は、更に、複数
電圧発生回路の所定の１つの電圧発生回路の電圧閾値レ
ベルを検出するため、及び、検出された前記電圧レベル
を示すコントローラへの出力信号を発生するための電圧
検出装置を有している請求項７記載のチップ。 - 【請求項９】 コントローラは、各動作期間の間、発生
回路系を制御するための別個のプログラムシーケンスで
動作するステートマシンを有している請求項７記載のチ
ップ。 - 【請求項１０】 コントローラは、ステートマシンを有
しており、該ステートマシンは、入力論理回路とラッチ
回路と出力論理回路とを有しており、前記入力論理回路
は、前記ステートマシンへの論理入力信号を受信し、該
受信された論理入力信号への応答に相応する所定の出力
制御信号を発生し、前記ラッチ回路は、前記入力論理回
路からの前記出力制御信号、及び所定の他の入力信号に
応答して、所定の出力信号を発生し、前記出力論理回路
は、前記ステートマシンへの論理入力信号及び前記ラッ
チ回路からの前記出力信号を受信し、前記ステートマシ
ンの所定の出力制御信号を発生する請求項７記載のチッ
プ。 - 【請求項１１】 動作の少なくとも２つの別個の期間
は、パワーオン及び動作の通常期間を有している請求項
７記載のチップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7971798P | 1998-03-27 | 1998-03-27 | |
| US60/079717 | 1998-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312387A true JPH11312387A (ja) | 1999-11-09 |
| JP4518344B2 JP4518344B2 (ja) | 2010-08-04 |
Family
ID=22152350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08631799A Expired - Fee Related JP4518344B2 (ja) | 1998-03-27 | 1999-03-29 | 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6094395A (ja) |
| EP (1) | EP0945868B1 (ja) |
| JP (1) | JP4518344B2 (ja) |
| KR (1) | KR19990078285A (ja) |
| CN (1) | CN1201331C (ja) |
| DE (1) | DE69938019T2 (ja) |
| TW (1) | TW588374B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6530051B1 (en) * | 1998-03-27 | 2003-03-04 | Infineon Technologies Ag | Method and apparatus for an easy identification of a state of a DRAM generator controller |
| DE10001648C2 (de) | 2000-01-17 | 2002-03-14 | Infineon Technologies Ag | Integrierte Schaltung mit mehreren Teilschaltungen |
| JP4454830B2 (ja) * | 2000-11-06 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | シーケンス回路 |
| KR100361658B1 (ko) * | 2000-11-30 | 2002-11-22 | 삼성전자 주식회사 | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 |
| US6510096B2 (en) * | 2001-04-27 | 2003-01-21 | Samsung Electronics Co., Ltd. | Power down voltage control method and apparatus |
| JP2004055001A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 記憶装置 |
| DE10234997C1 (de) | 2002-07-31 | 2003-09-18 | Infineon Technologies Ag | Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Phosphinen und metallhaltigen Phosphinen |
| US6826103B2 (en) * | 2002-10-30 | 2004-11-30 | Freescale Semiconductor, Inc. | Auto-tuneable reference circuit for flash EEPROM products |
| KR100691485B1 (ko) * | 2003-07-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치 |
| DE102006004851B4 (de) | 2006-02-02 | 2012-06-06 | Qimonda Ag | Integrierter Halbleiterspeicher mit Erzeugung von Spannungen |
| US8958261B1 (en) * | 2013-08-30 | 2015-02-17 | Nanya Technology Corporation | Low power protection circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06215563A (ja) * | 1991-10-10 | 1994-08-05 | Gold Star Electron Co Ltd | セルプレート電圧初期セットアップ回路 |
| JPH08315598A (ja) * | 1995-05-12 | 1996-11-29 | Mitsubishi Electric Corp | テスト機能内蔵メモリ集積回路 |
| WO1997005622A1 (en) * | 1995-07-28 | 1997-02-13 | Micron Quantum Devices, Inc. | Memory system having programmable control parameters |
| JPH09282880A (ja) * | 1996-04-16 | 1997-10-31 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH09315598A (ja) * | 1996-05-27 | 1997-12-09 | Toyo Commun Equip Co Ltd | 紙葉類搬送装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2697412B2 (ja) * | 1991-10-25 | 1998-01-14 | 日本電気株式会社 | ダイナミックｒａｍ |
| US5291455A (en) * | 1992-05-08 | 1994-03-01 | Motorola, Inc. | Memory having distributed reference and bias voltages |
| DE19513587B4 (de) * | 1994-04-15 | 2007-02-08 | Micron Technology, Inc. | Speicherbauelement und Verfahren zum Programmieren eines Steuerbetriebsmerkmals eines Speicherbauelements |
| US5508971A (en) * | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
| KR100333026B1 (ko) * | 1994-10-19 | 2002-10-19 | 마이크론 테크놀로지, 인크. | 부분양호메모리집적회로로부터이용가능부분을효과적으로얻기위한방법 |
| KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
| US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
-
1999
- 1999-02-22 US US09/253,996 patent/US6094395A/en not_active Expired - Lifetime
- 1999-03-17 EP EP99105443A patent/EP0945868B1/en not_active Expired - Lifetime
- 1999-03-17 TW TW088104171A patent/TW588374B/zh not_active IP Right Cessation
- 1999-03-17 DE DE69938019T patent/DE69938019T2/de not_active Expired - Lifetime
- 1999-03-26 CN CNB991044347A patent/CN1201331C/zh not_active Expired - Lifetime
- 1999-03-26 KR KR1019990010426A patent/KR19990078285A/ko not_active Application Discontinuation
- 1999-03-29 JP JP08631799A patent/JP4518344B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06215563A (ja) * | 1991-10-10 | 1994-08-05 | Gold Star Electron Co Ltd | セルプレート電圧初期セットアップ回路 |
| JPH08315598A (ja) * | 1995-05-12 | 1996-11-29 | Mitsubishi Electric Corp | テスト機能内蔵メモリ集積回路 |
| WO1997005622A1 (en) * | 1995-07-28 | 1997-02-13 | Micron Quantum Devices, Inc. | Memory system having programmable control parameters |
| JPH09282880A (ja) * | 1996-04-16 | 1997-10-31 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH09315598A (ja) * | 1996-05-27 | 1997-12-09 | Toyo Commun Equip Co Ltd | 紙葉類搬送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69938019T2 (de) | 2009-01-15 |
| US6094395A (en) | 2000-07-25 |
| JP4518344B2 (ja) | 2010-08-04 |
| EP0945868A3 (en) | 2000-08-02 |
| EP0945868A2 (en) | 1999-09-29 |
| DE69938019D1 (de) | 2008-03-13 |
| TW588374B (en) | 2004-05-21 |
| CN1238526A (zh) | 1999-12-15 |
| EP0945868B1 (en) | 2008-01-23 |
| CN1201331C (zh) | 2005-05-11 |
| KR19990078285A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867442A (en) | Variable output voltage booster circuits and methods | |
| EP0800259B1 (en) | Standby voltage boosting stage and method for a memory device | |
| EP0596228B1 (en) | Oscillatorless substrate bias generator | |
| JP2002032987A (ja) | 内部電圧発生回路 | |
| US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
| JP4518344B2 (ja) | 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ | |
| JPH10312683A (ja) | 半導体メモリ素子の電圧調整回路 | |
| JPH04274084A (ja) | 基板電位調整装置 | |
| KR20010049689A (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| JP2960727B2 (ja) | 基準電圧回路のバイアス電流を低減するための方法及び装置 | |
| US7382677B2 (en) | Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation | |
| JP3759000B2 (ja) | レシーバ回路、特にｄｒａｍメモリにおけるスイッチのための回路配置物 | |
| US6633187B1 (en) | Method and apparatus for enabling a stand alone integrated circuit | |
| US11374568B2 (en) | Semiconductor apparatus including power gating circuits | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| JPH10149237A (ja) | 半導体回路 | |
| US7436730B2 (en) | Method and device for controlling internal power voltage, and semiconductor memory device having the same | |
| KR100587026B1 (ko) | 백-바이어스 전압 발생회로 | |
| US11171659B1 (en) | Techniques for reliable clock speed change and associated circuits and methods | |
| KR100420086B1 (ko) | 반도체 장치의 전압 변환 회로 | |
| KR100434967B1 (ko) | 센스 앰프 구동장치 | |
| TWI260023B (en) | Accelerated power-on procedure for low-power RAM | |
| US6868018B2 (en) | Memory circuit, method for manufacturing and method for operating the same | |
| KR100340051B1 (ko) | 반도체소자의백바이어스전압발생회로 | |
| JP2000029560A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090813 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |