JPH11289141A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH11289141A JPH11289141A JP8981898A JP8981898A JPH11289141A JP H11289141 A JPH11289141 A JP H11289141A JP 8981898 A JP8981898 A JP 8981898A JP 8981898 A JP8981898 A JP 8981898A JP H11289141 A JPH11289141 A JP H11289141A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode group
- connection electrode
- electrodes
- rigid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】本発明は、３次元実装を可能とする回路基板及
びその製造方法に関する。 【解決手段】本発明は、第１接続電極群を有する複数の
リジッド基板と、前記第１接続電極群に電気的に接続さ
れた第２接続電極群を有し且つ前記リジッド基板間に介
設されたフレキシブル基板とを具備し、前記第１接続電
極群及び前記第２接続電極群は格子状に配設されてい
る。
びその製造方法に関する。 【解決手段】本発明は、第１接続電極群を有する複数の
リジッド基板と、前記第１接続電極群に電気的に接続さ
れた第２接続電極群を有し且つ前記リジッド基板間に介
設されたフレキシブル基板とを具備し、前記第１接続電
極群及び前記第２接続電極群は格子状に配設されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、３次元実装を可能
とする回路基板及びその製造方法に関する。
とする回路基板及びその製造方法に関する。
【０００２】
【従来の技術】一般に、ベース基板７１に接点付き基板
７２を接続する際には、例えばコネクタ等の接続部品７
３を利用して、この接続部品７３をベース基板７１に半
田付けにより実装し、且つ、接点付き基板７２の電極を
接続部品７３の接触式接点７６に接続すると同時に、フ
レーム７０により機械的に支持している（図１８参
照）。
７２を接続する際には、例えばコネクタ等の接続部品７
３を利用して、この接続部品７３をベース基板７１に半
田付けにより実装し、且つ、接点付き基板７２の電極を
接続部品７３の接触式接点７６に接続すると同時に、フ
レーム７０により機械的に支持している（図１８参
照）。
【０００３】他方、一列に電極３１を配した基板３２と
同じく、一列に電極３３を配した基板３４を接続する際
には、両端部に一列に電極を配したフレキシブル基板３
５を介して半田付け接合している（図１９参照）。
同じく、一列に電極３３を配した基板３４を接続する際
には、両端部に一列に電極を配したフレキシブル基板３
５を介して半田付け接合している（図１９参照）。
【０００４】
【発明が解決しようとする課題】しかしながら、上記前
者の接続部品７３を利用する方法では、部品点数、実装
工数が増え、接続点数を多くできない、等の欠点を有し
ている。一方、上記後者のフレキシブル基板３７を利用
する方法では、接続電極の間隔を小さくできないため、
接続面積が大きくなる、接続点数を多くできない、接続
のための特別な位置合せ装置を必要とする、等の欠点を
有している。本発明は、上記事情を勘案してなされたも
ので、上記技術的課題を解決することのできる回路基板
及びその製造方法を提供することを目的とする。
者の接続部品７３を利用する方法では、部品点数、実装
工数が増え、接続点数を多くできない、等の欠点を有し
ている。一方、上記後者のフレキシブル基板３７を利用
する方法では、接続電極の間隔を小さくできないため、
接続面積が大きくなる、接続点数を多くできない、接続
のための特別な位置合せ装置を必要とする、等の欠点を
有している。本発明は、上記事情を勘案してなされたも
ので、上記技術的課題を解決することのできる回路基板
及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１の回路基板は、
第１接続電極群を有する複数のリジッド基板と、前記第
１接続電極群に電気的に接続された第２接続電極群を有
し且つ前記リジッド基板間に介設されたフレキシブル基
板とを具備し、前記第１接続電極群及び前記第２接続電
極群は格子状に配設されている。
第１接続電極群を有する複数のリジッド基板と、前記第
１接続電極群に電気的に接続された第２接続電極群を有
し且つ前記リジッド基板間に介設されたフレキシブル基
板とを具備し、前記第１接続電極群及び前記第２接続電
極群は格子状に配設されている。
【０００６】請求項２の回路基板は、請求項１の回路基
板において、前記第１接続電極群及び前記第２接続電極
群は、半田付けにより接続されている前記第１接続電極
群及び前記第２接続電極群は、半田付けにより接続され
ている。
板において、前記第１接続電極群及び前記第２接続電極
群は、半田付けにより接続されている前記第１接続電極
群及び前記第２接続電極群は、半田付けにより接続され
ている。
【０００７】請求項３の回路基板は、請求項１の回路基
板において、複数のリジッド基板の厚さが異なる。請求
項４の回路基板の製造方法は、第１接続電極群を有する
複数のリジッド基板と、前記第１接続電極群に電気的に
接続された第２接続電極群を有し且つ前記リジッド基板
間に介設されたフレキシブル基板とを具備する回路基板
の製造方法において、前記第１接続電極群または前記第
２接続電極群に半田を形成する半田形成工程と、この半
田形成工程後に前記リジッド基板に対して前記フレキシ
ブル基板を位置決めする位置決め工程と、前記位置決め
工程後に前記半田を介して前記リジッド基板及び前記フ
レキシブル基板をリフロー半田付けするリフロー半田付
け工程とを具備する。
板において、複数のリジッド基板の厚さが異なる。請求
項４の回路基板の製造方法は、第１接続電極群を有する
複数のリジッド基板と、前記第１接続電極群に電気的に
接続された第２接続電極群を有し且つ前記リジッド基板
間に介設されたフレキシブル基板とを具備する回路基板
の製造方法において、前記第１接続電極群または前記第
２接続電極群に半田を形成する半田形成工程と、この半
田形成工程後に前記リジッド基板に対して前記フレキシ
ブル基板を位置決めする位置決め工程と、前記位置決め
工程後に前記半田を介して前記リジッド基板及び前記フ
レキシブル基板をリフロー半田付けするリフロー半田付
け工程とを具備する。
【０００８】請求項５の回路基板の製造方法は、請求項
４の回路基板の製造方法において、前記位置決め工程に
ては前記複数のリジッド基板は一体化された原基板から
なり、前記リフロー半田付け工程後に前記原基板を前記
リジッド基板に分離する。
４の回路基板の製造方法において、前記位置決め工程に
ては前記複数のリジッド基板は一体化された原基板から
なり、前記リフロー半田付け工程後に前記原基板を前記
リジッド基板に分離する。
【０００９】請求項６の回路基板の製造方法は、請求項
４の回路基板の製造方法において、前記位置決め工程に
ては、治具に保持された前記複数のリジッド基板に対し
て前記フレキシブル基板を位置決めする。
４の回路基板の製造方法において、前記位置決め工程に
ては、治具に保持された前記複数のリジッド基板に対し
て前記フレキシブル基板を位置決めする。
【００１０】請求項７の回路基板の製造方法は、請求項
４の回路基板の製造方法において、前記位置決め工程に
ては、前記フレキシブル基板上に前記複数のリジッド基
板を載置・位置決めする。請求項８の回路基板の製造方
法は、請求項４の回路基板の製造方法において、表面実
装部品も同時にリフロー半田付けすることを特徴とす
る。
４の回路基板の製造方法において、前記位置決め工程に
ては、前記フレキシブル基板上に前記複数のリジッド基
板を載置・位置決めする。請求項８の回路基板の製造方
法は、請求項４の回路基板の製造方法において、表面実
装部品も同時にリフロー半田付けすることを特徴とす
る。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図１は、この一実施形態の回路基
板１を示している。この回路基板１は、一対のリジッド
基板２，３と、これらリジッド基板２，３間に介設され
たフレキシブル基板４とを有している。
を参照して詳述する。図１は、この一実施形態の回路基
板１を示している。この回路基板１は、一対のリジッド
基板２，３と、これらリジッド基板２，３間に介設され
たフレキシブル基板４とを有している。
【００１２】上記リジッド基板２，３は、例えばガラス
エポキシ樹脂製であって、長方形をなし、その寸法は、
例えば縦１００ｍｍ及び横１５０ｍｍである。そして、
これらリジッド基板２，３には、図２に示すように、一
端部に複数の接続電極２ａ，３ａが格子状に配設されて
いる。これら接続電極２ａ，３ａの格子間距離は、例え
ば１．２７ｍｍであり、各接続電極２ａ，３ａの形状
は、直径が例えば０．７６ｍｍの円形をなしている。さ
らに、リジッド基板２，３の主面上には、表面実装部品
７７が接続される接続ランド（図示せず。）が配設され
ていて、これら接続ランドと各接続電極２ａ，３ａを電
気的に接続するパターン幅が例えば５０〜１５０μｍの
配線パターン２ｃ，３ｃが設けられている。これら配線
パターン２ｃ，３ｃの間隔は、例えば５０μｍ〜１５０
μｍである。
エポキシ樹脂製であって、長方形をなし、その寸法は、
例えば縦１００ｍｍ及び横１５０ｍｍである。そして、
これらリジッド基板２，３には、図２に示すように、一
端部に複数の接続電極２ａ，３ａが格子状に配設されて
いる。これら接続電極２ａ，３ａの格子間距離は、例え
ば１．２７ｍｍであり、各接続電極２ａ，３ａの形状
は、直径が例えば０．７６ｍｍの円形をなしている。さ
らに、リジッド基板２，３の主面上には、表面実装部品
７７が接続される接続ランド（図示せず。）が配設され
ていて、これら接続ランドと各接続電極２ａ，３ａを電
気的に接続するパターン幅が例えば５０〜１５０μｍの
配線パターン２ｃ，３ｃが設けられている。これら配線
パターン２ｃ，３ｃの間隔は、例えば５０μｍ〜１５０
μｍである。
【００１３】一方、フレキシブル基板４は、例えばエポ
キシ樹脂製であって、長方形をなし、その寸法は、例え
ば縦８０ｍｍ及び横４０ｍｍである。そして、これらフ
レキシブル基板４には、図３に示すように、両端部に複
数の接続電極４ａ，４ｂが格子状に配設されている。こ
れら接続電極４ａ，４ｂの格子間距離，形状及び寸法
は、接続電極２ａ，３ａと同一である。さらに、フレキ
シブル基板４の主面上には、各接続電極４ａ，４ｂを電
気的に接続するパターン幅が例えば５０〜１５０μｍの
配線パターン４ｃが設けられている。これら配線パター
ン４ｃの間隔は、例えば５０μｍ〜１５０μｍである。
キシ樹脂製であって、長方形をなし、その寸法は、例え
ば縦８０ｍｍ及び横４０ｍｍである。そして、これらフ
レキシブル基板４には、図３に示すように、両端部に複
数の接続電極４ａ，４ｂが格子状に配設されている。こ
れら接続電極４ａ，４ｂの格子間距離，形状及び寸法
は、接続電極２ａ，３ａと同一である。さらに、フレキ
シブル基板４の主面上には、各接続電極４ａ，４ｂを電
気的に接続するパターン幅が例えば５０〜１５０μｍの
配線パターン４ｃが設けられている。これら配線パター
ン４ｃの間隔は、例えば５０μｍ〜１５０μｍである。
【００１４】しかして、フレキシブル基板４の接続電極
４ａ，４ｂは、リジッド基板２，３の接続電極２ａ，３
ａに各別に半田付け６０により接続されている（図４参
照）。
４ａ，４ｂは、リジッド基板２，３の接続電極２ａ，３
ａに各別に半田付け６０により接続されている（図４参
照）。
【００１５】このような回路基板１は、リジッド基板
２，３の接続電極２ａ，３ａ及びフレキシブル基板４の
接続電極４ａ，４ｂを格子状に配設しているので、接続
電極を一列に配設する場合に比べて電極数を増やすこ
と、すなわち電極密度を上昇させることが可能となる。
２，３の接続電極２ａ，３ａ及びフレキシブル基板４の
接続電極４ａ，４ｂを格子状に配設しているので、接続
電極を一列に配設する場合に比べて電極数を増やすこ
と、すなわち電極密度を上昇させることが可能となる。
【００１６】また、一対のリジッド基板２，３はフレキ
シブル基板４を介して折曲自在であるので三次元配置が
可能となり、リジッド基板２，３の配置の自由度が向上
する。
シブル基板４を介して折曲自在であるので三次元配置が
可能となり、リジッド基板２，３の配置の自由度が向上
する。
【００１７】つぎに、実施形態の回路基板１の製造方法
について述べる。すなわち、この実施形態の回路基板１
の製造方法においては、図５に示すように、リジッド基
板２，３は一体成形されている。すなわち、一体成形さ
れた原基板１１の中央には、例えば幅１ｍｍ及び長さ９
０ｍｍの溝１２が設けられている。この溝１２は、リジ
ッド基板２，３の境界に沿って穿設されている。リジッ
ド基板２，３の境界に沿う溝１２以外の原基板１１の部
分は、連結部１３となっている。前記連結部１３の境界
部には、後述する連結部除去工程における連結部１３の
除去を容易化するため図示せぬ切欠きが形成されてい
る。一方、この原基板１１には、予め例えばエッチング
法などにより前記接続電極２ａ，３ａ，配線パターン２
ｃ，３ｃ等が形成されている。
について述べる。すなわち、この実施形態の回路基板１
の製造方法においては、図５に示すように、リジッド基
板２，３は一体成形されている。すなわち、一体成形さ
れた原基板１１の中央には、例えば幅１ｍｍ及び長さ９
０ｍｍの溝１２が設けられている。この溝１２は、リジ
ッド基板２，３の境界に沿って穿設されている。リジッ
ド基板２，３の境界に沿う溝１２以外の原基板１１の部
分は、連結部１３となっている。前記連結部１３の境界
部には、後述する連結部除去工程における連結部１３の
除去を容易化するため図示せぬ切欠きが形成されてい
る。一方、この原基板１１には、予め例えばエッチング
法などにより前記接続電極２ａ，３ａ，配線パターン２
ｃ，３ｃ等が形成されている。
【００１８】しかして、この実施形態の回路基板１の製
造方法は、例えばスクリーン印刷などによりフレキシブ
ル基板４の接続電極４ａ，４ｂ上に半田バンプ１４を形
成する半田バンプ形成工程（図６ステップＳ１及び図７
参照）と、半田バンプ形成工程後にフレキシブル基板４
の接続電極４ａ，４ｂが原基板１１の対応する接続電極
２ａ，３ａに重なるように、原基板１１上にフレキシブ
ル基板４を位置決めする位置決め工程（図６ステップＳ
２及び図８（ａ）参照）と、位置決め工程後にフレキシ
ブル基板４が搭載された原基板１１をリフロー炉にて例
えば最高温度２１０℃にて１５秒間加熱しリフロー半田
付けするリフロー半田付け工程（図６ステップＳ３及び
図８（ｂ）参照）と、リフロー半田付け工程後に原基板
１１から一対の連結部１３を例えばカッターなどで切除
して回路基板１を得る連結部除去工程（図６ステップＳ
４及び図８（ｃ）参照）とを具備している。
造方法は、例えばスクリーン印刷などによりフレキシブ
ル基板４の接続電極４ａ，４ｂ上に半田バンプ１４を形
成する半田バンプ形成工程（図６ステップＳ１及び図７
参照）と、半田バンプ形成工程後にフレキシブル基板４
の接続電極４ａ，４ｂが原基板１１の対応する接続電極
２ａ，３ａに重なるように、原基板１１上にフレキシブ
ル基板４を位置決めする位置決め工程（図６ステップＳ
２及び図８（ａ）参照）と、位置決め工程後にフレキシ
ブル基板４が搭載された原基板１１をリフロー炉にて例
えば最高温度２１０℃にて１５秒間加熱しリフロー半田
付けするリフロー半田付け工程（図６ステップＳ３及び
図８（ｂ）参照）と、リフロー半田付け工程後に原基板
１１から一対の連結部１３を例えばカッターなどで切除
して回路基板１を得る連結部除去工程（図６ステップＳ
４及び図８（ｃ）参照）とを具備している。
【００１９】前記リフロー半田付け工程においては、溶
融半田の表面張力によるセルフアライメント作用により
フレキシブル基板４は原基板１１に対して高精度で位置
決めすることができる。
融半田の表面張力によるセルフアライメント作用により
フレキシブル基板４は原基板１１に対して高精度で位置
決めすることができる。
【００２０】なお、フレキシブル基板４のリフロー半田
付けと同時に、原基板１１の配線パターン２ｃ，３ｃの
延長状に形成された接続ランドに表面実装部品７７（図
１参照）をリフロー半田付けするようにしてもよい。こ
うすることにより、回路基板１の製造能率が飛躍的に向
上する。
付けと同時に、原基板１１の配線パターン２ｃ，３ｃの
延長状に形成された接続ランドに表面実装部品７７（図
１参照）をリフロー半田付けするようにしてもよい。こ
うすることにより、回路基板１の製造能率が飛躍的に向
上する。
【００２１】以上のように、この実施形態の回路基板１
の製造方法は、リフロー半田付けによりフレキシブル基
板４並びに表面実装電子部品を原基板１１に一括半田付
けするようにしているので、接続電極４ａ，４ｂや表面
実装電子部品の数が多い場合でも、高精度且つ高能率の
半田付けが可能となり、回路基板１の製造能率が飛躍的
に向上する。
の製造方法は、リフロー半田付けによりフレキシブル基
板４並びに表面実装電子部品を原基板１１に一括半田付
けするようにしているので、接続電極４ａ，４ｂや表面
実装電子部品の数が多い場合でも、高精度且つ高能率の
半田付けが可能となり、回路基板１の製造能率が飛躍的
に向上する。
【００２２】つぎに、第２の実施形態の回路基板１の製
造方法について説明する。図９は、この実施形態にて用
いられるリジッド基板２，３を示している。これらリジ
ッド基板２，３の４隅には、位置決め孔２１が穿設され
ている点を除き、第１の実施形態の回路基板１と同一で
あるので、同一部分には同一記号を付し、説明を省略す
る。
造方法について説明する。図９は、この実施形態にて用
いられるリジッド基板２，３を示している。これらリジ
ッド基板２，３の４隅には、位置決め孔２１が穿設され
ている点を除き、第１の実施形態の回路基板１と同一で
あるので、同一部分には同一記号を付し、説明を省略す
る。
【００２３】図１０（ａ）は、この実施形態の回路基板
１の製造方法に用いられる位置決め治具２２を示してい
る。この位置決め治具２２は、矩形状の基台２３と、こ
の基台２３の上面に立設された位置決めピン２４とから
なっている。上記位置決めピン２４は、リジッド基板
２，３の位置決め孔２１に係合して、前記原基板１１と
対応する位置にリジッド基板２，３を位置決めするため
のもので、全部で８本立設されている。したがって、上
記位置決めピン２４は、位置決め孔２１の内径よりも大
きい外径を有する本体部２４ａと、この本体部２４ａの
上端部に同軸に連設され位置決め孔２１の内径よりも小
さい外径を有する遊挿部２４ｂとを有している。
１の製造方法に用いられる位置決め治具２２を示してい
る。この位置決め治具２２は、矩形状の基台２３と、こ
の基台２３の上面に立設された位置決めピン２４とから
なっている。上記位置決めピン２４は、リジッド基板
２，３の位置決め孔２１に係合して、前記原基板１１と
対応する位置にリジッド基板２，３を位置決めするため
のもので、全部で８本立設されている。したがって、上
記位置決めピン２４は、位置決め孔２１の内径よりも大
きい外径を有する本体部２４ａと、この本体部２４ａの
上端部に同軸に連設され位置決め孔２１の内径よりも小
さい外径を有する遊挿部２４ｂとを有している。
【００２４】しかして、この実施形態の回路基板１の製
造方法は、例えばスクリーン印刷などによりフレキシブ
ル基板４の接続電極４ａ，４ｂ上に半田バンプ１４を形
成する半田バンプ形成工程（図１１ステップＳ１１及び
図７参照）と、半田バンプ形成工程後にリジッド基板
２，３を位置決め孔２１を介して位置決めピン２４に係
合させリジッド基板２，３を位置決めする第１位置決め
工程（図１１ステップＳ１２及び図１０（ｂ）参照）
と、第１位置決め工程後にフレキシブル基板４の接続電
極４ａ，４ｂがリジッド基板２，３の対応する接続電極
２ａ，３ａに重なるようにリジッド基板２，３上にフレ
キシブル基板４を位置決めする第２位置決め工程（図１
１ステップＳ１３及び図１０（ｃ）参照）と、第２位置
決め工程後にリジッド基板２，３及びフレキシブル基板
４を保持している位置決め治具２２をリフロー炉にて例
えば最高温度２１０℃にて１５秒間加熱しリフロー半田
付けし回路基板１を得るリフロー半田付け工程（図１１
ステップＳ１４及び図４参照）とを具備している。
造方法は、例えばスクリーン印刷などによりフレキシブ
ル基板４の接続電極４ａ，４ｂ上に半田バンプ１４を形
成する半田バンプ形成工程（図１１ステップＳ１１及び
図７参照）と、半田バンプ形成工程後にリジッド基板
２，３を位置決め孔２１を介して位置決めピン２４に係
合させリジッド基板２，３を位置決めする第１位置決め
工程（図１１ステップＳ１２及び図１０（ｂ）参照）
と、第１位置決め工程後にフレキシブル基板４の接続電
極４ａ，４ｂがリジッド基板２，３の対応する接続電極
２ａ，３ａに重なるようにリジッド基板２，３上にフレ
キシブル基板４を位置決めする第２位置決め工程（図１
１ステップＳ１３及び図１０（ｃ）参照）と、第２位置
決め工程後にリジッド基板２，３及びフレキシブル基板
４を保持している位置決め治具２２をリフロー炉にて例
えば最高温度２１０℃にて１５秒間加熱しリフロー半田
付けし回路基板１を得るリフロー半田付け工程（図１１
ステップＳ１４及び図４参照）とを具備している。
【００２５】前記リフロー半田付け工程においては、溶
融半田の表面張力によるセルフアライメント作用により
フレキシブル基板４は原基板１１に対して高精度で位置
決めすることができる。
融半田の表面張力によるセルフアライメント作用により
フレキシブル基板４は原基板１１に対して高精度で位置
決めすることができる。
【００２６】なお、図１２に示すように、フレキシブル
基板４のリフロー半田付け８１と同時に、原基板１１の
配線パターン２ｃ，３ｃの延長状に形成された接続ラン
ドに例えばフリップチップなどの表面実装部品７７をリ
フロー半田付け８２するようにしてもよい。こうするこ
とにより、回路基板１の製造能率が飛躍的に向上する。
基板４のリフロー半田付け８１と同時に、原基板１１の
配線パターン２ｃ，３ｃの延長状に形成された接続ラン
ドに例えばフリップチップなどの表面実装部品７７をリ
フロー半田付け８２するようにしてもよい。こうするこ
とにより、回路基板１の製造能率が飛躍的に向上する。
【００２７】以上のように、この実施形態の回路基板１
の製造方法は、リフロー半田付けによりフレキシブル基
板４並びに表面実装電子部品を原基板１１に一括半田付
けするようにしているので、接続電極４ａ，４ｂや表面
実装電子部品の数が多い場合でも、高精度且つ高能率の
半田付けが可能となり、回路基板１の製造能率が飛躍的
に向上する。
の製造方法は、リフロー半田付けによりフレキシブル基
板４並びに表面実装電子部品を原基板１１に一括半田付
けするようにしているので、接続電極４ａ，４ｂや表面
実装電子部品の数が多い場合でも、高精度且つ高能率の
半田付けが可能となり、回路基板１の製造能率が飛躍的
に向上する。
【００２８】なお、上記二つの実施形態の回路基板１の
製造方法の半田バンプ形成工程においては、半田バンプ
１４は、フレキシブル基板４側に形成しているが、図１
３に示すように、リジッド基板２，３の接続電極２ａ，
３ａに半田バンプ１４を形成し、フレキシブル基板４を
下にして、このフレキシブル基板４の電極４ａ，４ｂ上
にリジッド基板２，３を位置決め・載置した状態で、リ
フロー半田付けを行ってもよい。
製造方法の半田バンプ形成工程においては、半田バンプ
１４は、フレキシブル基板４側に形成しているが、図１
３に示すように、リジッド基板２，３の接続電極２ａ，
３ａに半田バンプ１４を形成し、フレキシブル基板４を
下にして、このフレキシブル基板４の電極４ａ，４ｂ上
にリジッド基板２，３を位置決め・載置した状態で、リ
フロー半田付けを行ってもよい。
【００２９】また、接続電極２ａ，３ａ又は接続電極４
ａ，４ｂに形成する半田は、半田バンプ１４のように半
球状でなく、図１４に示すように、シート状体５５でも
よい。
ａ，４ｂに形成する半田は、半田バンプ１４のように半
球状でなく、図１４に示すように、シート状体５５でも
よい。
【００３０】さらに、上記実施形態の回路基板１は、リ
ジッド基板の数は２枚であるが、図１５に示すように、
３枚以上のリジッド基板９１の場合にも本発明を適用す
ることができることは勿論である。なお、この図１５に
おいては、格子状に配列された電極の図示を省略してい
る。
ジッド基板の数は２枚であるが、図１５に示すように、
３枚以上のリジッド基板９１の場合にも本発明を適用す
ることができることは勿論である。なお、この図１５に
おいては、格子状に配列された電極の図示を省略してい
る。
【００３１】さらに、回路基板１を構成するリジッド基
板２，３の厚さを異ならせることにより、三次元配置が
可能となる（図１６参照）。さらに、上記実施形態の回
路基板１は、接続電極２ａ，３ａ又は接続電極４ａ，４
ｂを碁盤目格子状に配設しているが、図１７に示すよう
に、電極４４を斜め格子（千鳥）状に配設してもよい。
板２，３の厚さを異ならせることにより、三次元配置が
可能となる（図１６参照）。さらに、上記実施形態の回
路基板１は、接続電極２ａ，３ａ又は接続電極４ａ，４
ｂを碁盤目格子状に配設しているが、図１７に示すよう
に、電極４４を斜め格子（千鳥）状に配設してもよい。
【００３２】
【発明の効果】本発明の回路基板は、複数のリジッド基
板の接続電極及びフレキシブル基板の接続電極を格子状
に配設しているので、接続電極を一列に配設する場合に
比べて電極数を増やすこと、すなわち電極密度を上昇さ
せることが可能となる。また、リジッド基板はフレキシ
ブル基板を介して折曲自在であるので三次元配置が可能
となり、リジッド基板の配置の自由度が向上する。
板の接続電極及びフレキシブル基板の接続電極を格子状
に配設しているので、接続電極を一列に配設する場合に
比べて電極数を増やすこと、すなわち電極密度を上昇さ
せることが可能となる。また、リジッド基板はフレキシ
ブル基板を介して折曲自在であるので三次元配置が可能
となり、リジッド基板の配置の自由度が向上する。
【００３３】また、本発明の回路基板の製造方法は、リ
フロー半田付けによりフレキシブル基板をリジッド基板
に対して一括半田付けするようにしているので、接続電
極や表面実装電子部品の数が多い場合でも、高精度且つ
高能率の半田付けが可能となり、回路基板の製造能率が
飛躍的に向上する。
フロー半田付けによりフレキシブル基板をリジッド基板
に対して一括半田付けするようにしているので、接続電
極や表面実装電子部品の数が多い場合でも、高精度且つ
高能率の半田付けが可能となり、回路基板の製造能率が
飛躍的に向上する。
【図１】本発明の第１の実施形態の回路基板の斜視図で
ある。
ある。
【図２】本発明の第１の実施形態におけるリジッド基板
上の電極配設を示す平面図である。
上の電極配設を示す平面図である。
【図３】本発明の第１の実施形態におけるフレキシブル
基板上の電極配設を示す平面図である。
基板上の電極配設を示す平面図である。
【図４】本発明の第１の実施形態の回路基板の要部拡大
図である。
図である。
【図５】本発明の第１の実施形態の回路基板の製造に用
いられる原基板の平面図である。
いられる原基板の平面図である。
【図６】本発明の第１の実施形態の回路基板の製造方法
を示すフローチャートである。
を示すフローチャートである。
【図７】本発明の第１の実施形態の回路基板の製造方法
の説明図である。
の説明図である。
【図８】本発明の第１の実施形態の回路基板の製造方法
の説明図である。。
の説明図である。。
【図９】本発明の第１の実施形態の回路基板の製造に用
いられるリジッド基板の平面図である。
いられるリジッド基板の平面図である。
【図１０】本発明の第２の実施形態の回路基板の製造方
法の説明図である。
法の説明図である。
【図１１】本発明の第２の実施形態の回路基板の製造方
法を示すフローチャートである。
法を示すフローチャートである。
【図１２】本発明の第２の実施形態の回路基板の製造方
法の説明図である。
法の説明図である。
【図１３】本発明の回路基板の製造方法の変形例を示す
図である。
図である。
【図１４】本発明の回路基板の製造方法の変形例を示す
図である。
図である。
【図１５】本発明の回路基板の変形例を示す図である。
【図１６】本発明の回路基板の変形例を示す図である。
【図１７】本発明の回路基板の変形例を示す図である。
【図１８】従来技術の説明図である。
【図１９】従来技術の説明図である。
１：回路基板，２，３：リジッド基板，４：フレキシブ
ル基板，２ａ，３ａ：接続電極（第１接続電極群），４
ａ，４ｂ：接続電極（第２接続電極群），２ｃ，３ｃ，
４ｃ：配線パターン，７７：表面実装部品。
ル基板，２ａ，３ａ：接続電極（第１接続電極群），４
ａ，４ｂ：接続電極（第２接続電極群），２ｃ，３ｃ，
４ｃ：配線パターン，７７：表面実装部品。
Claims (8)
- 【請求項１】第１接続電極群を有する複数のリジッド基
板と、前記第１接続電極群に電気的に接続された第２接
続電極群を有し且つ前記リジッド基板間に介設されたフ
レキシブル基板とを具備し、前記第１接続電極群及び前
記第２接続電極群は格子状に配設されていることを特徴
とする回路基板。 - 【請求項２】前記第１接続電極群及び前記第２接続電極
群は、半田付けにより接続されていることを特徴とする
請求項１記載の回路基板。 - 【請求項３】複数のリジッド基板の厚さが異なることを
特徴とする請求項１記載の回路基板。 - 【請求項４】第１接続電極群を有する複数のリジッド基
板と、前記第１接続電極群に電気的に接続された第２接
続電極群を有し且つ前記リジッド基板間に介設されたフ
レキシブル基板とを具備する回路基板の製造方法におい
て、前記第１接続電極群または前記第２接続電極群に半
田を形成する半田形成工程と、この半田形成工程後に前
記リジッド基板に対して前記フレキシブル基板を位置決
めする位置決め工程と、前記位置決め工程後に前記半田
を介して前記リジッド基板及び前記フレキシブル基板を
リフロー半田付けするリフロー半田付け工程とを具備す
ることを特徴とする回路基板の製造方法。 - 【請求項５】前記位置決め工程にては前記複数のリジッ
ド基板は一体化された原基板からなり、前記リフロー半
田付け工程後に前記原基板を前記リジッド基板に分離す
ることを特徴とする請求項４記載の回路基板の製造方
法。 - 【請求項６】前記位置決め工程にては、治具に保持され
た前記複数のリジッド基板に対して前記フレキシブル基
板を位置決めすることを特徴とする請求項４記載の回路
基板の製造方法。 - 【請求項７】前記位置決め工程にては、前記フレキシブ
ル基板上に前記複数のリジッド基板を載置・位置決めす
ることを特徴とする請求項４記載の回路基板の製造方
法。 - 【請求項８】前記リフロー半田付け工程にては、表面実
装部品も同時にリフロー半田付けすることを特徴とする
請求項４記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8981898A JPH11289141A (ja) | 1998-04-02 | 1998-04-02 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8981898A JPH11289141A (ja) | 1998-04-02 | 1998-04-02 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289141A true JPH11289141A (ja) | 1999-10-19 |
Family
ID=13981340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8981898A Pending JPH11289141A (ja) | 1998-04-02 | 1998-04-02 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289141A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005067782A1 (ja) * | 2004-01-19 | 2005-07-28 | Olympus Corporation | カプセル型医療装置 |
| US7292448B2 (en) | 2005-08-31 | 2007-11-06 | Sony Corporation | Circuit substrate |
| US8960000B2 (en) | 2011-07-13 | 2015-02-24 | Seiko Epson Corporation | Sensor device, and electronic apparatus |
| US9052220B2 (en) | 2011-05-31 | 2015-06-09 | Seiko Epson Corporation | Maintaining member, module, and electronic apparatus |
| US9243909B2 (en) | 2011-05-31 | 2016-01-26 | Seiko Epson Corporation | Module and electronic apparatus |
| US9250260B2 (en) | 2011-07-11 | 2016-02-02 | Seiko Epson Corporation | Sensor device, and electronic apparatus |
| US9316499B2 (en) | 2011-05-31 | 2016-04-19 | Seiko Epson Corporation | Module and electronic apparatus |
| US9404755B2 (en) | 2012-12-27 | 2016-08-02 | Seiko Epson Corporation | Sensor having a plurality of mounting boards on which sensor components are mounted, an electronic apparatus having the sensor, and a moving object having the sensor |
| US9468994B2 (en) | 2013-05-24 | 2016-10-18 | Seiko Epson Corporation | Sensor unit, method of manufacturing the same, electronic apparatus, and moving object |
| US9523702B2 (en) | 2012-06-08 | 2016-12-20 | Seiko Epson Corporation | Sensor unit, electronic device, and moving body |
| US9702890B2 (en) | 2013-03-11 | 2017-07-11 | Seiko Epson Corporation | Mounting board, sensor unit, electronic apparatus, and moving body |
| JP2020013904A (ja) * | 2018-07-18 | 2020-01-23 | キオクシア株式会社 | 半導体記憶装置 |
-
1998
- 1998-04-02 JP JP8981898A patent/JPH11289141A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005067782A1 (ja) * | 2004-01-19 | 2005-07-28 | Olympus Corporation | カプセル型医療装置 |
| US7775971B2 (en) | 2004-01-19 | 2010-08-17 | Olympus Corporation | Capsule apparatus with rigid and flexible wiring board sections |
| US7292448B2 (en) | 2005-08-31 | 2007-11-06 | Sony Corporation | Circuit substrate |
| US10113875B2 (en) | 2011-05-31 | 2018-10-30 | Seiko Epson Corporation | Module and electronic apparatus |
| US10072954B2 (en) | 2011-05-31 | 2018-09-11 | Seiko Epson Corporation | Module and electronic apparatus |
| US9243909B2 (en) | 2011-05-31 | 2016-01-26 | Seiko Epson Corporation | Module and electronic apparatus |
| US9052220B2 (en) | 2011-05-31 | 2015-06-09 | Seiko Epson Corporation | Maintaining member, module, and electronic apparatus |
| US9316499B2 (en) | 2011-05-31 | 2016-04-19 | Seiko Epson Corporation | Module and electronic apparatus |
| US9541397B2 (en) | 2011-07-11 | 2017-01-10 | Seiko Epson Corporation | Sensor device, and electronic apparatus |
| US9250260B2 (en) | 2011-07-11 | 2016-02-02 | Seiko Epson Corporation | Sensor device, and electronic apparatus |
| US12031847B2 (en) | 2011-07-13 | 2024-07-09 | Seiko Epson Corporation | Sensor device and electronic apparatus |
| US10612948B2 (en) | 2011-07-13 | 2020-04-07 | Seiko Epson Corporation | Sensor device and electronic apparatus |
| US10107653B2 (en) | 2011-07-13 | 2018-10-23 | Seiko Epson Corporation | Sensor device and electronic apparatus |
| US8960000B2 (en) | 2011-07-13 | 2015-02-24 | Seiko Epson Corporation | Sensor device, and electronic apparatus |
| US11709079B2 (en) | 2011-07-13 | 2023-07-25 | Seiko Epson Corporation | Sensor device and electronic apparatus |
| US11215484B2 (en) | 2011-07-13 | 2022-01-04 | Seiko Epson Corporation | Sensor device and electronic apparatus |
| US9523702B2 (en) | 2012-06-08 | 2016-12-20 | Seiko Epson Corporation | Sensor unit, electronic device, and moving body |
| US9404755B2 (en) | 2012-12-27 | 2016-08-02 | Seiko Epson Corporation | Sensor having a plurality of mounting boards on which sensor components are mounted, an electronic apparatus having the sensor, and a moving object having the sensor |
| US9702890B2 (en) | 2013-03-11 | 2017-07-11 | Seiko Epson Corporation | Mounting board, sensor unit, electronic apparatus, and moving body |
| US9468994B2 (en) | 2013-05-24 | 2016-10-18 | Seiko Epson Corporation | Sensor unit, method of manufacturing the same, electronic apparatus, and moving object |
| CN110739297A (zh) * | 2018-07-18 | 2020-01-31 | 东芝存储器株式会社 | 半导体存储装置 |
| JP2020013904A (ja) * | 2018-07-18 | 2020-01-23 | キオクシア株式会社 | 半導体記憶装置 |
| CN110739297B (zh) * | 2018-07-18 | 2023-12-08 | 铠侠股份有限公司 | 半导体存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6224392B1 (en) | Compliant high-density land grid array (LGA) connector and method of manufacture | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| JPH11289141A (ja) | 回路基板及びその製造方法 | |
| JP2000077477A (ja) | 半導体装置及びその製造方法並びにこれに用いる金属基板 | |
| JPH0793485B2 (ja) | Ｉｃユニットの接続方法 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| JPH10313157A (ja) | プリント基板 | |
| JP2008205184A (ja) | 実装構造、その実装構造の製造方法、半導体装置、その半導体装置の製造方法 | |
| JP2000208935A (ja) | プリント配線板製造方法およびプリント配線板ならびにそれらに使用される両面パタ―ン導通用部品 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JP3830803B2 (ja) | 電子回路ユニットの製造方法 | |
| JPH11121896A (ja) | 回路配線基板及びその製造方法 | |
| JPH08330716A (ja) | ボールグリッドアレイの製造方法 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JP3695474B2 (ja) | 光学式エンコーダおよび光学式エンコーダの固定側素子取り付け方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JP3270997B2 (ja) | 表面実装用電子部品 | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JP2618577B2 (ja) | 三次元構造電子部品の製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2000277881A (ja) | 回路基板の接続構造およびその接続方法 | |
| JP2002270760A (ja) | 電子部品、そのアセンブリ及びその製造方法 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20050414 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050607 |