JPH1127075A

JPH1127075A - 積層チップ型ノイズフィルタ及びその製造方法

Info

Publication number: JPH1127075A
Application number: JP9213334A
Authority: JP
Inventors: Osamu Kanda; 修神田
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1997-05-06
Filing date: 1997-08-07
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】電気・電子機器から発生する電磁波干渉ノイ
ズによる機器の誤動作，損傷を防止し得るインダクタ部
と容量性バリスタ部とを一体化したノイズフィルタを得
る。【解決手段】インダクタ部２を構成するパターン層
と、容量性バリスタ部３を構成するパターン層とを積層
し、焼成して一体化すると共に、インダクタ部２を構成
するパターン層の導電性内部線路と容量機能付きバリス
タ部３を構成するパターン層の内部導体とは外部電極
８，９にて接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信機器，事務機
器、又は音響機器等に搭載される電気，電子回路の系内
外において発生する電磁波干渉ノイズ、又はインパルス
性ノイズ等を除去するための積層チップ型ノイズフィル
タ及びその製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
小型携帯電話及び小型パーソナルコンピュータ等に代表
される移動体通信機器，ＯＡ機器の電子部品の応答信号
の高速化、高周波化に伴って、機器の系内外で発生する
電磁波によって引き起こされる電磁波干渉ノイズが問題
とされている。電磁波干渉ノイズが発生すると、装置，
機器類が正常に動作しなくなるばかりでなく、高電流、
又は高電圧に及ぶ場合は破壊に至る場合もある。

【０００３】電磁波干渉ノイズの抑制策としては、通常
ノイズ発生源を金属ケース等でシールドする方法、又は
逆にノイズを受け易い装置，機器類をシールドして保護
する方法等が採用されている。しかし、一般にノイズ発
生源を個別に特定することは現在の評価技術では困難で
あり、近年さらに増加が予測されるノイズ発生頻度とノ
イズ周波数帯域の広がりを考慮すればシールドによる保
護策にはその効果に限度がある。

【０００４】そこで電磁波干渉ノイズ対策として注目さ
れているものにノイズフィルタ、又はＥＭＩ（Ｅｌｅｃ
ｔｒｏ−ＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃ
ｅ）フィルタと称されるノイズ対策用電子部品がある。
これらはノイズ発生源側、被ノイズ保護機器側の周辺部
位に実装され、発生したノイズを熱的エネルギーに変換
し、またはグランド端子を介してノイズ発生源側に還流
する等の方法により被ノイズ保護機器側への侵入を阻止
し、又は低減させるローパス周波数フィルタとしての機
能を持っている。最も簡便なノイズフィルタとしては、
被ノイズ保護機器に対し直列実装されるインダクタ素子
と、並列実装されるコンデンサ素子が知られており、い
ずれも２端子構造を有するが、これらは高周波帯域での
ノイズ吸収性が十分でなく、ノイズフィルタとしての機
能に限度がある。

【０００５】これに対し、高速信号かつ高周波帯域で使
用されるノイズフィルタとして、入出力端子（２端子）
以外にグランド端子を備え、ノイズをグランドを介して
発生源側に還流する３端子型構造のものがある。従来の
汎用３端子型ノイズフィルタとしては、３端子型コンデ
ンサがあるが、素子等価回路を構成する回路定数が容量
成分（Ｃ成分）のみであるため、ノイズ周波数に対する
急峻な吸収性及び応答性に欠け、前記した高周波帯域で
の実装使用にはやはり限度があった。

【０００６】高周波帯域で機器を保護するに十分なノイ
ズ吸収性を示し、しかも急峻な周波数応答性をもつノイ
ズフィルタとして、３端子型の複合回路部品がある。こ
の構造は、通常容量成分（Ｃ成分）とインダクタンス成
分（Ｌ成分）との組合せにより素子等価回路が構成され
る。このようなＬＣ複合化を行うことにより共振周波数
域における減衰曲線が急峻になり、ノイズフィルタとし
ての有効性が増し、また任意にＬ／Ｃ回路定数を組み合
わせることで、共振周波数域の制御が可能となるため、
周波数仕様を自由に選択できる等の利点もある。

【０００７】一方、ＥＭＩフィルタも他の電子部品と同
様に小型表面実装対応が要求されており、汎用品の多く
は既にチップ化が進んでいる。具体的にはインダクタ１
素子分とコンデンサ１素子分とを組み合わせたＬ型ＥＭ
Ｉフィルタ、インダクタ１素子分とコンデンサ２素子分
とを組み合わせたπ型ＥＭＩフィルタ、インダクタ２素
子分とコンデンサ１素子分とを組み合わせたＴ型ＥＭＩ
フィルタ等がある。

【０００８】これら既存のＥＭＩフィルタが対象とする
ノイズは装置又は機器の系内外で発生する電磁波干渉ノ
イズのみであり、ノイズ発生源側、被ノイズ保護機器側
の双方について、ノイズ対策が必要とされる回路の入出
力インピーダンスを考慮の上、有効信号の通過帯域に合
わせて適宜採択されている。しかし高周波ノイズ、又は
高速ノイズ対策が必要とされる回路の多くは数Ｖ、数ｍ
Ａ程度の低電圧，低電流で駆動しているのに対し、装置
系外から侵入する静電気ノイズ、装置系内で発生するス
イッチングノイズに代表されるインパルス性ノイズは高
速、かつ高電流，高電圧ノイズであり、通常は１μｓｅ
ｃ以下の超高速でピーク電圧に達するため、簡単に機器
類を破壊してしまう。これらインパルス性ノイズに対し
ては、コンデンサ又はインダクタ機能だけでは対応不可
能なため、前述したＥＭＩフィルタとは別途に被ノイズ
保護機器と並列にバリスタを実装するなどして対策を施
している。

【０００９】容量機能付きバリスタは、通常コンデンサ
として機能するが、数ｋＶに及ぶ高電圧外来サージ（雷
サージ）、又は立ち上がりが１μｓｅｃ以下のインパル
ス性ノイズが発生した際は、これらを吸収し、未然に回
路素子の誤作動、又は絶縁破壊を防ぐ機能（バリスタ機
能）を併せ持った複合機能素子であり、吸収された電気
的エネルギーは熱的エネルギーとして系外に放散され
る。

【００１０】ところでバリスタを実装することはインパ
ルス性ノイズによる障害を抑制し得る反面、回路実装面
積の拡大と実装経費の割高化は避けられないという問題
がある。ＥＭＩフィルタに関する従来技術としては次の
ようなものがある。 (1) 特開平４−１１７８０８号公報には、チップイン
ダクタ、及びチップコンデンサを個別に作製し、実装ニ
ーズに合わせて両者を接着剤を用いて一体素子化する技
術が開示されている。この技術は、一体化のための焼成
等に要するプロセスが不要で、短時間で実装ニーズに合
わせられる利便性はあるが、素子形状，寸法の面で実装
制限を受ける可能性がある。また、対象ノイズは素子等
価回路からみて電磁波干渉ノイズのみと推測される。

【００１１】(2) 特開平４−２５７１１２号公報に
は、磁性体材料としてＭｎ−Ｚｎ系、Ｎｉ−Ｚｎ系フェ
ライトを、また誘電体材料としてＺｎＯ系バリスタ材を
主成分とするセラミックスを適用し、各々のシートに所
定の内部導体パターンを施し、これらを積層し、同時焼
成してＬＣ複合機能素子を作製する技術が開示されてい
る。この技術では、異種材料を積層し、同時焼成するこ
とで一体素子化が図られているが、内部導体同士を素子
内部でスルーホールにより接続させるため、シートにパ
ンチング、パンチ穴埋めの電極印刷の工程が必要とされ
る難点がある。

【００１２】本発明はかかる事情に鑑みなされたもので
あって、第１の目的は、電気、電子機器で発生する電磁
波干渉ノイズによる機器の損傷、誤作動を防止する安価
な積層チップ型ノイズフィルタを提供することにある。

【００１３】第２の目的は、磁性体材料を用いたパター
ン層と誘電体材料を用いたパターン層とを積層、焼成し
て一体素子化し、内部にＬＣ複合のＬ型、π型又はＴ型
の構造を持つ積層チップ型ノイズフィルタを提供するこ
とにある。

【００１４】第３の目的は、ＬＣ複合型の構造を得るの
に適した磁性体材料、誘電体夫々の材料組成物を提供す
ることにある。

【００１５】第４の目的は、ＬＣ複合型の積層チップ型
ノイズフィルタをスルーホール形成工程等を不要化して
安価に製作可能とした積層チップ型ノイズフィルタの製
造方法を提供することにある。

【００１６】

【課題を解決するための手段】第１の発明に係る積層チ
ップ型ノイズフィルタは、磁性体シートの片面に導電性
内部線路を形成した複数のパターン層を積層してなるイ
ンダクタ部と、誘電体シートの片面に内部電極を形成し
た複数のパターン層を積層してなる容量機能付きバリス
タ部とを積層、焼成して構成され、前記インダクタ部は
２個のインダクタ素子を備え、また、前記容量機能付き
バリスタ部は、１個の容量機能付きバリスタ素子を備
え、これらは、外部電極によって、Ｔ型構造となるよう
に電気的に接続されていることを特徴とする。

【００１７】第１の発明にあっては、インダクタ部につ
いては、導電性内部線路の形状、線路幅の変更、磁性体
材料の選択により、インダクタンスを任意に制御するこ
とが出来るので、対象となる電磁波干渉ノイズ周波数に
合わせた設計が可能となる。また容量機能付きバリスタ
部についても、内部導体面積、誘電体シートの厚み、誘
電体材料の選択により、容量とバリスタ性（電流電圧非
直線性）を任意に制御することができるので、対象とな
るインパルス性ノイズに合わせた設計が可能となる。

【００１８】第２の発明に係る積層チップ型ノイズフィ
ルタは、前記インダクタ部及び容量機能付きバリスタ部
を平面視で四角形に形成し、相隣する２つのコーナ部近
傍に前記外部電極を、また他の２つのコーナ部近傍に前
記インダクタ部の各導電性内部線路と接続された入出力
端子電極を、更にこれら両入出力端子電極間に位置して
容量機能付きバリスタ部の内部導体と接続された接地用
端子電極を設けたことを特徴とする。

【００１９】第２の発明にあっては、インダクタ部と容
量機能付きバリスタ部を素子内部で電気的に接続するス
ルーホール形成を行う必要がなく、比較的簡便なプロセ
スでＬＣ複合機能化ならびに素子の小型チップ化を図る
ことが可能となる。また、インダクタ機能，容量性機能
に加えてバリスタ機能も付与されているため、ノイズフ
ィルタとバリスタ素子を併用する必要がなく、回路実装
面積の縮小を図ることが可能となる。

【００２０】第３の発明に係る積層チップ型ノイズフィ
ルタは、前記容量機能付きバリスタ部における前記イン
ダクタ部が位置する側と反対側に、導電性内部線路を形
成していない磁性体部を設けたことを特徴とする。

【００２１】第３の発明にあっては、容量機能付きバリ
スタ部を、磁性体層からなるインダクタ部と導電性内部
線路を形成していない磁性体部とで挟み込む構造をとっ
ているので、２層構造よりさらに異種材積層界面におけ
る剥離やクラック、ポア等の発生を抑制することができ
る。

【００２２】第４の発明に係る積層チップ型ノイズフィ
ルタは、磁性体シートの片面に導電性内部線路を形成し
た複数のパターン層を積層してなるインダクタ部と、誘
電体シートの片面に内部電極を形成した複数のパターン
層を積層してなる容量機能付きバリスタ部とを積層、焼
成して構成され、前記インダクタ部は１個のインダクタ
素子を備え、また前記容量機能付きバリスタ部は、２個
の容量機能付きバリスタ素子を備え、これらは外部電極
によって、π型構造となるよう電気的に接続されている
ことを特徴とする。

【００２３】第４の発明にあっては、容量性及びバリス
タ性を損なうことなく、π型フィルタ回路を構成するこ
とができるので、信号ライン方向に低インピーダンス性
を有する素子であり、グランド方向には電磁波干渉ノイ
ズのみならずインパルス性ノイズに対しても十分な減衰
特性を有するフィルタの提供が可能である。

【００２４】第５の発明に係る積層チップ型ノイズフィ
ルタは、誘電体シートを構成する誘電体が、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部の割合で含有していることを特徴とする。

【００２５】第５の発明にあっては、誘電体シートを構
成する誘電体の化学組成を所定範囲に定めたことで、低
温での焼成で十分な緻密化が図れ、反り、クラックの発
生を抑制でき、加えて３０００以上の誘電率を確保し得
る。

【００２６】第６の発明に係る積層チップ型ノイズフィ
ルタは、誘電体シートを構成する誘電体が、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部Ａｇ₂Ｏが０．０５〜０．１５重量部の割合で含有していることを特徴とする。

【００２７】第６の発明にあっては、誘電体シートを構
成する誘電体の化学組成を所定範囲に定めたことで、低
温での焼成で十分な緻密化が図れ、反り、クラックの発
生を抑制でき、また３０００以上の誘電率を確保し得る
に加え、内部金属導体との成分相互の拡散をより確実に
防ぐことができる。

【００２８】第７の発明に係る積層チップ型ノイズフィ
ルタの製造方法は、磁性体シートの片面に導電性内部線
路を形成し、その一部を磁性体シートの側面に臨ませた
複数のパターン層を積層してなるインダクタ部と、誘電
体シートの片面に内部電極を形成し、その一部を誘電体
シートの側面に臨ませた複数のパターン層を積層してな
る容量機能付きバリスタ部とを積層し、焼成して一体化
した後、一体化物の外面に沿って前記各導電性内部線路
と内部電極とを電気的に接続する外部電極及び前記各導
電性内部経路に接続される入出力端子電極を形成するこ
とを特徴とする。

【００２９】第７の発明にあっては、スルーホール等を
形成することなく外部電極を通じて電気的接続が図れる
こととなり、工程の大幅な省略が可能となる。

【００３０】

【発明の実施の形態】

（実施の形態１）以下本発明を、その実施の形態を示す
図面に基づき具体的に説明する。図１は、本発明に係る
積層チップ型ノイズフィルタ１の模式的斜視図である。
積層チップ型ノイズフィルタ１は全体形状が直方体形に
形成されており、その高さ方向における略上半部がイン
ダクタ部２、また略下半分が容量機能付きバリスタ部３
となっている。

【００３１】直方体の長手方向の両端における同じ側の
縦向きの稜線部（又はその近傍）に沿い、インダクタ部
２と容量機能付きバリスタ部３とに跨がる態様で上端面
から下端面にわたって入出力端子電極５，６が形成さ
れ、また両入出力端子電極５，６の間の側面には同じく
上端面から下端面わたってグランド電極７が形成された
３端子型であり、更に反対側の各縦向きの稜線部（又は
その近傍）には、前記インダクタ部２と容量機能付きバ
リスタ部３との間の電気的接続を行う外部電極８，９が
設けられている。

【００３２】このような積層チップ型ノイズフィルタ１
は入出力端子電極５，６、及びグランド電極７を介して
被ノイズ保護機器と直列に回路実装される。図１におけ
るインダクタ部２は、２素子分のインダクタ素子を、ま
た容量機能付きバリスタ部３は１素子分のコンデンサ及
びバリスタ素子を夫々構成しており、その等価回路図を
示したのが図２である。図２から明らかなようにインダ
クタ素子Ｌ₁，Ｌ₂は、図１における入出力端子電極
５，６間に直列に配置され、またコンデンサ及びバリス
タ素子Ｃは、インダクタ素子Ｌ₁，Ｌ₂の接点とグラン
ド電極７の間に配置されたＴ型構造の３端子型ノイズフ
ィルタが構成されている。

【００３３】次にこのような積層チップ型ノイズフィル
タの作製方法を説明する。図３は、積層チップ型ノイズ
フィルタ１を構成する基本的な材料である４種のパター
ン層Ｐ，Ｑ，Ｒ，Ｓを示す模式的平面図である。積層チ
ップ型ノイズフィルタ１は、基本的にはこれら４種のパ
ターン層Ｐ，Ｑ，Ｒ，Ｓを●印で示す基点１０の方位を
一致させて上側から下側へ図３（ａ），図３（ｂ），図
３（ｃ），図３（ｄ）の順序となるよう積層し、焼成す
ることで一体の素子として構成される。

【００３４】勿論、これらパターン層のみに限らず、機
械的強度補償，寸法補償等のために導電性内部線路，内
部導体等を形成していない単なる磁性体シート、又は単
なる誘電体シートのみを各パターン層間、又は閉磁路構
造とするために最上部のパターン層Ｐの表面側又は最下
部のパターン層Ｓの下面側に適宜枚数積層される。各パ
ターン層夫々について説明するが、説明の便宜上、●印
で示す基点１０に最も近く位置するパターン層夫々のコ
ーナ部をＡとし、ここから右回りに各コーナ部をＢ，
Ｃ，Ｄとする。

【００３５】図３（ａ）に示すパターン層Ｐは磁性体シ
ート１１の表面側に、導電性内部線路１２を形成して構
成されている。導電性内部線路１２は、磁性体シート１
１の中央部でその長辺と平行な向きに複数回蛇行させ、
その一端にはコーナ部Ｂに、また他端にはコーナ部Ｃに
夫々一致するようパッド部を突出形成し、導電性内部線
路１２の端部引出し部１２ａ，１２ｂとしてある。端部
引出し部１２ｂは出力端子ＯＵＴとして用いられる。

【００３６】また図３（ｂ）に示すパターン層Ｑは、磁
性体シート１１の表面側に導電性内部線路１３を形成し
て構成されている。前記導電性内部線路１３は前述した
導電性内部線路１２とは、左, 右反対向きのパターンで
あって、その一端にはコーナ部Ａに、また他端にはコー
ナ部Ｄに夫々一致するようパッド部を突出形成し、導電
性内部線路１３の端部引出し部１３ａ，１３ｂとしてあ
る。端部引出し部１３ｂは入力端子ＩＮとして用いられ
る。

【００３７】図３（ｃ）に示すパターン層Ｒは、誘電体
シート２１の表面側に内部導体２２を形成して構成され
ている。内部導体２２は、誘電体シート２１のコーナ部
Ａ，Ｂ付近を除いて、誘電体シート２１を縮小した相似
形に形成配置されており、コーナ部Ａ，Ｂにおいては、
これと一致するようにパッド部を突出形成し、内部導体
２２の端部引出し部２２ａ，２２ｂとしてある。

【００３８】図３（ｄ）に示すパターン層Ｓは、誘電体
シート２１の表面に内部導体２３を形成して構成されて
いる。内部導体２３は、誘電体シート２１のコーナ部
Ｃ，Ｄ間の中間部を除いて、誘電体シート２１を縮小し
た相似形に形成配置されており、コーナ部Ｃ，Ｄ間の中
間部で誘電体シート２１の縁端部と一致するパッド部を
突出形成し、内部導体２３の端部引出し部２３ａとして
ある。この端子引出し部２３ａは接地端子ＧＮＤとして
用いられる。

【００３９】図３（ａ），図３（ｂ）に示す磁性体シー
ト１１は、化学式：Ｘ−Ｆｅ₂Ｏ₄（但しＸ−；Ｃｕ，
Ｍｎ，Ｎｉ，Ｚｎ）で表されるフェライト系材料を用い
て形成される。また図３（ｃ），図３（ｄ）に示す誘電
体シート２１を構成する誘電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部の割合で含有している材料又は誘電体が、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部Ａｇ₂Ｏが０．０５〜０．１５重量部の割合で含有している材料を用いて形成される。

【００４０】これら磁性体シート１１，誘電体シート２
１の形成方法は、先ず各々の原料を配合した後、大気中
にて仮焼合成を行う。次にＸ線分析法等により所定物質
が合成されていることを確認した後、仮焼合成粉を整粒
し、後のシート成形を容易とするため粒径分布が約０．
８μｍ以下となるようにする。

【００４１】整粒後、仮焼合成粉の分散溶剤（スラリ
ー）を作製する。スラリーは仮焼合成粉と有機溶剤、例
えばトルエン，キシレン又はブタノールと、バインダ
ー、例えばＰＶＢ（ポリビニルブチラール）を混合させ
ることにより作製される。粘性等を調整した後、ドクタ
ーブレード法等のシート成形法により、厚さ６０〜１０
０μｍのシートテープを得、これを所定のサイズに裁断
することで単一の板状の磁性体シート１１、又は誘電体
シート２１を得る。

【００４２】またこれら磁性体シート１１，誘電体シー
ト２１の表面に形成された導電性内部線路１２，１３、
内部導体２２，２３は銀材（Ａｇ）を主成分とする電極
用導電ペーストを印刷することにより形成される。

【００４３】図２に示す等価回路におけるインダクタ素
子Ｌ₁，Ｌ₂のインダクタンス値、またコンデンサ，バ
リスタ素子Ｃの容量値、バリスタ性を夫々目標値に合わ
せるには、図３（ａ），（ｂ）に示すパターン層Ｐ，
Ｑ、図３（ｃ），（ｄ）に示すパターン層Ｒ，Ｓの積層
枚数を２以上において適宜増減させ、また表面に形成す
る導電性内部線路１２，１３，内部導体２２，２３の形
状、線路幅又は対向面積を変更することによって広範囲
の調節が可能である。

【００４４】図３に示す各パターン層Ｐ〜Ｓを、夫々の
導電性内部線路１２，１３、内部導体２２，２３を上側
にし、●印に示す基点１０を一致させた状態で図３
（ａ）〜（ｄ）に示す順序で上側から下側に積層して積
層体とし、この積層体を先ず大気中にて本焼成し、脱バ
インダー処理と、磁性体材料と誘電体材料同士の焼結
と、内部導体形成を一括処理する。本焼成後、反り，ク
ラック，内部導体の拡散がないか否かを確認した後、入
出力端子電極５，６はコーナ部Ｄ，Ｃの稜線に沿うよう
に、またグランド電極７は、コーナ部Ｄ，Ｃの中間部の
側面に沿うように、更に外部電極８，９はコーナ部Ａ，
Ｂの稜線に沿うように、夫々Ａｇを主成分とする電極用
ペーストを印刷し、焼付けることによって、または電極
用材料をスパッタ処理することによって形成する。

【００４５】これによって、入出力端子電極５，６は導
電性内部線路１２，１３の端部引出し部１２ｂ，１３ｂ
と、またグランド電極７は、内部導体２３の端部引出し
部２３ａと、外部電極８は導電性内部線路１３及び内部
導体２２の端部引出し部１３ａ，２２ａと、また外部電
極９は、導電性内部線路１２、内部導体２２の端部引出
し部１２ａ，２２ｂと夫々接続された状態となり、その
接続状態は図２の如き等価回路となる。

【００４６】

【実施例】誘電体シートを構成する誘電体の組成として
は、次のような実施例がある。

【００４７】

【表１】

【００４８】

【表２】

【００４９】表１，２は、容量機能付きバリスタを構成
する誘電体の組成及びその評価データを示している。表
１，表２は誘電体自体及び異種材料との積層時の焼結性
等に関する評価データを示しているが、Ｔ型の積層チッ
プ型ノイズフィルタとして構成した場合にも、これと実
質的に変わらない評価が得られる。誘電体シートを構成
する誘電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部の割合で含有している場合に容量性の指標である誘電率
（ε）は３０００以上となることが解る。

【００５０】また当該組成範囲内では１０００℃以下で
焼結が進行し、セラミックス材料の緻密化が図れると同
時に、このセラミックス材料と電極材料である銀材及び
磁性体材料であるＸ−Ｆｅ₂Ｏ₄（但し、Ｘ−：Ｃｕ，
Ｍｎ，ＮｉＺｎ）系ソフトフェライトとの異種材料同士
の積層、同時焼成が十分可能であった。一方、当該組成
範囲外では、誘電率（ε）が満足に発現せず（３０００未満）、素子化の際のノイズ減衰特性が不十分な場合、コンデンサ及びバリスタ部の絶縁性が不十分な場合
（絶縁性不良）、焼結が進行せず、十分な組成の緻密化が図れない場
合（焼結不良）、異種材料界面における焼結後の接着性が乏しい場合
（焼結後のクラック、反りの発生）が生じた。

【００５１】また、前述した組成範囲内の誘電体シート
を用いて積層チップ型ノイズフィルタを作製した結果、
電磁波干渉ノイズのみならず、インパルス性ノイズに関
しても有効なノイズ抑制効果が得られた。しかもスルー
ホール等の形成を必要としないだけ、作製が容易で小型
化も出来た。

【００５２】このような実施の形態１にあっては、移動
体通信機器等で使用される高周波数域における電磁波干
渉ノイズ、パーソナルコンピュータに代表されるＯＡ機
器等で発生する高速性の電磁波干渉ノイズの抑制が可能
となるばかりでなく、電子機器装置類の各種コネクタ接
続部位（インターフェイス部位）へ外部から侵入する静
電気ノイズ、装置内で発生するスイッチングノイズ等の
インパルス性ノイズの抑制も同時に可能となった。単一
素子にて電磁波干渉ノイズとインパルス性ノイズ双方の
抑制が可能であるため、当該素子が実装された電子回路
の電気的耐性並びに当該回路搭載装置の信頼性が著しく
向上することはもとより、部品実装コストパフォーマン
ス面からも大きく期待出来る。

【００５３】（実施の形態２）この実施の形態２にあっ
ては、容量機能付きバリスタ部３をインダクタ部２と、
磁性体部４とで挟んだ状態で積層、焼成して構成してあ
る。図４は実施の形態２の構成を示す模式的斜視図であ
り、積層チップ型ノイズフィルタ１は図４に示す如く直
方体形をなし、その中間部に容量機能付きバリスタ部３
を位置させ、その上側にはインダクタ部２が、また下側
には磁性体部４が積層され、焼結によって一体的に形成
されている。

【００５４】インダクタ部２、容量機能付きバリスタ部
３の構造は実施の形態１におけるそれとその構造、製作
手順が実質的に同じであり、対応する部分に同じ番号を
付して説明を省略する。

【００５５】磁性体部４は磁性体シート１１と実質的に
同じ大きさ、厚さのものを、図３に示す製造段階におい
て、図３（ｄ）の下方に１枚、又は複数枚を重ねた状態
でインダクタ部２と反対側の容量機能付きバリスタ部３
の片面に重ね合わせ、焼成して一体的に形成する。入出
力端子電極５，６、外部電極８，９、グランド電極７は
夫々インダクタ部２側の上面から磁性体部４の下面にわ
たって稜線又は側面に沿って形成されている。このよう
にして構成された積層チップ型ノイズフィルタの等価回
路は実施の形態１におけるそれ（図２参照）と実質的に
同じである。

【００５６】

【００５７】

【表３】

【００５８】

【表４】

【００５９】表３，４は、容量機能付きバリスタを構成
する誘電体の組成及びその評価データを示している。表
３，表４は誘電体自体及び異種材料との積層時の焼結性
等に関する評価データを示しているが、Ｔ型の積層チッ
プ型ノイズフィルタとして構成した場合も、これと実質
的に変わらない評価が得られる。なお誘電体シートを構
成する誘電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部Ａｇ₂Ｏが０．０５〜０．１５重量部の割合で含有している場合に容量性の指標である誘電率
（ε）は３０００以上となることが解る。

【００６０】また当該組成範囲内では１０００℃以下で
焼結が進行し、セラミックス材料の緻密化が図れると同
時に、このセラミックス材料と電極材料である銀材及び
磁性体材料であるＸ−Ｆｅ₂Ｏ₄（但し、Ｘ−：Ｃｕ，
Ｍｎ，ＮｉＺｎ）系ソフトフェライトとの異種材料同士
の積層、同時焼成が十分可能であった。また、電極材料
である銀材との成分相互の拡散が全くみられなかった。
一方、当該組成範囲外では、誘電率（ε）が満足に発現せず（３０００未満）、コンデンサ及びバリスタ部の絶縁性が不十分な場合
（絶縁性不良）、焼結が進行せず、十分な組成の緻密化が図れない場
合（焼結不良）、異種材料界面における焼結後の接着性が乏しい場合
（焼結後のクラック、反りの発生）が生じた。このような実施の形態２にあっては、異種材
積層界面のシート剥離、クラック、ポア等の発生を機械
的に抑制することが出来る効果がある。

【００６１】（実施の形態３）この実施の形態３にあっ
ては、インダクタ部２の両側から容量機能付きバリスタ
部３を重ね合わせ、インダクタ部２を挟む態様で積層、
焼結して構成され、１個のインダクタ素子と２個の容量
機能付きバリスタ素子とを組み合わせたπ型ＬＣ複合機
能素子としての積層チップ型ノイズフィルタである。

【００６２】図５は、実施の形態３の構成を示す模式的
斜視図、図６は図５に示す構成の等価回路図である。積
層チップ型ノイズフィルタ１は、図５に示す如く略直方
体形をなし、その中間部にインダクタ部２が形成され、
その両側にこれを挟む態様で容量機能付きバリスタ部
３，３が形成され、焼結によって一体的に構成されてい
る。

【００６３】そして、直方体の長手方向における各端面
及びこれに連なる四周面の一部にわたるように入出力端
子電極３１ａ，３１ｂが、また両入出力端子電極３１
ａ，３１ｂ間の両側面における相対応する位置には、イ
ンダクタ部２及び容量機能付きバリスタ部３，３にわた
るようにグランド電極３２ａ，３２ｂを形成して３端子
構造としてある。インダクタ部２には、１個のインダク
タ素子Ｌが形成され、また容量機能付きバリスタ部３，
３には夫々１個の容量機能付きバリスタ素子Ｃ₁，Ｃ₂
が形成され、外部電極である入出力端子電極３１ａ，３
１ｂ、グランド電極３２ａ，３２ｂにより接続され、全
体として図６に示す如きπ型構造のノイズフィルタが構
成されている。

【００６４】次にこのような積層チップ型ノイズフィル
タの作製方法を説明する。図７は、積層チップ型ノイズ
フィルタを構成する基本的な材料であるパターン層Ｖ，
Ｗ，Ｘ，Ｙ，Ｚを示す模式的平面図である。積層チップ
型ノイズフィルタは基本的には、これら５種のパターン
層Ｖ，Ｗ，Ｘ，Ｙ，Ｚを●印で示す基点１０の方位を一
致させて上側から下側へ図７（ａ），図７（ｂ）…図７
（ｅ）の順序となるよう積層し、焼成することで一体の
素子として構成される。

【００６５】勿論、これらパターン層のみに限らず、機
械的強度補償，寸法補償等のために導電性内部線路，内
部導体を施していない単なる磁性体シート、又は誘電体
シートのみをパターン層間、又は最上部のパターン層の
表面側、又は最下部のパターン層の下面側に適宜枚数積
層される。次に各パターン層Ｖ〜Ｚ夫々について説明す
るが、説明の便宜上、●印で示す基点１０に最も近く位
置するパターン層夫々のコーナ部をＡとし、ここから右
回りに各コーナをＢ，Ｃ，Ｄとする。

【００６６】図７（ａ）に示すパターン層Ｖは、誘電体
シート２１の表面側に内部導体２４を形成して構成され
ている。内部導体２４は、右端部側を除いて誘電体シー
ト２１を縮小した略相似形をなす長方形に形成配置され
ており、右端部ではコーナ部Ｂ，Ｃ及びこれら両コーナ
部Ｂ，Ｃ間にわたって誘電体シート２１の端縁部に合わ
せるようパッド部が突出形成されており、これを内部導
体２４の端部引出し部２４ａとしてある。

【００６７】図７（ｂ）に示すパターン層Ｗは、誘電体
シート２１の表面に内部導体２５を形成して構成されて
いる。内部導体２５は、誘電体シート２１の長辺の中央
部と対応する部分を除いて誘電体シート２１を縮小した
相似形をなす長方形に形成して配置され、誘電体シート
２１の長辺の中央部と対応する部分は、誘電体シート２
１の端縁部に合わせるようパッド部を張り出し形成し、
端部引出し部２５ａ，２５ｂとしてある。

【００６８】図７（ｃ）に示すパターン層Ｘは、磁性体
シート１１の表面側に導電性内部線路１４を形成して構
成してある。導電性内部線路１４は、磁性体シート１１
の一方の短辺から他方の短辺に向けて、途中蛇行させて
形成され、その両端部は、磁性体シート１１の両短辺夫
々に沿わせてコーナ部Ａ，Ｄ間、コーナ部Ｂ，Ｃ間に渡
るパッド部を突出形成し、夫々端部引出し部１４ａ，１
４ｂとしてある。

【００６９】図７（ｄ）に示すパターン層Ｙは、図７
（ｂ）に示すパターン層Ｗと実質的に同じであり、対応
する部分には同じ番号を付して説明を省略する。また、
図７（ｅ）に示すパターン層Ｚは、図７（ａ）に示すパ
ターン層Ｖとは左, 右逆になっており、内部導体２６の
左端には誘電体シート２１のコーナ部Ａ，Ｄ間にわたっ
てこれに沿うようにパッド部が突出形成されており、こ
れを内部導体２６の端部引出し部２６ａとしてある。

【００７０】図７に示す各パターン層は図７（ａ）〜図
７（ｅ）に示す順序で上側から下側に積層して積層体と
し、これを大気中にて本焼成し、脱バインダー処理と、
磁性体材料、誘電体材料同士の焼結と内部導体形成を一
括処理する。本焼成した後、反り、クラック、内部導体
の拡散がないか否かを確認し、Ａｇを主成分とする電極
用ペート剤を用いて図５に示す如く印刷し、焼付けを行
って入，出力端子電極３１ａ，３１ｂ、グランド電極３
２ａ，３２ｂを設ける。

【００７１】これによって、入出力端子電極３１ａは、
導電性内部線路１４、内部導体２６の各端部引出し部１
４ａ，２６ａと、また入出力端子電極３１ｂは、内部導
体２４、導電性内部線路１４の各端部引出し部２４ａ，
１４ｂと接続される。一方、グランド電極３２ａは、内
部導体２５，２５の各端部引出し部２５ａ，２５ａと、
またグランド電極３２ｂは、内部導体２５，２５の各端
部引出し部２５ｂ，２５ｂと接続される。なお、磁性体
シート１１は、化学式：Ｘ−Ｆｅ₂Ｏ₄（但しＸ−；Ｃ
ｕ，Ｍｎ，Ｎｉ，Ｚｎ）で表されるフェライト系材料を
用いて形成される。また誘電体シート２１を構成する誘
電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部の割合で含有している材料又は誘電体が、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部Ａｇ₂Ｏが０．０５〜０．１５重量部の割合で含有している材料を用いて形成される。

【００７２】これら磁性体シート１１，誘電体シート２
１の形成方法は、先ず各々の原料を配合した後、大気中
にて仮焼合成を行う。次にＸ線分析法等により所定物質
が合成されていることを確認した後、仮焼合成粉を整粒
し、後のシート成形を容易とするため粒径分布が約０．
８μｍ以下となるようにする。

【００７３】整粒後、仮焼合成粉の分散溶剤（スラリ
ー）を作製する。スラリーは仮焼合成粉と有機溶剤、例
えばトルエン，キシレン又はブタノールと、バインダ
ー、例えばＰＶＢ（ポリビニルブチラール）を混合させ
ることにより作製される。粘性等を調整した後、ドクタ
ーブレード法等のシート成形法により、厚さ６０〜１０
０μｍのシートテープを得、これを所定のサイズに裁断
することで単一の板状の磁性体シート１１、又は誘電体
シート２１を得る。

【００７４】またこれら磁性体シート１１，誘電体シー
ト２１の表面に形成された導電性内部線路１４、内部導
体２４，２５，２６は銀材（Ａｇ）を主成分とする電極
用導電ペーストを印刷することにより形成される。

【００７５】このような実施の形態３にあっては、移動
体通信機器等で使用される高周波数域における電磁波干
渉ノイズ、パーソナルコンピュータに代表されるＯＡ機
器等で発生する高速性の電磁波干渉ノイズの抑制が可能
となるばかりでなく、電子機器装置類の各種コネクタ接
続部位（インターフェイス部位）へ外部から侵入する静
電気ノイズ、装置内で発生するスイッチングノイズ等の
インパルス性ノイズの抑制も同時に可能となった。単一
素子にて電磁波干渉ノイズとインパルス性ノイズ双方の
抑制が可能であるため、当該素子が実装された電子回路
の電気的耐性ならびに当該回路搭載装置の信頼性が著し
く向上することはもとより、部品実装コストパフォーマ
ンス面からも大きく期待出来る。

【００７６】

【発明の効果】第１，第２の発明にあっては、電磁波干
渉ノイズを防止するための磁性体シート、誘電性シート
夫々に電気的接続のためのスルーホールを形成する必要
がなく、加工工程の省略が可能となり、コスト低減が可
能となる。

【００７７】第３の発明にあっては、容量機能付きバリ
スタ部の両側に磁性体部を設けたので、異種材積層面に
おける剥離やクラック、ポアの発生を確実に防止し得
る。

【００７８】第４の発明にあっては、インダクタ部と容
量機能付きバリスタ部とを組み合わせたπ型の３端子構
造のフィルタを容易に一体物として構成出来る。

【００７９】第５の発明にあっては、誘電体シートを構
成する誘電体の化学組成を所定範囲に定めたことで、低
温での焼成で十分な緻密化が図れ、反り、クラックの発
生を抑制でき、加えて３０００以上の誘電率を確保し得
る。

【００８０】第６の発明にあっては、誘電体シートを構
成する誘電体の化学組成を所定範囲に定めたことで、低
温での焼成で十分な緻密化が図れ、反り、クラックの発
生を抑制でき、また３０００以上の誘電率を確保し得る
に加え、内部金属導体との成分相互の拡散をより確実に
防ぐことができる。

【００８１】第７の発明にあっては、スルーホール等を
形成することなく作製出来て、製品コストの大幅な低減
が可能となる。

【図面の簡単な説明】

【図１】本発明に係る積層チップ型ノイズフィルタの構
成を示す模式的斜視図である。

【図２】図１に示す積層チップ型ノイズフィルタの等価
回路図である。

【図３】積層チップ型ノイズフィルタを構成する基本的
なパターン層を示す模式的平面図である。

【図４】本発明の実施の形態２に係る積層チップ型ノイ
ズフィルタの構成を示す模式的斜視図である。

【図５】本発明の実施の形態３に係る積層チップ型ノイ
ズフィルタの構成を示す模式的斜視図である。

【図６】図５に示す積層チップ型ノイズフィルタの等価
回路図である。

【図７】図５に示す積層チップ型ノイズフィルタを構成
する基本的なパターン層を示す模式的平面図である。

【符号の説明】１積層チップ型ノイズフィルタ２インダクタ部３容量機能付きバリスタ部４磁性体部５，６入出力端子電極７グランド電極１１磁性体シート１２，１３，１４導電性内部線路２１誘電体シート２２，２３，２４，２５，２６内部導体３１ａ，３１ｂ入出力端子電極３２ａ，３２ｂグランド電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｇ 4/40 Ｈ０１Ｆ 15/00 ＤＨ０３Ｈ 3/00 Ｈ０１Ｇ 4/40 ３２１Ａ

Claims

【特許請求の範囲】

【請求項１】磁性体シートの片面に導電性内部線路を
形成した複数のパターン層を積層してなるインダクタ部
と、誘電体シートの片面に内部電極を形成した複数のパ
ターン層を積層してなる容量機能付きバリスタ部とを積
層、焼成して構成され、前記インダクタ部は２個のイン
ダクタ素子を備え、また、前記容量機能付きバリスタ部
は、１個の容量機能付きバリスタ素子を備え、これら
は、外部電極によって、Ｔ型構造となるように電気的に
接続されていることを特徴とする積層チップ型ノイズフ
ィルタ。
【請求項２】前記インダクタ部及び容量機能付きバリ
スタ部を平面視で四角形に形成し、相隣する２つのコー
ナ部近傍に前記外部電極を、また他の２つのコーナ部近
傍に前記インダクタ部の各導電性内部線路と接続された
入出力端子電極を、更にこれら両入出力端子電極間に位
置して容量機能付きバリスタ部の内部導体と接続された
接地用端子電極を設けたことを特徴とする請求項１記載
の積層チップ型ノイズフィルタ。
【請求項３】前記容量機能付きバリスタ部における前
記インダクタ部が位置する側と反対側に、導電性内部線
路を形成していない磁性体部を設けたことを特徴とする
請求項１又は請求項２記載の積層チップ型ノイズフィル
タ。
【請求項４】磁性体シートの片面に導電性内部線路を
形成した複数のパターン層を積層してなるインダクタ部
と、誘電体シートの片面に内部電極を形成した複数のパ
ターン層を積層してなる容量機能付きバリスタ部とを積
層、焼成して構成され、前記インダクタ部は１個のイン
ダクタ素子を備え、また前記容量機能付きバリスタ部
は、２個の容量機能付きバリスタ素子を備え、これらは
外部電極によって、π型構造となるよう電気的に接続さ
れていることを特徴とする積層チップ型ノイズフィル
タ。
【請求項５】前記誘電体シートを構成する誘電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部の割合で含有していることを特徴とする請求項１〜４の
いずれかに記載の積層チップ型ノイズフィルタ。
【請求項６】前記誘電体シートを構成する誘電体は、（Ｓｒ_1-x-yＢａ_xＰｂ_y）（Ｔｉ_1-zＮｂ_z）Ｏ₃ 但し、モル比で０．２≦ｘ≦０．４０．３≦ｙ≦０．５０．００１≦ｚ≦０．００８を主成分とし、当該主成分１００重量部に対して、Ｂ₂Ｏ₃が０．２〜０．８重量部ＣｕＯが０．０５〜０．２５重量部Ａｇ₂Ｏが０．０５〜０．１５重量部の割合で含有していることを特徴とする請求項１〜４の
いずれかに記載の積層チップ型ノイズフィルタ。
【請求項７】磁性体シートの片面に導電性内部線路を
形成し、その一部を磁性体シートの側面に臨ませた複数
のパターン層を積層してなるインダクタ部と、誘電体シ
ートの片面に内部電極を形成し、その一部を誘電体シー
トの側面に臨ませた複数のパターン層を積層してなる容
量機能付きバリスタ部とを積層し、焼成して一体化した
後、一体化物の外面に沿って前記各導電性内部線路と内
部電極とを電気的に接続する外部電極及び前記各導電性
内部経路に接続される入出力端子電極を形成することを
特徴とする積層チップ型ノイズフィルタの製造方法。