Nothing Special   »   [go: up one dir, main page]

JPH11204734A - Electrode, capacitor, memory and manufacture thereof - Google Patents

Electrode, capacitor, memory and manufacture thereof

Info

Publication number
JPH11204734A
JPH11204734A JP10006133A JP613398A JPH11204734A JP H11204734 A JPH11204734 A JP H11204734A JP 10006133 A JP10006133 A JP 10006133A JP 613398 A JP613398 A JP 613398A JP H11204734 A JPH11204734 A JP H11204734A
Authority
JP
Japan
Prior art keywords
layer
electrode
dielectric film
oxygen
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10006133A
Other languages
Japanese (ja)
Inventor
Katsuyuki Hironaka
克行 広中
Kenji Katori
健二 香取
Koji Watabe
浩司 渡部
Chiharu Isobe
千春 磯辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10006133A priority Critical patent/JPH11204734A/en
Publication of JPH11204734A publication Critical patent/JPH11204734A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrode for improving characteristics of a part with which an electrode is connected, and a capacitor and a memory using this, and a method for manufacturing them. SOLUTION: A lower electrode 13, dielectric film 13, and upper electrode 15 are sequentially laminated through a joint layer 1,2 on a substrate 11. A first layer 13a made of IrPtRuO (oxygen content 10 atom %) and a second layer 13b made of ItPtRu or IrPtRuO (less than oxygen content 10 atom %) are laminated in the electrode 13, so that the second layer 13b can be arranged at the dielectric film 13. The first layer 13a can prevent diffusion with the dielectric film 14, and the second layer 13b can simplify the growth of crystal in the dielectric film 14 by a little diffusion generated in a boundary with the dielectric film 14. Thus, the crystallization of the dielectric film 14 being a part with which an electrode is connected can be made satisfactory, and characteristics can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、誘電体膜などの被
電極接続部に対して接続される電極、それを用いたキャ
パシタおよびメモリならびにそれらの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode connected to an electrode connecting portion such as a dielectric film, a capacitor and a memory using the same, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】現在、半導体装置の分野においては、D
RAM(Dynamic Random Access Memory)やFeRAM
(Ferroelectric Random Access Memories)など誘電体
膜を用いた種々の半導体デバイスが開発されており、誘
電体膜に対して接続する電極についても種々の検討がな
されている。従来、このような電極としては、誘電体膜
と電極との界面に電気抵抗の高い酸化物の層が形成され
ることを防止するために、酸化しにくい白金族に属する
金属や、酸化しても導電性を有する酸化ルテニウム(R
uO2 )あるいはランタン(La)とストロンチウム
(Sr)とコバルト(Co)と酸素(O)とからなる酸
化物などにより構成したものが用いられていた。
2. Description of the Related Art At present, in the field of semiconductor devices,
RAM (Dynamic Random Access Memory) and FeRAM
Various semiconductor devices using a dielectric film such as (Ferroelectric Random Access Memories) have been developed, and various studies have been made on electrodes connected to the dielectric film. Conventionally, as such an electrode, in order to prevent an oxide layer having high electric resistance from being formed at the interface between the dielectric film and the electrode, a metal belonging to the platinum group which is hardly oxidized, Is also ruthenium oxide (R
uO 2 ) or an oxide composed of lanthanum (La), strontium (Sr), cobalt (Co), and oxygen (O) has been used.

【0003】しかし、誘電体膜の形成においては600
〜800℃程度の高温における加熱が通常必要とされる
のに対してこれらの材料は耐熱性に優れていなかったの
で、加熱により電極と誘電体膜との界面において構成元
素の相互拡散が生じ、劣化層が形成されてしまうという
問題があった。そのため、誘電体膜の厚さを特に100
nm以下に薄くすると、良好な特性を得ることができな
かった。また、半導体デバイスにおいて、キャパシタと
トランジスタとをシリコン(Si)やタングステン
(W)よりなるプラグ層により接合する場合には、電極
とプラグ層との界面においても構成元素の相互拡散やプ
ラグ層の酸化が起こり、それらの接触抵抗が異常に高く
なってしまうという問題もあった。
However, in forming a dielectric film, 600
Although heating at a high temperature of about 800 ° C. is usually required, these materials do not have excellent heat resistance, so that heating causes interdiffusion of constituent elements at the interface between the electrode and the dielectric film, There is a problem that a deteriorated layer is formed. Therefore, the thickness of the dielectric film is particularly set to 100
When the thickness was reduced to less than nm, good characteristics could not be obtained. Further, in a semiconductor device, when a capacitor and a transistor are joined by a plug layer made of silicon (Si) or tungsten (W), mutual diffusion of constituent elements and oxidation of the plug layer also occur at the interface between the electrode and the plug layer. Then, there is also a problem that their contact resistance becomes abnormally high.

【0004】そこで、これらの問題を解決するために、
従来は、電極を耐熱性に優れた酸化イリジウム(IrO
2 )や酸化白金(PtO)などにより構成していた。こ
のように構成すれば、電極の表面に誘電体膜を形成する
際に700〜800℃程度の高温で1時間程度加熱して
も、電極と誘電体膜との界面および電極とプラグ層との
界面における構成元素の相互拡散を防止することができ
る。
[0004] In order to solve these problems,
Conventionally, the electrode is made of iridium oxide (IrO) having excellent heat resistance.
2 ) and platinum oxide (PtO). With this configuration, even when the dielectric film is formed on the surface of the electrode at a high temperature of about 700 to 800 ° C. for about one hour, the interface between the electrode and the dielectric film and the contact between the electrode and the plug layer can be formed. Mutual diffusion of constituent elements at the interface can be prevented.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うに構成すると、電極と誘電体膜との界面において構成
元素の相互拡散が起こらないので、逆に、誘電体膜にお
いて良好な結晶が形成されにくく、良好な特性(強誘電
性あるいは高誘電性)を得ることができないという問題
があった。
However, with such a structure, the mutual diffusion of the constituent elements does not occur at the interface between the electrode and the dielectric film, and conversely, it is difficult to form a good crystal in the dielectric film. However, there is a problem that good characteristics (ferroelectric or high dielectric properties) cannot be obtained.

【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、被電極接続部の特性を向上させるこ
とができる電極、それを用いたキャパシタおよびメモ
リ、ならびにそれらの製造方法を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an electrode capable of improving the characteristics of a portion to be connected to an electrode, a capacitor and a memory using the same, and a method of manufacturing the same. Is to do.

【0007】[0007]

【課題を解決するための手段】本発明による電極は、被
電極接続部に対して接続されるものであって、被電極接
続部との間において構成元素の拡散する程度が異なる第
1の層と第2の層とを備えたものである。
An electrode according to the present invention is connected to an electrode connecting portion, and has a first layer in which the degree of diffusion of constituent elements differs from the electrode connecting portion. And a second layer.

【0008】本発明によるキャパシタは、誘電体膜に一
対の電極がそれぞれ接続されたものであって、一対の電
極のうちの少なくとも一方は、誘電体膜との間において
構成元素の拡散する程度が異なる第1の層と第2の層と
を備えたものである。
In the capacitor according to the present invention, a pair of electrodes are respectively connected to a dielectric film, and at least one of the pair of electrodes has a degree of diffusion of constituent elements between the dielectric film and the dielectric film. It has a different first layer and second layer.

【0009】本発明によるメモリは、誘電体膜に一対の
電極がそれぞれ接続されたキャパシタを有するものであ
って、キャパシタは、一対の電極のうちの少なくとも一
方に、誘電体膜との間において構成元素の拡散する程度
が異なる第1の層と第2の層とを備えたものである。
A memory according to the present invention includes a capacitor having a pair of electrodes connected to a dielectric film, wherein the capacitor is provided between at least one of the pair of electrodes and the dielectric film. It has a first layer and a second layer that differ in the degree of diffusion of elements.

【0010】本発明による電極の製造方法は、被電極接
続部に対して接続される電極を製造するものであって、
被電極接続部との間において構成元素の拡散する程度が
異なる第1の層と第2の層とをそれぞれ形成する工程を
含むものである。
According to a method of manufacturing an electrode according to the present invention, an electrode connected to an electrode-connected portion is manufactured.
The method includes the steps of forming a first layer and a second layer, each of which has a different degree of diffusion of a constituent element between the first electrode and the second electrode.

【0011】本発明によるキャパシタの製造方法は、誘
電体膜に電極が接続されたキャパシタを製造するもので
あって、誘電体膜との間において構成元素の拡散する程
度が異なる第1の層と第2の層とを備えた電極を形成す
る工程と、第1の層と第2の層とを備えた電極に接続さ
せて誘電体膜を形成する工程とを含むものである。
The method of manufacturing a capacitor according to the present invention is for manufacturing a capacitor in which an electrode is connected to a dielectric film, and includes a first layer and a first layer which differ in the degree of diffusion of constituent elements between the first layer and the dielectric film. The method includes a step of forming an electrode having the second layer, and a step of forming a dielectric film by connecting to the electrode having the first layer and the second layer.

【0012】本発明によるメモリの製造方法は、誘電体
膜に電極が接続されたキャパシタを有するメモリを製造
するものであって、誘電体膜との間において構成元素の
拡散する程度が異なる第1の層と第2の層とを備えたキ
ャパシタの電極を形成する工程と、第1の層と第2の層
とを備えた電極に接続させてキャパシタの誘電体膜を形
成する工程とを含むものである。
A method of manufacturing a memory according to the present invention is for manufacturing a memory having a capacitor in which an electrode is connected to a dielectric film, wherein the degree of diffusion of constituent elements differs from that of the dielectric film. Forming a capacitor electrode including the first layer and the second layer, and forming a dielectric film of the capacitor by connecting to the electrode including the first layer and the second layer. It is a thing.

【0013】本発明による電極では、被電極接続部との
間における拡散の程度が第1の層と第2の層とで異なっ
ている。
[0013] In the electrode according to the present invention, the degree of diffusion between the electrode connecting portion and the first layer is different between the first layer and the second layer.

【0014】本発明によるキャパシタでは、一対の電極
間に電圧が印加されると、誘電体膜において分極が起こ
りあるいは電荷が蓄積される。ここでは、電極の少なく
とも一方が、被電極接続部との間における拡散の程度が
異なる第1の層と第2の層とを備えているので、誘電体
膜は高い結晶性を有しており、誘電体膜を薄くしてもキ
ャパシタは優れた特性を示す。
In the capacitor according to the present invention, when a voltage is applied between the pair of electrodes, polarization occurs in the dielectric film or charges are accumulated. Here, since at least one of the electrodes includes the first layer and the second layer having different degrees of diffusion between the electrode connection portion and the electrode connection portion, the dielectric film has high crystallinity. Even when the dielectric film is made thin, the capacitor shows excellent characteristics.

【0015】本発明によるメモリでは、キャパシタの一
対の電極間に電圧が印加されると誘電体膜において分極
が起こりあるいは電荷が蓄積され、これによりデータの
記憶および読み出しが行われる。ここでは、キャパシタ
の電極の少なくとも一方が、被電極接続部との間におけ
る拡散の程度が異なる第1の層と第2の層とを備えてい
るので、誘電体膜は高い結晶性を有しており、誘電体膜
を薄くしてもメモリは高い性能を有する。
In the memory according to the present invention, when a voltage is applied between the pair of electrodes of the capacitor, polarization occurs or electric charges are accumulated in the dielectric film, whereby data is stored and read. Here, at least one of the electrodes of the capacitor includes the first layer and the second layer having different degrees of diffusion between the electrode connection portion, and thus the dielectric film has high crystallinity. Therefore, the memory has high performance even when the dielectric film is thinned.

【0016】本発明による電極の製造方法では、被電極
接続部との間において構成元素の拡散する程度が異なる
第1の層と第2の層とがそれぞれ形成される。
In the method for manufacturing an electrode according to the present invention, a first layer and a second layer having different degrees of diffusion of constituent elements between the electrode connection portion and the electrode connection portion are formed.

【0017】本発明によるキャパシタの製造方法では、
誘電体膜との間において構成元素の拡散する程度が異な
る第1の層と第2の層とを備えた電極が形成され、その
電極に接続されて誘電体膜が形成される。
In the method for manufacturing a capacitor according to the present invention,
An electrode including a first layer and a second layer having different degrees of diffusion of constituent elements between the dielectric film and the dielectric film is formed, and the dielectric film is formed by being connected to the electrode.

【0018】本発明によるメモリの製造方法では、誘電
体膜との間において構成元素の拡散する程度が異なる第
1の層と第2の層とを備えた電極が形成され、その電極
に接続されて誘電体膜が形成されることにより、キャパ
シタが形成される。
In the method for manufacturing a memory according to the present invention, an electrode including a first layer and a second layer having different degrees of diffusion of constituent elements between the electrode and the dielectric film is formed, and is connected to the electrode. As a result, the capacitor is formed.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0020】図1は本発明の一実施の形態に係る電極を
備えたキャパシタの構成を表すものである。このキャパ
シタ10は、例えばシリコンよりなる基板11の上に、
例えば、必要に応じてチタン(Ti)や窒化チタン(T
iN)などよりなる接合層12を介して、下部電極1
3,誘電体膜14および上部電極15が順次積層されて
いる。すなわち、このキャパシタ10は被電極接続部で
ある誘電体膜14に一対の電極(下部電極13と上部電
極15)をそれぞれ接続したものである。
FIG. 1 shows a configuration of a capacitor having electrodes according to an embodiment of the present invention. This capacitor 10 is formed on a substrate 11 made of, for example, silicon.
For example, if necessary, titanium (Ti) or titanium nitride (T
iN) and the like, and the lower electrode 1
3. The dielectric film 14 and the upper electrode 15 are sequentially laminated. That is, the capacitor 10 is formed by connecting a pair of electrodes (the lower electrode 13 and the upper electrode 15) to the dielectric film 14 which is the electrode connection portion.

【0021】下部電極13は、誘電体膜14との間にお
いて構成元素が相互に拡散する程度の異なる第1の層1
3aと第2の層13bとを有している。第1の層13a
は、誘電体膜14との間において構成元素が拡散するの
を防止するためのものであり、それらの拡散は起こりに
くくなっている。例えば、第1の層13aは、イリジウ
ム(Ir),白金(Pt)およびルテニウム(Ru)か
らなる群のうちの少なくとも1種と酸素とにより構成さ
れている。その酸素の含有量は、原子%で10%以上7
0%以下の範囲内であることが好ましい。酸素の含有量
が少ないと粒子径があまり小さくならず、構成元素の拡
散を有効に防止することができないからである。また、
酸素の含有量が多いと抵抗値が高くなりすぎるからであ
る。なお、第1の層13aの厚さは例えば100nmで
ある。
The lower electrode 13 is formed of a first layer 1 which is different from that of the dielectric film 14 in that constituent elements are mutually diffused.
3a and a second layer 13b. First layer 13a
Are for preventing the constituent elements from diffusing with the dielectric film 14, and the diffusion of these elements is unlikely to occur. For example, the first layer 13a is composed of oxygen and at least one of a group consisting of iridium (Ir), platinum (Pt), and ruthenium (Ru). The oxygen content is 10% or more in atomic%.
It is preferable that it is within the range of 0% or less. This is because if the oxygen content is small, the particle diameter does not become too small, and the diffusion of the constituent elements cannot be effectively prevented. Also,
This is because if the oxygen content is large, the resistance value becomes too high. Note that the thickness of the first layer 13a is, for example, 100 nm.

【0022】第2の層13bは、第1の層13aと誘電
体膜14との間に形成されており、誘電体膜14を形成
する際に結晶が良好に成長するようにするためのもので
ある。この第2の層13bは、第1の層13aとは異な
り、誘電体膜14との間において構成元素が若干拡散す
るように、例えば、イリジウム,白金およびルテニウム
からなる群のうちの少なくとも1種により、あるいはそ
の少なくとも1種と酸素とにより構成されている。第2
の層13bにおいて酸素を含む場合には、その含有量は
原子%で10%よりも少ないことが好ましい。酸素の含
有量が多いと構成元素の拡散が起こりにくいからであ
る。第2の層13bの厚さは、3nm以上100nm以
下の範囲内であることが好ましく、5nm以上50nm
以下の範囲内であればより好ましい。第2の層13bの
厚さが薄いと構成元素の拡散により誘電体膜14の結晶
成長を補助する効果を期待することができず、厚いと構
成元素の拡散による劣化層が形成されてしまい特性が低
下してしまうからである。
The second layer 13b is formed between the first layer 13a and the dielectric film 14, and is used to make the crystal grow well when the dielectric film 14 is formed. It is. The second layer 13b is different from the first layer 13a in that, for example, at least one of a group consisting of iridium, platinum, and ruthenium so that constituent elements slightly diffuse with the dielectric film 14. Or at least one of them and oxygen. Second
When oxygen is contained in the layer 13b, its content is preferably less than 10% in atomic%. This is because if the oxygen content is large, diffusion of the constituent elements is unlikely to occur. The thickness of the second layer 13b is preferably in the range from 3 nm to 100 nm, and preferably from 5 nm to 50 nm.
It is more preferable if it is within the following range. If the thickness of the second layer 13b is small, the effect of assisting the crystal growth of the dielectric film 14 due to the diffusion of the constituent elements cannot be expected. If the thickness is large, a deteriorated layer is formed due to the diffusion of the constituent elements. Is to be reduced.

【0023】誘電体膜14は、適宜の強誘電性体または
高誘電体を含んでいる。これら強誘電性体または高誘電
体は単結晶でも多結晶でもよい。強誘電性体としては、
例えば、ビスマス(Bi)と、第1の元素としてのカル
シウム(Ca),バリウム(Ba),ストロンチウム,
鉛(Pb)およびビスマスからなる群のうちの少なくと
も1種と、第2の元素としての鉄(Fe),チタン,ニ
オブ(Nb),タンタル(Ta)およびタングステンか
らなる群のうちの少なくとも1種と、酸素とからなる層
状結晶構造酸化物や、鉛と、ジルコニウム(Zr)およ
びチタンのうちの少なくとも1種と、酸素とからなる酸
化物が優れた特性を有するので好ましい。
The dielectric film 14 contains an appropriate ferroelectric or high dielectric. These ferroelectric or high dielectric substances may be single crystal or polycrystal. As a ferroelectric,
For example, bismuth (Bi) and calcium (Ca), barium (Ba), strontium,
At least one member of the group consisting of lead (Pb) and bismuth and at least one member of the group consisting of iron (Fe), titanium, niobium (Nb), tantalum (Ta) and tungsten as the second element And a layered crystal structure oxide composed of oxygen and an oxide composed of oxygen and at least one of lead, zirconium (Zr) and titanium, and oxygen are preferable.

【0024】特に、この層状結晶構造酸化物では、ビス
マスと、第1の元素としてのストロンチウム,カルシウ
ムおよびバリウムからなる群のうちの少なくとも1種
と、第2の元素としてのチタン,タンタルおよびニオブ
からなる群のうち少なくとも1種と、酸素とからなり、
組成式がBix (Sr,Ca,Ba)y (Ti,Ta,
Nb)2 9 ±d (但し、1.70≦x≦2.50,
0.60≦y≦1.20,0≦d≦1.00)で表され
るものが好ましい。この層状結晶構造酸化物の結晶構造
は、化学量論的な組成において説明すると、[Bi2
2 2+に該当する層と、[(Sr,Ca,Ba)1 (T
i,Ta,Nb)2 7 2-に該当する層とが交互に積
層されたものとなっている。
In particular, in this layered crystal structure oxide, bismuth, at least one of the group consisting of strontium, calcium and barium as the first element, and titanium, tantalum and niobium as the second element At least one of the group consisting of:
The composition formula is Bi x (Sr, Ca, Ba) y (Ti, Ta,
Nb) 2 O 9 ± d (where 1.70 ≦ x ≦ 2.50,
0.60 ≦ y ≦ 1.20, 0 ≦ d ≦ 1.00). The crystal structure of this layered crystal structure oxide can be described in terms of stoichiometric composition as [Bi 2 O
2 ] 2+ and [(Sr, Ca, Ba) 1 (T
i, Ta, Nb) 2 O 7 ] 2- are alternately stacked.

【0025】高誘電体としては、IIa族元素のマグネ
シウム(Mg),カルシウム,ストロンチウムおよびバ
リウムと、IVa族元素のチタンおよびジルコニウム
と、Va族元素のニオブおよびタンタルと、IVb族元
素の鉛および錫(Sn)と、Vb族元素のビスマスとか
らなる群より選ばれた2以上の元素と、酸素とからなる
酸化物が優れた特性を有するので好ましい。特に、この
酸化物では、IIa族元素のマグネシウム,カルシウ
ム,ストロンチウムおよびバリウムとIVb族元素の鉛
とからなる群より選ばれた少なくとも1種の第1の元素
Aと、IVa族元素のチタンおよびジルコニウムとIV
b族元素の錫とからなる群より選ばれた少なくとも1種
の第2の元素Bと、酸素とからなり、組成式がABO3
により表されるものが好ましい。この酸化物の基本的な
結晶構造はペロブスカイト構造である。最も好ましいの
は、第1の元素Aとしてのストロンチウムおよびバリウ
ムのうちの少なくとも1種と、第2の元素Bとしてのチ
タンと、酸素とからなる酸化物である。
Examples of the high dielectric substance include group IIa elements magnesium (Mg), calcium, strontium and barium, group IVa element titanium and zirconium, group Va element niobium and tantalum, and group IVb element lead and tin. An oxide comprising two or more elements selected from the group consisting of (Sn) and bismuth of a Vb group element, and oxygen is preferable because it has excellent characteristics. In particular, in this oxide, at least one first element A selected from the group consisting of group IIa elements magnesium, calcium, strontium and barium and group IVb element lead, and group IVa element titanium and zirconium And IV
It comprises at least one kind of second element B selected from the group consisting of group b element tin and oxygen, and has a composition formula of ABO 3
Is preferably represented by The basic crystal structure of this oxide is a perovskite structure. Most preferred is an oxide composed of at least one of strontium and barium as the first element A, titanium as the second element B, and oxygen.

【0026】上部電極15は、例えば、白金,イリジウ
ム,ルテニウム,ロジウム(Rh)あるいはパラジウム
(Pd)のいずれか1種、あるいはこれらの2種以上を
含む合金、またはこれらの少なくとも1種と酸素とを含
む酸化物により構成されている。
The upper electrode 15 is made of, for example, one of platinum, iridium, ruthenium, rhodium (Rh) or palladium (Pd), an alloy containing two or more of these, or at least one of these and oxygen and And an oxide containing

【0027】なお、このキャパシタ10は、図1に示し
たように、下部電極13,誘電体膜14および上部電極
15がそれぞれ平板状とされてもよいが、図2に示した
ように、下部電極13が突形状とされ、誘電体膜14お
よび上部電極15がそれを覆うようにそれぞれ湾曲形状
とされてもよい。このように構成すれば、キャパシタ1
0全体の大きさを大きくすることなく、誘電体膜14の
面積を広くすることができるので、キャパシタ10の小
型化を図ることができ好ましい。なお、この場合、下部
電極13は、突形状の第1の層13aが湾曲形状の第2
の層13bにより覆われるように構成されることが好ま
しい。これにより、下部電極13は誘電体膜14と第2
の層13bにより接触し、誘電体膜14において良好な
結晶を成長させることができるからである。
In this capacitor 10, the lower electrode 13, the dielectric film 14, and the upper electrode 15 may be formed in a plate shape as shown in FIG. 1, but as shown in FIG. The electrode 13 may have a protruding shape, and the dielectric film 14 and the upper electrode 15 may each have a curved shape so as to cover the same. With this configuration, the capacitor 1
Since the area of the dielectric film 14 can be increased without increasing the overall size of the capacitor 0, the size of the capacitor 10 can be reduced, which is preferable. In this case, the lower electrode 13 is formed such that the protruding first layer 13a has a curved second layer 13a.
Is preferably configured to be covered by the layer 13b. Thereby, the lower electrode 13 is in contact with the dielectric film 14 and the second
This is because a good crystal can be grown in the dielectric film 14 by making contact with the layer 13b.

【0028】このような構成を有するキャパシタ10は
次のように作用する。
The capacitor 10 having such a structure operates as follows.

【0029】このキャパシタ10では、上部電極15と
下部電極13との間に電圧が印加されると、誘電体膜1
4において分極が起こりあるいは電荷が蓄積される。こ
こでは、誘電体膜14が下部電極13の第2の層13b
の表面に形成されているので、誘電体膜14は高い結晶
性を有しており、キャパシタ10は優れた特性を示す。
In this capacitor 10, when a voltage is applied between the upper electrode 15 and the lower electrode 13, the dielectric film 1
At 4, polarization occurs or charge is stored. Here, the dielectric film 14 is the second layer 13 b of the lower electrode 13.
, The dielectric film 14 has high crystallinity, and the capacitor 10 exhibits excellent characteristics.

【0030】このようなキャパシタ10は、次のように
して製造することができる。
Such a capacitor 10 can be manufactured as follows.

【0031】まず、例えばシリコンよりなる基板11を
用意し、その一面側に適宜な接合層12を例えばスパッ
タリング法により形成したのち、その表面に第1の層1
3aと第2の層13bを順次形成し、下部電極13を形
成する(下部電極形成工程)。この下部電極13の形成
では、例えば、第1の層13aおよび第2の層13bを
共にスパッタリング法によりそれぞれ形成してもよい
(第1の層形成工程,第2の層形成工程)。その際、第
1の層13aおよび第2の層13bをイリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種と
酸素とにより構成する場合(すなわちそれらが酸素を含
有する場合)には、例えば、アルゴン(Ar)ガスなど
の不活性ガスと酸素ガスとを用いて反応性スパッタリン
グを行う。また、第2の層13bをイリジウム,白金お
よびルテニウムからなる群のうちの少なくとも1種によ
り構成する場合(すなわち第2の層13bが酸素を含有
しない場合)には、例えば、アルゴンガスなどの不活性
ガスを用いてスパッタリングを行う。
First, a substrate 11 made of, for example, silicon is prepared, and an appropriate bonding layer 12 is formed on one side of the substrate 11 by, for example, a sputtering method.
3a and the second layer 13b are sequentially formed to form the lower electrode 13 (lower electrode forming step). In the formation of the lower electrode 13, for example, both the first layer 13a and the second layer 13b may be formed by a sputtering method (first layer forming step, second layer forming step). At this time, when the first layer 13a and the second layer 13b are composed of at least one of the group consisting of iridium, platinum and ruthenium and oxygen (that is, when they contain oxygen), for example, Reactive sputtering is performed using an inert gas such as an argon (Ar) gas and an oxygen gas. When the second layer 13b is made of at least one of the group consisting of iridium, platinum, and ruthenium (that is, when the second layer 13b does not contain oxygen), for example, an impurity such as argon gas is used. Sputtering is performed using an active gas.

【0032】また、この下部電極13を形成する際に
は、例えば、第1の層13aを反応性スパッタリング法
により形成したのち(第1の層形成工程)、それを例え
ば窒素雰囲気などの還元雰囲気中において300℃以上
800℃以下の範囲内において加熱することにより、第
1の層13aの表面に第2の層を形成するようにしても
よい(第2の層形成工程)。例えば、イリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種と
酸素とよりなる第1の層13aを形成したのち、それを
還元雰囲気中において加熱することにより、第1の層1
3aの表面に、イリジウム,白金およびルテニウムから
なる群のうちの少なくとも1種よりなる第2の層13
b、あるいは第1の層13aよりも酸素の含有量が少な
い第2の層13bを形成する。更に、この下部電極13
を形成する際には、例えば、第1の層13aおよび第2
の層13bを共にCVD(Chemical Vapor Deposition:
化学的気相成長 )法により形成するようにしてもよい。
When the lower electrode 13 is formed, for example, after forming the first layer 13a by a reactive sputtering method (first layer forming step), the lower layer 13 is formed in a reducing atmosphere such as a nitrogen atmosphere. The second layer may be formed on the surface of the first layer 13a by heating in the range of 300 ° C. or more and 800 ° C. or less (second layer forming step). For example, after forming the first layer 13a made of at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen, the first layer 13a is heated in a reducing atmosphere to form the first layer 13a.
3a, a second layer 13 made of at least one selected from the group consisting of iridium, platinum and ruthenium
b or a second layer 13b having a lower oxygen content than the first layer 13a is formed. Further, the lower electrode 13
When forming the first layer 13 a and the second layer 13 a, for example,
Layer 13b together with CVD (Chemical Vapor Deposition:
Chemical vapor deposition).

【0033】このように、この方法によれば、還元雰囲
気中で加熱するだけで第2の層13bを簡単に形成する
ことができるので好ましい。また、酸素の含有量が多い
第1の層13aは酸素を含まないあるいは酸素の含有量
が少ない第2の層13bに比べてエッチングが容易であ
るので、この方法によれば、エッチングにより第1の層
13aを下部電極13の形状に形成してから還元により
第2の層13bを形成するようにすることもでき、下部
電極13の加工も容易となって好ましい。
As described above, this method is preferable because the second layer 13b can be easily formed only by heating in a reducing atmosphere. In addition, the first layer 13a having a high oxygen content is easier to etch than the second layer 13b containing no oxygen or having a low oxygen content. The second layer 13b can be formed by forming the layer 13a of the lower electrode 13 in the shape of the lower electrode 13, and the lower electrode 13 can be easily processed, which is preferable.

【0034】次いで、この下部電極13の表面(すなわ
ち第2の層13bの表面)に、例えばMOCVD(Meta
l Organic Chemical Vapor Deposition )法やレーザー
アブレーション法やゾル・ゲル法やMOD(Metal Orga
nic Decomposition )法やスパッタリング法により、先
に説明した層状結晶構造酸化物や酸化物よりなる誘電体
膜14を形成する(誘電体膜形成工程)。その際、ここ
では、第2の層13bの表面に誘電体膜14を形成する
ので、加熱の際に第2の層13bと誘電体膜14との界
面において構成元素が若干拡散し、誘電体膜14におけ
る結晶の成長が助けられ、良好な結晶が成長する。
Next, the surface of the lower electrode 13 (that is, the surface of the second layer 13b) is, for example, MOCVD (Meta
l Organic Chemical Vapor Deposition method, laser ablation method, sol-gel method, MOD (Metal Orga
The dielectric film 14 made of the layered crystal structure oxide or the oxide described above is formed by a nic decomposition method or a sputtering method (dielectric film forming step). At this time, since the dielectric film 14 is formed on the surface of the second layer 13b, constituent elements slightly diffuse at the interface between the second layer 13b and the dielectric film 14 during heating, and Crystal growth in the film 14 is assisted, and good crystals grow.

【0035】続いて、この誘電体膜14の表面に、適宜
な上部電極15をスパッタリング法により形成する(上
部電極形成工程)。なお、上部電極15を形成したの
ち、必要に応じて酸素雰囲気中において加熱することに
より、誘電体膜14の結晶性を向上させるようにしても
よい。そののち、例えば、イオンミリングにより適宜に
エッチングすることにより、図1に示したキャパシタ1
0が形成される。
Subsequently, an appropriate upper electrode 15 is formed on the surface of the dielectric film 14 by a sputtering method (upper electrode forming step). After the upper electrode 15 is formed, the crystallinity of the dielectric film 14 may be improved by heating in an oxygen atmosphere as necessary. After that, for example, the capacitor 1 shown in FIG.
0 is formed.

【0036】なお、図2に示したようなキャパシタ10
を形成する場合には、まず、先の説明と同様にして、基
板11の一面側に接合層12を形成したのち、その表面
に第1の層13aを形成する。次いで、例えば、イオン
ミリングにより第1の層13aおよび接合層12を選択
的にエッチングし所定の形状とする。続いて、先の説明
と同様にして、その表面に第2の層13bを形成する。
ここでは、第2の層13bを還元雰囲気中における加熱
により形成するようにすれば、第2の層13bをエッチ
ングにより加工する工程を除去することができるので、
好ましい。第2の層13bを形成したのち、先の説明と
同様にして、その表面に誘電体膜14を形成する。ここ
では、MOCVD法やレーザーアブレーション法などの
化学的気相成長法により形成することが好ましい。凹凸
を有する面の上であっても均一な膜を形成することがで
きるので、誘電体膜14の膜厚を均一とすることができ
るからである。そののち、先の説明と同様にして、上部
電極15を形成し、適宜にエッチングを行うことによ
り、図2に示したキャパシタ10が形成される。
The capacitor 10 shown in FIG.
Is formed, first, the bonding layer 12 is formed on one surface side of the substrate 11, and then the first layer 13a is formed on the surface in the same manner as described above. Next, the first layer 13a and the bonding layer 12 are selectively etched into a predetermined shape by, for example, ion milling. Subsequently, the second layer 13b is formed on the surface in the same manner as described above.
Here, if the second layer 13b is formed by heating in a reducing atmosphere, the step of processing the second layer 13b by etching can be eliminated.
preferable. After forming the second layer 13b, a dielectric film 14 is formed on the surface thereof in the same manner as described above. Here, it is preferable to form by a chemical vapor deposition method such as an MOCVD method or a laser ablation method. This is because a uniform film can be formed even on a surface having irregularities, so that the thickness of the dielectric film 14 can be made uniform. After that, the upper electrode 15 is formed in the same manner as described above, and the capacitor 10 shown in FIG. 2 is formed by performing appropriate etching.

【0037】このように本実施の形態に係る下部電極1
3およびキャパシタ10によれば、第1の層13aと第
2の層13bとを備えているので、下部電極13と誘電
体膜14との間において構成元素の拡散による劣化層の
生成を防止できると共に、その界面において構成元素が
若干拡散することにより誘電体膜14における結晶の成
長を補助し、優れた結晶を成長させることができる。よ
って、キャパシタ10の特性を向上させることができ
る。
As described above, the lower electrode 1 according to the present embodiment
According to 3 and the capacitor 10, since the first layer 13a and the second layer 13b are provided, it is possible to prevent the formation of a deteriorated layer due to the diffusion of constituent elements between the lower electrode 13 and the dielectric film 14. At the same time, by slightly diffusing constituent elements at the interface, the growth of crystals in the dielectric film 14 is assisted, and excellent crystals can be grown. Therefore, the characteristics of the capacitor 10 can be improved.

【0038】本実施の形態に係る下部電極13の製造方
法およびキャパシタ10の製造方法によれば、スパッタ
リング法などにより第1の層13aおよび第2の層13
bをそれぞれ形成するようにしたので、本実施の形態に
係る下部電極13およびキャパシタ10を容易に形成す
ることができる。
According to the method of manufacturing lower electrode 13 and the method of manufacturing capacitor 10 according to the present embodiment, first layer 13a and second layer 13 are formed by sputtering or the like.
Since b is formed, lower electrode 13 and capacitor 10 according to the present embodiment can be easily formed.

【0039】また、第1の層13aを形成したのち還元
雰囲気中において加熱して第2の層13bを形成するよ
うにすれば、更に簡単に第2の層13bを形成すること
ができると共に、下部電極13のエッチングを容易とす
ることもできる。
If the second layer 13b is formed by heating in a reducing atmosphere after forming the first layer 13a, the second layer 13b can be formed more easily. The lower electrode 13 can be easily etched.

【0040】更に、本実施の形態に係るキャパシタ10
の製造方法によれば、下部電極13の第2の層13bの
表面に誘電体膜14を形成するようにしたので、加熱の
際に第2の層13bと誘電体膜14との界面において構
成元素を若干拡散させることにより結晶の成長を助ける
ことができ、誘電体膜14の結晶性を向上させることが
できる。
Further, the capacitor 10 according to the present embodiment
According to the manufacturing method described above, since the dielectric film 14 is formed on the surface of the second layer 13b of the lower electrode 13, the structure at the interface between the second layer 13b and the dielectric film 14 during heating By slightly diffusing the elements, crystal growth can be assisted, and the crystallinity of the dielectric film 14 can be improved.

【0041】加えて、化学的気相成長法により誘電体膜
14を形成するようにすれば、湾曲形状の誘電体膜14
であっても均一の膜厚で形成することができる。よっ
て、キャパシタ10を小型化することができる。
In addition, if the dielectric film 14 is formed by a chemical vapor deposition method, the curved dielectric film 14 can be formed.
Even if it is, it can be formed with a uniform film thickness. Therefore, the size of the capacitor 10 can be reduced.

【0042】なお、このキャパシタ10は、例えば、メ
モリの一部として次のようにして用いられる。
The capacitor 10 is used, for example, as a part of a memory as follows.

【0043】図3はキャパシタを用いたメモリの具体的
な構造の一例を表したものである。このメモリは、本実
施の形態に係るキャパシタ10と、スイッチング用のト
ランジスタ20とから構成されている。トランジスタ2
0は、例えばp型シリコンよりなる基板11の表面に間
隔を開けて形成されたn+ 層よりなるソース領域21と
+ 層よりなるドレイン領域22とを有している。ソー
ス領域21とドレイン領域22との間の基板11の表面
には、間隔を開けて形成されたn- 層よりなるLDD領
域23,24がソース領域21およびドレイン領域22
にそれぞれ隣接されて形成されている。ソース領域21
とドレイン領域22との間の基板11の表面上には、ゲ
ート絶縁膜25を介してワード線としてのゲート電極2
6が形成されている。ゲート電極26の側面部には絶縁
材料よりなるゲート側壁27が形成されている。なお、
トランジスタ20の周りには、基板11の表面に素子分
離用のフィールド酸化膜31が形成されている。
FIG. 3 shows an example of a specific structure of a memory using a capacitor. This memory includes the capacitor 10 according to the present embodiment and a switching transistor 20. Transistor 2
Numeral 0 has a source region 21 made of an n + layer and a drain region 22 made of an n + layer formed at intervals on the surface of a substrate 11 made of, for example, p-type silicon. On the surface of the substrate 11 between the source region 21 and the drain region 22, LDD regions 23 and 24 made of n layers formed at intervals are formed with the source region 21 and the drain region 22.
Are formed adjacent to each other. Source area 21
A gate electrode 2 as a word line is formed on the surface of the substrate 11 between
6 are formed. A gate side wall 27 made of an insulating material is formed on a side surface of the gate electrode 26. In addition,
A field oxide film 31 for element isolation is formed on the surface of the substrate 11 around the transistor 20.

【0044】トランジスタ20の上には、層間絶縁膜3
2を介してキャパシタ10が形成されている。すなわ
ち、層間絶縁膜32を介して接合層12,下部電極1
3,誘電体膜14および上部電極15が順次積層されて
いる。トランジスタ20のソース領域21とキャパシタ
10の下部電極13(具体的には第1の層13a)と
は、接合層12および層間絶縁膜32に設けられたコン
タクトホール32aを介して電気的に接続されている。
コンタクトホール32aには、多結晶シリコンやタング
ステンなどよりなるプラグ層33が埋め込まれている。
なお、キャパシタ10の上には、絶縁膜34が形成され
ている。
An interlayer insulating film 3 is formed on the transistor 20.
2, a capacitor 10 is formed. That is, the bonding layer 12 and the lower electrode 1 are interposed via the interlayer insulating film 32.
3. The dielectric film 14 and the upper electrode 15 are sequentially laminated. Source region 21 of transistor 20 and lower electrode 13 (specifically, first layer 13 a) of capacitor 10 are electrically connected via contact hole 32 a provided in bonding layer 12 and interlayer insulating film 32. ing.
A plug layer 33 made of polycrystalline silicon, tungsten, or the like is buried in the contact hole 32a.
Note that an insulating film 34 is formed on the capacitor 10.

【0045】なお、このメモリは、図3では本実施の形
態に係るキャパシタ10として図1に示した誘電体膜1
4が平板状のものを有しているが、図4に示したよう
に、図2に示した誘電体膜14が湾曲形状のものを有し
ていてもよい。
This memory uses the dielectric film 1 shown in FIG. 1 as the capacitor 10 according to this embodiment in FIG.
4 has a plate shape, but as shown in FIG. 4, the dielectric film 14 shown in FIG. 2 may have a curved shape.

【0046】このような構成を有するメモリでは、トラ
ンジスタ20のゲート電極26に電圧が加えられると、
トランジスタ20のスイッチが“オン”となり、ソース
領域21とドレイン領域22との間に電流が流れる。こ
れにより、プラグ層33を介してキャパシタ10に電流
が流れ、上部電極15と下部電極13との間に電圧が加
えられる。キャパシタ10では、電圧が印加されると誘
電体膜14において分極がおこりあるいは電荷を蓄積す
る。これにより“1”または“0”のデータの記憶ある
いは読み出しが行われる。ここでは、キャパシタ10に
おいて誘電体膜14が下部電極13の第2の層13bの
表面に形成されているので、誘電体膜14は高い結晶性
を有しており、キャパシタ10は優れた特性を示す。よ
って、メモリも高い性能を有している。
In the memory having such a configuration, when a voltage is applied to the gate electrode 26 of the transistor 20,
The switch of the transistor 20 is turned “on”, and current flows between the source region 21 and the drain region 22. As a result, a current flows through the capacitor 10 via the plug layer 33, and a voltage is applied between the upper electrode 15 and the lower electrode 13. In the capacitor 10, when a voltage is applied, polarization occurs in the dielectric film 14 or charge is accumulated. As a result, storage or reading of data "1" or "0" is performed. Here, since the dielectric film 14 is formed on the surface of the second layer 13b of the lower electrode 13 in the capacitor 10, the dielectric film 14 has high crystallinity, and the capacitor 10 has excellent characteristics. Show. Therefore, the memory also has high performance.

【0047】なお、このメモリは、次のようにして製造
することができる。まず、適宜な基板11の表面に適宜
な方法によりトランジスタ20を形成したのち、その上
に、CVD法などにより層間絶縁膜32を形成する。次
いで、この層間絶縁膜32を選択的にエッチングしてコ
ンタクトホール32aを形成し、トランジスタ20のソ
ース領域21を露出させる。続いて、このコンタクトホ
ール32aにプラグ層33を埋め込み、プラグ層33を
ソース領域21に接続させる。そののち、プラグ層33
の上に、接合層12,下部電極13,誘電体膜14およ
び上部電極を上述したようにして形成し、下部電極13
の第1の層13aを接合層12を介してプラグ層33に
接続させる。このようにしてキャパシタ10を形成した
のち、その上に、CVD法などにより絶縁膜34を形成
する。これにより、図3または図4に示したメモリが形
成される。
This memory can be manufactured as follows. First, after the transistor 20 is formed on a suitable surface of the substrate 11 by a suitable method, an interlayer insulating film 32 is formed thereon by a CVD method or the like. Next, the interlayer insulating film 32 is selectively etched to form a contact hole 32a, exposing the source region 21 of the transistor 20. Subsequently, the plug layer 33 is buried in the contact hole 32a, and the plug layer 33 is connected to the source region 21. After that, the plug layer 33
The bonding layer 12, the lower electrode 13, the dielectric film 14, and the upper electrode are formed on the
Is connected to the plug layer 33 via the bonding layer 12. After forming the capacitor 10 in this manner, an insulating film 34 is formed thereon by a CVD method or the like. Thereby, the memory shown in FIG. 3 or FIG. 4 is formed.

【0048】このようにこのメモリによれば、本実施の
形態に係る下部電極13およびキャパシタ10を備える
ようにしたので、本実施の形態に係る下部電極13およ
びキャパシタ10と同様の効果を有すると共に、キャパ
シタ10の第1の層13aをトランジスタ20のソース
領域21とをプラグ層33を介して接続するようにした
ので、プラグ層33と下部電極13との間における構成
元素の拡散も防止でき、良好な電気的接続を確保するこ
とができる。
As described above, according to this memory, since the lower electrode 13 and the capacitor 10 according to the present embodiment are provided, the same effects as those of the lower electrode 13 and the capacitor 10 according to the present embodiment can be obtained. Since the first layer 13a of the capacitor 10 is connected to the source region 21 of the transistor 20 via the plug layer 33, diffusion of constituent elements between the plug layer 33 and the lower electrode 13 can be prevented, Good electrical connection can be ensured.

【0049】また、このメモリの製造方法によれば、本
実施の形態に係る下部電極13の製造方法およびキャパ
シタ10の製造方法を含んでいるので、それらと同様の
効果を有すると共に、プラグ層33の上に第1の層13
aを接続させてキャパシタ10を形成するようにしたの
で、製造工程中の加熱により下部電極13とプラグ層3
3との間において構成元素の拡散が生ずることも防止で
き、このメモリを実現することができる。
According to the method of manufacturing the memory, the method of manufacturing the lower electrode 13 and the method of manufacturing the capacitor 10 according to the present embodiment are included. On the first layer 13
a, the capacitor 10 is formed by connecting the lower electrode 13 and the plug layer 3 by heating during the manufacturing process.
3 can be prevented from being diffused, and this memory can be realized.

【0050】[0050]

【実施例】更に、本発明の具体的な実施例について図面
を参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Further, specific embodiments of the present invention will be described in detail with reference to the drawings.

【0051】(第1の実施例)本実施例では図1を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に膜厚30nmのTi(チタン)よりなる接
合層12をスパッタリング法により形成した。続いて、
この接合層12上に酸素ガスを用いた反応性スパッタリ
ング法により、酸素を原子%で15%含む酸化白金より
なる第1の層13aを100nmの膜厚で形成した。次
いで、その上に、スパッタリング法により白金よりなる
第2の層13bを20nmの膜厚で形成した。
(First Embodiment) This embodiment will be described with reference to FIG. First, a substrate 11 made of silicon was prepared, and a 30-nm-thick bonding layer 12 made of Ti (titanium) was formed thereon by a sputtering method. continue,
A first layer 13a made of platinum oxide containing 15% by atomic% of oxygen was formed to a thickness of 100 nm on the bonding layer 12 by a reactive sputtering method using oxygen gas. Next, a second layer 13b made of platinum was formed thereon with a thickness of 20 nm by a sputtering method.

【0052】続いて、第2の層13bの上に、ビスマス
とストロンチウムとタンタルと酸素とからなり化学量論
組成よりもビスマスを過剰に含む層状結晶構造酸化物に
より膜厚が100nmの誘電体膜14を形成した。この
誘電体膜14の形成にはMOCVD法を用いた。
Subsequently, a dielectric film having a thickness of 100 nm is formed on the second layer 13b by a layered crystal structure oxide composed of bismuth, strontium, tantalum and oxygen and containing bismuth in excess of the stoichiometric composition. 14 was formed. The MOCVD method was used to form the dielectric film 14.

【0053】図5は本実施例において用いたMOCVD
装置の概略構成を表すものである。このMOCVD装置
は、液状の有機金属前駆体(有機金属原料)を気体とし
て供給する液体原料供給装置40と、この液体原料供給
装置40により気化された有機金属前駆体を酸素ガス
(O2 )と混合するガス混合部50と、このガス混合部
50により混合されたガスを反応させて熱分解し、基板
11上に薄膜を形成する反応室60とを備えている。
FIG. 5 shows the MOCVD used in this embodiment.
1 shows a schematic configuration of an apparatus. The MOCVD apparatus includes a liquid material supply device 40 for supplying a liquid organometallic precursor (organic metal material) as a gas, and an organic metal precursor vaporized by the liquid material supply device 40 to oxygen gas (O 2 ). A gas mixing section 50 to be mixed and a reaction chamber 60 for reacting and thermally decomposing the gas mixed by the gas mixing section 50 to form a thin film on the substrate 11 are provided.

【0054】液体原料供給装置40は、形成する薄膜の
原料である複数の有機金属前駆体を液体の状態でそれぞ
れ収容する複数の容器41を有している。各容器41
は、各開閉弁42を介して、液体混合バルブ43にそれ
ぞれ接続されており、各有機金属前駆体を所定の比率で
混合するようになっている。この液体混合バルブ43に
は、また、液体ポンプ44を介して気化室45が接続さ
れている。
The liquid raw material supply device 40 has a plurality of containers 41 for accommodating a plurality of organometallic precursors, which are raw materials of a thin film to be formed, in a liquid state. Each container 41
Are connected to the liquid mixing valves 43 via the respective on-off valves 42 so that the respective organometallic precursors are mixed at a predetermined ratio. A vaporizing chamber 45 is connected to the liquid mixing valve 43 via a liquid pump 44.

【0055】ガス混合部50は、気化室45からキャリ
アガス(ここではアルゴン(Ar)ガス)と共に供給さ
れた有機金属前駆体を酸素ガスと混合して反応室60内
に供給するようになっている。反応室60には、ガス混
合部50に接続されたシャワーノズル61と、このシャ
ワーノズル61に対向するように載置台62が設けられ
ている。載置台62には図示しないヒータが設けられて
おり、基板11を所定の温度に加熱できるようになって
いる。反応室60には、また、反応室60内を真空排気
するためのポンプ63が配設されている。
The gas mixing section 50 mixes the organometallic precursor supplied together with the carrier gas (here, argon (Ar) gas) from the vaporization chamber 45 with the oxygen gas and supplies the mixture into the reaction chamber 60. I have. In the reaction chamber 60, a shower nozzle 61 connected to the gas mixing section 50 and a mounting table 62 are provided so as to face the shower nozzle 61. The mounting table 62 is provided with a heater (not shown) so that the substrate 11 can be heated to a predetermined temperature. In the reaction chamber 60, a pump 63 for evacuating the inside of the reaction chamber 60 is provided.

【0056】なお、ビスマスの原料としてはトリフェニ
ルビスマス(Bi(C6 5 3 )を、ストロンチウム
の原料としてはジ−2,2,6,6−テトラメチル−
3,5−ヘプタンジオンストロンチウム(Sr(C11
192 2 )にテトラグリム(CH3 OCH2 CH2
CH3 )が付加した化合物を、タンタルの原料として
は、テトラ−イソプロポキシ−2,2,6,6−テトラ
メチル−3,5−ヘプタンジオンタンタル(Ta(O−
iC3 7 4 (C11192 ))をそれぞれ用いた。
The raw material of bismuth is triphenylbismuth (Bi (C 6 H 5 ) 3 ), and the raw material of strontium is di-2,2,6,6-tetramethyl-
3,5-heptandion strontium (Sr (C 11 H
19 O 2 ) 2 ) with tetraglyme (CH 3 OCH 2 CH 2 O)
The compound to which CH 3 ) has been added is, as a raw material of tantalum, tetra-isopropoxy-2,2,6,6-tetramethyl-3,5-heptanedione tantalum (Ta (O-
iC 3 H 7 ) 4 (C 11 H 19 O 2 )) was used.

【0057】ここでは、このようなMOCVD装置およ
び原料を用い、まず、各開閉弁42を適宜開閉して各有
機金属前駆体を液体混合バルブ43において所定の比率
で混合し、それを気化室45で気化させ、キャリアガス
を含めたガス流量を1000SCCMとしてガス混合部
50に供給した。次いで、ガス混合部50においてこの
原料ガスを1000SCCMの酸素ガスと混合し、反応
室60に供給して、第2の層13bの表面にビスマスと
ストロンチウムとタンタルと酸素とからなるアモルファ
ス層を形成した。その際、基板11を400℃以上65
0℃以下の範囲内において加熱した。そののち、酸素雰
囲気中において750℃で60分間加熱してアモルファ
ス層の結晶化を行い、誘電体膜14を形成した。
Here, using such a MOCVD apparatus and raw materials, first, each opening / closing valve 42 is appropriately opened / closed, and each organometallic precursor is mixed in a liquid mixing valve 43 at a predetermined ratio. The gas was supplied to the gas mixing section 50 at a gas flow rate of 1000 SCCM including the carrier gas. Next, this raw material gas was mixed with oxygen gas of 1000 SCCM in the gas mixing section 50 and supplied to the reaction chamber 60 to form an amorphous layer made of bismuth, strontium, tantalum and oxygen on the surface of the second layer 13b. . At this time, the substrate 11 is heated to
Heating was performed within a range of 0 ° C. or less. Thereafter, the amorphous layer was crystallized by heating at 750 ° C. for 60 minutes in an oxygen atmosphere to form a dielectric film 14.

【0058】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で15%含む酸化白金よりなる
上部電極15を100nmの膜厚で形成した。上部電極
15を形成したのち、酸素雰囲気中において750℃で
30分間加熱して誘電体膜14の結晶性を向上させた。
そののち、上部電極15,誘電体膜14および下部電極
13をイオンミリングにより選択的にエッチングし、キ
ャパシタ10を形成した。
After the dielectric film 14 is formed in this manner, an upper electrode 15 made of platinum oxide containing 15% oxygen by atomic% is formed thereon by a reactive sputtering method using oxygen gas. It was formed thick. After forming the upper electrode 15, the crystallinity of the dielectric film 14 was improved by heating at 750 ° C. for 30 minutes in an oxygen atmosphere.
Thereafter, the upper electrode 15, the dielectric film 14, and the lower electrode 13 were selectively etched by ion milling to form the capacitor 10.

【0059】なお、このキャパシタ10の上に酸化ケイ
素(SiO2 )よりなる絶縁膜を300nmの膜厚で形
成したのち、この絶縁層にコンタクトホールをエッチン
グにより形成し、酸素雰囲気中において600℃で30
分間加熱した。そののち、引き出し電極を形成して、キ
ャパシタ10の強誘電特性(誘電分極値2Prと250
kV/cmの電界を印加した場合のリーク電流)を測定
した。その結果、誘電分極値2Prは18.0μC/c
2 であり、リーク電流は1×10-8A/cm2 であっ
た。ちなみに、第2の層13bを形成しない従来のキャ
パシタでは、誘電体膜14の膜厚を100nm程度とす
ると結晶性が悪いためにリーク電流が大きく、ヒステリ
シスを測定することができなかった。すなわち、本実施
例によれば、誘電体膜14の膜厚を薄くしても十分な特
性が得られ、誘電体膜14は優れた結晶性を有している
ことが分かった。
After forming an insulating film made of silicon oxide (SiO 2 ) with a thickness of 300 nm on the capacitor 10, a contact hole is formed in the insulating layer by etching, and the insulating film is formed at 600 ° C. in an oxygen atmosphere. 30
Heated for minutes. After that, an extraction electrode is formed, and the ferroelectric characteristics of the capacitor 10 (dielectric polarization values of 2 Pr and 250
(leakage current when an electric field of kV / cm was applied) was measured. As a result, the dielectric polarization value 2Pr is 18.0 μC / c.
m 2 , and the leak current was 1 × 10 −8 A / cm 2 . Incidentally, in the conventional capacitor in which the second layer 13b is not formed, when the film thickness of the dielectric film 14 is about 100 nm, the crystallinity is poor, so that the leakage current is large and the hysteresis cannot be measured. That is, according to the present example, sufficient characteristics were obtained even when the thickness of the dielectric film 14 was reduced, and it was found that the dielectric film 14 had excellent crystallinity.

【0060】(第2の実施例)本実施例においても図1
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタン(TiSi)の膜,窒
化チタンの膜およびチタンの膜をスパッタリング法によ
り順次蒸着し、接合層12を形成した。次いで、その上
に、酸素ガスを用いた反応性スパッタリング法により、
酸素を原子%で20%含む酸化イリジウムよりなる第1
の層13aを100nmの膜厚で形成した。続いて、そ
の上に、スパッタリング法により白金よりなる第2の層
13bを20nmの膜厚で形成した。
(Second Embodiment) In this embodiment as well, FIG.
This will be described with reference to FIG. First, a substrate 11 made of silicon
Was prepared, and a titanium silicide (TiSi) film, a titanium nitride film, and a titanium film were sequentially deposited thereon by a sputtering method to form a bonding layer 12. Next, on top of that, by a reactive sputtering method using oxygen gas,
First iridium oxide containing 20% atomic% of oxygen
Was formed to a thickness of 100 nm. Subsequently, a second layer 13b made of platinum was formed thereon with a thickness of 20 nm by a sputtering method.

【0061】第2の層13bを形成したのち、その上
に、第1の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において75
0℃で30秒間加熱してRTA(Rapid Thermal Anneal
ing)処理を施し、更に酸素雰囲気中において750℃で
30分間加熱してアモルファス層を結晶化させた。
After forming the second layer 13b, a dielectric film 14 made of the same layered crystal structure oxide as that of the first embodiment was formed thereon to a thickness of 100 nm. Here, an amorphous layer is formed by the MOCVD method in the same manner as in the first embodiment, and then the amorphous layer is formed in an oxygen atmosphere.
RTA (Rapid Thermal Anneal) by heating at 0 ° C for 30 seconds
ing) treatment and heating at 750 ° C. for 30 minutes in an oxygen atmosphere to crystallize the amorphous layer.

【0062】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で20%含む酸化イリジウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において75
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15,誘電体膜14および下
部電極13をイオンミリングにより選択的にエッチング
し、キャパシタ10を形成した。
After the dielectric film 14 is formed in this manner, an upper electrode 15 made of iridium oxide containing 20% by atomic% of oxygen is formed thereon by a reactive sputtering method using an oxygen gas. It was formed thick. After forming the upper electrode 15, the upper electrode 15 is formed in an oxygen atmosphere.
By heating at 0 ° C. for 30 minutes, the crystallinity of the dielectric film 14 was improved. Thereafter, the upper electrode 15, the dielectric film 14, and the lower electrode 13 were selectively etched by ion milling to form the capacitor 10.

【0063】なお、このキャパシタ10の上に酸化タン
タルよりなる絶縁膜を50nmの膜厚で形成したのち、
この絶縁膜にコンタクトホールをエッチングにより形成
し、酸素雰囲気中において600℃で30分間加熱し
た。そののち、引き出し電極を形成して、キャパシタ1
0の強誘電特性(誘電分極値2Prと250kV/cm
の電界を印加した場合のリーク電流)を測定した。その
結果、誘電分極値2Prは18.0μC/cm2 、リー
ク電流は1×10-8A/cm2 と第1の実施例と同様の
結果が得られた。すなわち、本実施例によっても十分な
特性が得られ、誘電体膜14は優れた結晶性を有してい
ることが分かった。
After an insulating film made of tantalum oxide is formed on the capacitor 10 to a thickness of 50 nm,
A contact hole was formed in the insulating film by etching, and heated at 600 ° C. for 30 minutes in an oxygen atmosphere. After that, a lead electrode is formed and the capacitor 1
0 ferroelectric properties (dielectric polarization value 2 Pr and 250 kV / cm
(Leakage current when the electric field was applied) was measured. As a result, the dielectric polarization value 2Pr was 18.0 μC / cm 2 , and the leak current was 1 × 10 −8 A / cm 2, which was the same result as in the first embodiment. That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0064】(第3の実施例)本実施例では図2を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜および窒化チタンの膜を
スパッタリング法により順次蒸着し、接合層12を形成
した。次いで、その上に、酸素ガスを用いた反応性スパ
ッタリング法により、酸素を原子%で30%含む酸化イ
リジウムよりなる第1の層13aを100nmの膜厚で
形成した。続いて、これら第1の層13aおよび接合層
12をイオンミリングによりそれぞれエッチングし、突
形状に加工した。そののち、その表面に、スパッタリン
グ法によりイリジウムと白金との合金よりなる第2の層
13bを10nmの膜厚で形成した。
(Third Embodiment) This embodiment will be described with reference to FIG. First, a substrate 11 made of silicon was prepared, and a titanium silicide film and a titanium nitride film were sequentially deposited thereon by a sputtering method to form a bonding layer 12. Next, a first layer 13a of iridium oxide containing 30% by atomic% of oxygen was formed with a thickness of 100 nm thereon by a reactive sputtering method using oxygen gas. Subsequently, the first layer 13a and the bonding layer 12 were each etched by ion milling to be processed into a protruding shape. After that, a second layer 13b made of an alloy of iridium and platinum was formed with a thickness of 10 nm on the surface by a sputtering method.

【0065】第2の層13bを形成したのち、その上
に、第1の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において75
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において750℃で1時間加熱してアモルファス
層を結晶化させた。
After forming the second layer 13b, a dielectric film 14 made of the same layered crystal structure oxide as that of the first embodiment was formed thereon to a thickness of 100 nm. Here, an amorphous layer is formed by the MOCVD method in the same manner as in the first embodiment, and then the amorphous layer is formed in an oxygen atmosphere.
RTA treatment was performed by heating at 0 ° C. for 30 seconds, and further heating at 750 ° C. for 1 hour in an oxygen atmosphere to crystallize the amorphous layer.

【0066】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、白金を原子%で40%含み、イリジウムを原
子%で40%含み、酸素を原子%で20%含む酸化物よ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において75
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15および誘電体膜14をイ
オンミリングにより選択的にエッチングし、キャパシタ
10を形成した。
After the dielectric film 14 is formed in this manner, 40% of platinum, 40% of iridium and 40% of iridium are contained on the dielectric film 14 by a reactive sputtering method using oxygen gas. The upper electrode 15 made of an oxide containing 20% by atomic% was formed with a thickness of 100 nm. After forming the upper electrode 15, the upper electrode 15 is formed in an oxygen atmosphere.
By heating at 0 ° C. for 30 minutes, the crystallinity of the dielectric film 14 was improved. After that, the upper electrode 15 and the dielectric film 14 were selectively etched by ion milling to form the capacitor 10.

【0067】なお、このキャパシタ10の上に二酸化ケ
イ素(SiO2 )よりなる絶縁膜を300nmの膜厚で
形成したのち、この絶縁膜にコンタクトホールをエッチ
ングにより形成し、酸素雰囲気中において600℃で3
0分間加熱した。そののち、引き出し電極を形成して、
キャパシタ10の強誘電特性(誘電分極値2Prと25
0kV/cmの電界を印加した場合のリーク電流)を測
定した。その結果、誘電分極値2Prは18.0μC/
cm2 、リーク電流は1×10-8A/cm2 と第1の実
施例と同様の結果が得られた。すなわち、本実施例によ
っても十分な特性が得られ、誘電体膜14は優れた結晶
性を有していることが分かった。
After forming an insulating film made of silicon dioxide (SiO 2 ) with a thickness of 300 nm on the capacitor 10, a contact hole is formed in the insulating film by etching, and at 600 ° C. in an oxygen atmosphere. 3
Heated for 0 minutes. After that, the extraction electrode is formed,
Ferroelectric characteristics of the capacitor 10 (dielectric polarization values 2Pr and 25
(Leakage current when an electric field of 0 kV / cm was applied) was measured. As a result, the dielectric polarization value 2Pr was 18.0 μC /
cm 2 , and the leak current was 1 × 10 −8 A / cm 2, which was the same as that of the first embodiment. That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0068】(第4の実施例)本実施例では図1を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜,窒化チタンの膜および
チタンの膜をスパッタリング法により順次蒸着し、接合
層12を形成した。次いで、その上に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で20
%含む酸化イリジウムよりなる第1の層13aを100
nmの膜厚で形成した。続いて、その上に、スパッタリ
ング法によりイリジウムよりなる第2の層13bを10
nmの膜厚で形成した。
(Fourth Embodiment) This embodiment will be described with reference to FIG. First, a substrate 11 made of silicon was prepared, and a titanium silicide film, a titanium nitride film, and a titanium film were sequentially deposited thereon by a sputtering method to form a bonding layer 12. Next, oxygen was added thereon in an amount of 20 atomic% by a reactive sputtering method using oxygen gas.
% Of the first layer 13a made of iridium oxide containing 100%.
It was formed with a thickness of nm. Subsequently, a second layer 13b made of iridium is formed thereon by a sputtering method.
It was formed with a thickness of nm.

【0069】第2の層13bを形成したのち、その上
に、鉛と亜鉛とチタンと酸素とからなり化学量論組成よ
りも鉛を過剰に含む酸化物により膜厚が80nmの誘電
体膜14を形成した。この誘電体膜14の形成は第1の
実施例と同様にしてMOCVD法により行った。なお、
鉛の原料としてはジ−2,2,6,6−テトラメチル−
3,5−ヘプタンジオン鉛(Pb(C11192 2
を、亜鉛の原料としてはジ−2,2,6,6−テトラメ
チル−3,5−ヘプタンジオン亜鉛(Zn(C1119
2 2 )を、チタンの原料としてはジ−イソプロポキシ
−ジ−2,2,6,6−テトラメチル−3,5−ヘプタ
ンジオンチタン(Ti(O−iC3 7 2 (C1119
2 2 )をそれぞれ用いた。これによりアモルファス
層を形成したのち、酸素雰囲気中において650℃で1
0分間加熱してアモルファス層を結晶化させた。
After forming the second layer 13b, a dielectric film 14 having a thickness of 80 nm is formed thereon by an oxide composed of lead, zinc, titanium and oxygen and containing more lead than the stoichiometric composition. Was formed. This dielectric film 14 was formed by MOCVD in the same manner as in the first embodiment. In addition,
Di-2,2,6,6-tetramethyl-
3,5-heptanedione lead (Pb (C 11 H 19 O 2) 2)
, And zinc di-2,2,6,6-tetramethyl-3,5-heptanedione (Zn (C 11 H 19 O)
2) 2), as a raw material of titanium di - isopropoxy - di-2,2,6,6-tetramethyl-3,5-heptane dione titanium (Ti (O-iC 3 H 7) 2 (C 11 H 19
O 2 ) 2 ) were used. After this, an amorphous layer is formed.
The amorphous layer was crystallized by heating for 0 minutes.

【0070】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で20%含む酸化イリジウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において65
0℃で10分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15,誘電体膜14および下
部電極13をイオンミリングにより選択的にエッチング
し、キャパシタ10を形成した。
After the dielectric film 14 is formed in this manner, an upper electrode 15 made of iridium oxide containing 20% of atomic% of oxygen is formed thereon by a reactive sputtering method using oxygen gas. It was formed thick. After the upper electrode 15 is formed, the upper electrode
By heating at 0 ° C. for 10 minutes, the crystallinity of the dielectric film 14 was improved. Thereafter, the upper electrode 15, the dielectric film 14, and the lower electrode 13 were selectively etched by ion milling to form the capacitor 10.

【0071】なお、このキャパシタ10の上に酸化チタ
ン(TiO2 )よりなる絶縁膜を10nmの膜厚、その
上に二酸化ケイ素(SiO2 )よりなる絶縁膜を300
nmの膜厚でそれぞれ形成したのち、この絶縁膜にコン
タクトホールをエッチングにより形成し、酸素雰囲気中
において500℃で30分間加熱した。そののち、引き
出し電極を形成して、キャパシタ10の強誘電特性(誘
電分極値2Prと250kV/cmの電界を印加した場
合のリーク電流)を測定した。その結果、誘電分極値2
Prは18.0μC/cm2 、リーク電流は1×10-7
A/cm2 と良好な結果が得られた。すなわち、本実施
例によっても十分な特性が得られ、誘電体膜14は優れ
た結晶性を有していることが分かった。
An insulating film made of titanium oxide (TiO 2 ) having a thickness of 10 nm is formed on the capacitor 10, and an insulating film made of silicon dioxide (SiO 2 ) is formed on the insulating film having a thickness of 300 nm.
After forming each with a film thickness of nm, a contact hole was formed in this insulating film by etching and heated at 500 ° C. for 30 minutes in an oxygen atmosphere. After that, an extraction electrode was formed, and the ferroelectric characteristics (leakage current when a dielectric polarization value of 2 Pr and an electric field of 250 kV / cm were applied) of the capacitor 10 were measured. As a result, the dielectric polarization value 2
Pr is 18.0 μC / cm 2 , and leak current is 1 × 10 −7.
A good result of A / cm 2 was obtained. That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0072】(第5の実施例)本実施例においても図1
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸素を原子%で20%含む
酸化イリジウムよりなる第1の層13aを50nmの膜
厚で形成した。続いて、その上に、スパッタリング法に
よりルテニウムよりなる第2の層13bを5nmの膜厚
で形成した。
(Fifth Embodiment) In this embodiment as well, FIG.
This will be described with reference to FIG. First, a substrate 11 made of silicon
And a titanium silicide film and a titanium nitride film are sequentially deposited thereon by sputtering to form a bonding layer 12.
Was formed. Next, a first layer 13a of iridium oxide containing 20% of atomic% of oxygen was formed with a thickness of 50 nm thereon by a reactive sputtering method using oxygen gas. Subsequently, a second layer 13b made of ruthenium was formed thereon with a thickness of 5 nm by a sputtering method.

【0073】第2の層13bを形成したのち、その上
に、バリウムとストロンチウムとチタンと酸素とからな
る酸化物により膜厚が80nmの誘電体膜14を形成し
た。この誘電体膜14の形成は第1の実施例と同様にし
てMOCVD法により行った。なお、バリウムの原料と
してはジ−2,2,6,6−テトラメチル−3,5−ヘ
プタンジオンバリウム(Ba(C11192 2 )を、
ストロンチウムの原料としてはジ−2,2,6,6−テ
トラメチル−3,5−ヘプタンジオンストロンチウム
(Sr(C11192 2 )を、チタンの原料としては
ジ−イソプロポキシ−ジ−2,2,6,6−テトラメチ
ル−3,5−ヘプタンジオンチタン(Ti(O−iC3
7 2 (C11192 2 )をそれぞれ用いた。ま
た、基板11の加熱温度は400℃以上700℃以下の
範囲内とした。これによりアモルファス層を形成したの
ち、酸素雰囲気中において650℃で30分間加熱して
アモルファス層を結晶化させた。
After the formation of the second layer 13b, a dielectric film 14 having a thickness of 80 nm was formed on the second layer 13b using an oxide composed of barium, strontium, titanium and oxygen. This dielectric film 14 was formed by MOCVD in the same manner as in the first embodiment. In addition, as a raw material of barium, di-2,2,6,6-tetramethyl-3,5-heptanedione barium (Ba (C 11 H 19 O 2 ) 2 ) was used.
Di-2,2,6,6-tetramethyl-3,5-heptandion strontium (Sr (C 11 H 19 O 2 ) 2 ) is used as a raw material of strontium, and di-isopropoxydi is used as a raw material of titanium. −2,2,6,6-tetramethyl-3,5-heptanedione titanium (Ti (O-iC 3
H 7 ) 2 (C 11 H 19 O 2 ) 2 ) was used. Further, the heating temperature of the substrate 11 was in the range of 400 ° C. or more and 700 ° C. or less. After the formation of the amorphous layer, the amorphous layer was crystallized by heating at 650 ° C. for 30 minutes in an oxygen atmosphere.

【0074】このようにして誘電体膜14を形成したの
ち、その上に、スパッタリング法により、ルテニウムよ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、窒素雰囲気中において60
0℃で30分間加熱した。そののち、上部電極15,誘
電体膜14および下部電極13をイオンミリングにより
選択的にエッチングし、キャパシタ10を形成した。
After the dielectric film 14 was formed in this manner, an upper electrode 15 made of ruthenium was formed thereon with a thickness of 100 nm by a sputtering method. After the upper electrode 15 is formed,
Heat at 0 ° C. for 30 minutes. Thereafter, the upper electrode 15, the dielectric film 14, and the lower electrode 13 were selectively etched by ion milling to form the capacitor 10.

【0075】このキャパシタ10の上に二酸化ケイ素
(SiO2 )よりなる絶縁膜を300nmの膜厚で形成
したのち、この絶縁膜にコンタクトホールをエッチング
により形成し、窒素雰囲気中において600℃で30分
間加熱したのち、引き出し電極を形成して、キャパシタ
10の特性(電流−電圧特性と250kV/cmの電界
を印加した場合のリーク電流)を測定した。その結果、
良好な電流−電圧特性が得られ、リーク電流も2×10
-8A/cm2 と良好な結果が得られた。すなわち、本実
施例によっても十分な特性が得られ、誘電体膜14は優
れた結晶性を有していることが分かった。
After an insulating film made of silicon dioxide (SiO 2 ) having a thickness of 300 nm is formed on the capacitor 10, a contact hole is formed in the insulating film by etching, and the film is placed in a nitrogen atmosphere at 600 ° C. for 30 minutes. After heating, an extraction electrode was formed, and the characteristics of the capacitor 10 (current-voltage characteristics and leakage current when an electric field of 250 kV / cm was applied) were measured. as a result,
Good current-voltage characteristics are obtained, and leakage current is 2 × 10
A good result of -8 A / cm 2 was obtained. That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0076】(第6の実施例)本実施例では図2を参照
して説明する。まず、シリコンよりなる基板11を用意
し、その上に、珪化チタンの膜および窒化チタンの膜を
スパッタリング法により順次蒸着し、接合層12を形成
した。次いで、その上に、酸素ガスを用いた反応性スパ
ッタリング法により、酸化イリジウム(IrO2 )より
なる第1の層13aを200nmの膜厚で形成した。続
いて、これら第1の層13aおよび接合層12をイオン
ミリングによりそれぞれエッチングし、突形状に加工し
た。そののち、窒素雰囲気中において700℃で30分
間加熱し、第1の層13aの表面を10nmの厚さでイ
リジウムよりなる第2の層13bとした。
(Sixth Embodiment) This embodiment will be described with reference to FIG. First, a substrate 11 made of silicon was prepared, and a titanium silicide film and a titanium nitride film were sequentially deposited thereon by a sputtering method to form a bonding layer 12. Next, a first layer 13a of iridium oxide (IrO 2 ) was formed thereon to a thickness of 200 nm by a reactive sputtering method using oxygen gas. Subsequently, the first layer 13a and the bonding layer 12 were each etched by ion milling to be processed into a protruding shape. After that, the substrate was heated at 700 ° C. for 30 minutes in a nitrogen atmosphere, so that the surface of the first layer 13 a was formed into a second layer 13 b of iridium with a thickness of 10 nm.

【0077】第2の層13bを形成したのち、その上
に、ビスマスとストロンチウムとタンタルとニオブと酸
素とからなり化学量論組成よりもビスマスを過剰に含む
層状結晶構造酸化物により膜厚が100nmの誘電体膜
14を形成した。この誘電体膜14の形成は第1の実施
例と同様にしてMOCVD法により行った。なお、ニオ
ブの原料としてはテトラ−イソプロポキシ−2,2,
6,6−テトラメチル−3,5−ヘプタンジオンニオブ
(Nb(O−iC3 7 4 (C11192 ))を用い
た。これによりアモルファス層を形成したのち、酸素雰
囲気中において750℃で30秒間加熱してRTA処理
を施し、更に酸素雰囲気中において750℃で1時間加
熱してアモルファス層を結晶化させた。
After the formation of the second layer 13b, a layered crystal structure oxide comprising bismuth, strontium, tantalum, niobium and oxygen and containing bismuth in excess of the stoichiometric composition has a thickness of 100 nm. Was formed. This dielectric film 14 was formed by MOCVD in the same manner as in the first embodiment. In addition, as a raw material of niobium, tetra-isopropoxy-2,2,2
6,6-tetramethyl-3,5-heptane dione niobium (Nb (O-iC 3 H 7) 4 (C 11 H 19 O 2)) was used. After forming an amorphous layer by this, RTA treatment was performed by heating at 750 ° C. for 30 seconds in an oxygen atmosphere, and further heating at 750 ° C. for 1 hour in an oxygen atmosphere to crystallize the amorphous layer.

【0078】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、白金を原子%で40%含み、イリジウムを原
子%で40%含み、酸素を原子%で20%含む酸化物よ
りなる上部電極15を100nmの膜厚で形成した。上
部電極15を形成したのち、酸素雰囲気中において70
0℃で30分間加熱して誘電体膜14の結晶性を向上さ
せた。そののち、上部電極15および誘電体膜14をイ
オンミリングにより選択的にエッチングし、キャパシタ
10を形成した。
After the dielectric film 14 is formed in this manner, 40% of platinum, 40% of iridium and 40% of iridium are contained thereon by a reactive sputtering method using an oxygen gas. The upper electrode 15 made of an oxide containing 20% by atomic% was formed with a thickness of 100 nm. After forming the upper electrode 15, the upper electrode 15 is formed in an oxygen atmosphere.
By heating at 0 ° C. for 30 minutes, the crystallinity of the dielectric film 14 was improved. After that, the upper electrode 15 and the dielectric film 14 were selectively etched by ion milling to form the capacitor 10.

【0079】なお、このキャパシタ10の上に酸化タン
タルよりなる絶縁膜を50nmの膜厚で形成したのち、
この絶縁膜にコンタクトホールをエッチングにより形成
し、酸素雰囲気中において600℃で30分間加熱し
た。そののち、引き出し電極を形成して、キャパシタ1
0の強誘電特性(誘電分極値2Prと250kV/cm
の電界を印加した場合のリーク電流)を測定した。その
結果、誘電分極値2Prは20.0μC/cm2 、リー
ク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
After an insulating film made of tantalum oxide is formed on the capacitor 10 to a thickness of 50 nm,
A contact hole was formed in the insulating film by etching, and heated at 600 ° C. for 30 minutes in an oxygen atmosphere. After that, a lead electrode is formed and the capacitor 1
0 ferroelectric properties (dielectric polarization value 2 Pr and 250 kV / cm
(Leakage current when the electric field was applied) was measured. As a result, good results were obtained with a dielectric polarization value of 2Pr of 20.0 μC / cm 2 and a leak current of 3 × 10 −8 A / cm 2 . That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0080】(第7の実施例)本実施例においても図2
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸化イリジウム(Ir
2 )よりなる第1の層13aを100nmの膜厚で形
成した。続いて、これら第1の層13aおよび接合層1
2をイオンミリングによりそれぞれエッチングし、突形
状に加工した。そののち、その表面に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で5%
含む酸化白金よりなる第2の層13bを20nmの膜厚
で形成した。
(Seventh Embodiment) In this embodiment as well, FIG.
This will be described with reference to FIG. First, a substrate 11 made of silicon
And a titanium silicide film and a titanium nitride film are sequentially deposited thereon by sputtering to form a bonding layer 12.
Was formed. Next, iridium oxide (Ir) was formed thereon by a reactive sputtering method using oxygen gas.
A first layer 13a made of O 2 ) was formed with a thickness of 100 nm. Subsequently, the first layer 13a and the bonding layer 1
Sample No. 2 was etched by ion milling, and processed into a protruding shape. After that, the surface is subjected to a reactive sputtering method using oxygen gas to make oxygen 5% by atomic%.
A second layer 13b of platinum oxide was formed to a thickness of 20 nm.

【0081】第2の層13bを形成したのち、その上
に、第6の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において70
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において700℃で1時間加熱してアモルファス
層を結晶化させた。
After forming the second layer 13b, a dielectric film 14 made of the same layered crystal structure oxide as that of the sixth embodiment was formed on the second layer 13b to a thickness of 100 nm. Here, after forming an amorphous layer by MOCVD in the same manner as in the first embodiment, the amorphous layer is formed in an oxygen atmosphere.
RTA treatment was performed by heating at 0 ° C. for 30 seconds, and further heating at 700 ° C. for 1 hour in an oxygen atmosphere to crystallize the amorphous layer.

【0082】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で5%含む酸化白金よりなる上
部電極15を100nmの膜厚で形成した。上部電極1
5を形成したのち、酸素雰囲気中において700℃で3
0分間加熱して誘電体膜14の結晶性を向上させた。そ
ののち、上部電極15および誘電体膜14をイオンミリ
ングにより選択的にエッチングし、キャパシタ10を形
成した。
After the dielectric film 14 is formed in this manner, an upper electrode 15 made of platinum oxide containing 5% of atomic% of oxygen is formed thereon by a reactive sputtering method using an oxygen gas. It was formed thick. Upper electrode 1
After the formation of 5, at 700 ° C. in an oxygen atmosphere, 3
By heating for 0 minutes, the crystallinity of the dielectric film 14 was improved. After that, the upper electrode 15 and the dielectric film 14 were selectively etched by ion milling to form the capacitor 10.

【0083】なお、このキャパシタ10の上に二酸化ケ
イ素よりなる絶縁膜を100nmの膜厚で形成したの
ち、この絶縁膜にコンタクトホールをエッチングにより
形成し、酸素雰囲気中において600℃で30分間加熱
した。そののち、引き出し電極を形成して、キャパシタ
10の強誘電特性(誘電分極値2Prと250kV/c
mの電界を印加した場合のリーク電流)を測定した。そ
の結果、誘電分極値2Prは20.0μC/cm2 、リ
ーク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
After forming an insulating film made of silicon dioxide to a thickness of 100 nm on the capacitor 10, a contact hole was formed in the insulating film by etching and heated at 600 ° C. for 30 minutes in an oxygen atmosphere. . After that, an extraction electrode is formed, and the ferroelectric characteristics of the capacitor 10 (dielectric polarization value 2 Pr and 250 kV / c
m when an electric field of m was applied. As a result, good results were obtained with a dielectric polarization value of 2Pr of 20.0 μC / cm 2 and a leak current of 3 × 10 −8 A / cm 2 . That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0084】(第8の実施例)本実施例においても図2
を参照して説明する。まず、シリコンよりなる基板11
を用意し、その上に、珪化チタンの膜および窒化チタン
の膜をスパッタリング法により順次蒸着し、接合層12
を形成した。次いで、その上に、酸素ガスを用いた反応
性スパッタリング法により、酸化ルテニウム(Ru
2 )よりなる第1の層13aを100nmの膜厚で形
成した。続いて、これら第1の層13aおよび接合層1
2をイオンミリングによりそれぞれエッチングし、突形
状に加工した。そののち、その表面に、酸素ガスを用い
た反応性スパッタリング法により、酸素を原子%で5%
含む酸化白金よりなる第2の層13bを20nmの膜厚
で形成した。
(Eighth Embodiment) In this embodiment, FIG.
This will be described with reference to FIG. First, a substrate 11 made of silicon
And a titanium silicide film and a titanium nitride film are sequentially deposited thereon by sputtering to form a bonding layer 12.
Was formed. Next, ruthenium oxide (Ru) was formed thereon by a reactive sputtering method using oxygen gas.
A first layer 13a made of O 2 ) was formed with a thickness of 100 nm. Subsequently, the first layer 13a and the bonding layer 1
Sample No. 2 was etched by ion milling, and processed into a protruding shape. After that, the surface is subjected to a reactive sputtering method using oxygen gas to make oxygen 5% by atomic%.
A second layer 13b of platinum oxide was formed to a thickness of 20 nm.

【0085】第2の層13bを形成したのち、その上
に、第6の実施例と同様の層状結晶構造酸化物よりなる
誘電体膜14を100nmの膜厚で形成した。ここで
は、第1の実施例と同様にしてMOCVD法によりアモ
ルファス層を形成したのち、酸素雰囲気中において70
0℃で30秒間加熱してRTA処理を施し、更に酸素雰
囲気中において700℃で1時間加熱してアモルファス
層を結晶化させた。
After forming the second layer 13b, a dielectric film 14 made of the same layered crystal structure oxide as that of the sixth embodiment was formed thereon to a thickness of 100 nm. Here, after forming an amorphous layer by MOCVD in the same manner as in the first embodiment, the amorphous layer is formed in an oxygen atmosphere.
RTA treatment was performed by heating at 0 ° C. for 30 seconds, and further heating at 700 ° C. for 1 hour in an oxygen atmosphere to crystallize the amorphous layer.

【0086】このようにして誘電体膜14を形成したの
ち、その上に、酸素ガスを用いた反応性スパッタリング
法により、酸素を原子%で5%含む酸化白金よりなる上
部電極15を100nmの膜厚で形成した。上部電極1
5を形成したのち、酸素雰囲気中において600℃で3
0分間加熱して誘電体膜14の結晶性を向上させた。そ
ののち、上部電極15および誘電体膜14をイオンミリ
ングにより選択的にエッチングし、キャパシタ10を形
成した。
After the dielectric film 14 is formed in this manner, an upper electrode 15 made of platinum oxide containing 5% of atomic% of oxygen is formed thereon by a reactive sputtering method using an oxygen gas. It was formed thick. Upper electrode 1
After the formation of 5, at 600 ° C. in an oxygen atmosphere, 3
By heating for 0 minutes, the crystallinity of the dielectric film 14 was improved. After that, the upper electrode 15 and the dielectric film 14 were selectively etched by ion milling to form the capacitor 10.

【0087】なお、このキャパシタ10の上に二酸化ケ
イ素よりなる絶縁膜を100nmの膜厚で形成したの
ち、この絶縁膜にコンタクトホールをエッチングにより
形成し、酸素雰囲気中において600℃で30分間加熱
した。そののち、引き出し電極を形成して、キャパシタ
10の強誘電特性(誘電分極値2Prと250kV/c
mの電界を印加した場合のリーク電流)を測定した。そ
の結果、誘電分極値2Prは20.0μC/cm2 、リ
ーク電流は3×10-8A/cm2 と良好な結果が得られ
た。すなわち、本実施例によっても十分な特性が得ら
れ、誘電体膜14は優れた結晶性を有していることが分
かった。
After an insulating film made of silicon dioxide was formed to a thickness of 100 nm on the capacitor 10, a contact hole was formed in the insulating film by etching and heated at 600 ° C. for 30 minutes in an oxygen atmosphere. . After that, an extraction electrode is formed, and the ferroelectric characteristics of the capacitor 10 (dielectric polarization value 2 Pr and 250 kV / c
m when an electric field of m was applied. As a result, good results were obtained with a dielectric polarization value of 2Pr of 20.0 μC / cm 2 and a leak current of 3 × 10 −8 A / cm 2 . That is, it was found that sufficient characteristics were obtained also in this example, and that the dielectric film 14 had excellent crystallinity.

【0088】なお、以上の各実施例では、具体的な例を
いくつか挙げて説明したが、本発明のキャパシタ10で
あれば上記実施例と同様の結果を得ることができる。す
なわち、第1の層13aをイリジウム,白金およびルテ
ニウムからなる群のうちの少なくとも1種と酸素とによ
り構成しかつ酸素の含有量が原子%で10%以上となる
ようにすると共に、第2の層13bをイリジウム,白金
およびルテニウムからなる群のうちの少なくとも1種、
あるいはその1種と酸素とにより構成しかつ酸素の含有
量が原子%で10%よりも少なくなるようにし、第2の
層13bの膜厚を3nm以上100nm以下とすれば、
誘電体膜14の結晶性を高めることができ、誘電体膜1
4の厚さを薄くしても良好な特性を得ることができる。
In each of the embodiments described above, some specific examples have been described. However, with the capacitor 10 of the present invention, the same results as in the above embodiments can be obtained. That is, the first layer 13a is made of at least one member selected from the group consisting of iridium, platinum, and ruthenium and oxygen, and the oxygen content is set to 10% or more in atomic%, and Forming a layer 13b of at least one of the group consisting of iridium, platinum and ruthenium;
Alternatively, if the second layer 13b is composed of one kind thereof and oxygen and the content of oxygen is set to be less than 10% in atomic% and the thickness of the second layer 13b is set to 3 nm or more and 100 nm or less,
The crystallinity of the dielectric film 14 can be improved, and the dielectric film 1
Even if the thickness of No. 4 is reduced, good characteristics can be obtained.

【0089】以上、実施の形態および各実施例を挙げて
本発明を説明したが、本発明はこれらの実施の形態およ
び各実施例に限定されるものではなく、種々変形可能で
ある。例えば、上記実施の形態および各実施例において
は、下部電極13が第1の層13aと第2の層13bと
を備える場合についてのみ説明したが、下部電極13に
代えて上部電極15が第1の層と第2の層とを備えるよ
うにしてもよく、下部電極13に加えて上部電極15も
第1の層と第2の層とを備えるようにしてもよい。
Although the present invention has been described with reference to the embodiment and each example, the present invention is not limited to the embodiment and each example, and can be variously modified. For example, in the above-described embodiment and each example, only the case where the lower electrode 13 includes the first layer 13a and the second layer 13b has been described. And the second layer, and the upper electrode 15 in addition to the lower electrode 13 may include the first layer and the second layer.

【0090】また、上記実施の形態および各実施例にお
いては、被電極接続部が誘電体膜14である場合につい
てのみ説明したが、本発明の電極は、種々の被電極接続
部に対して接続される場合に適用することができる。特
に、電極の表面に結晶を成長させて被電極接続部を形成
する場合において有効である。
Further, in the above-described embodiment and each example, only the case where the electrode connection portion is the dielectric film 14 has been described, but the electrode of the present invention is connected to various electrode connection portions. It can be applied when it is done. In particular, this is effective when a crystal is grown on the surface of the electrode to form the electrode connection portion.

【0091】更に、上記実施の形態においては、基板1
1に対して垂直方向にキャパシタ10とトランジスタ2
0とが形成されているメモリについて説明したが、本発
明は、基板に対して平行方向にキャパシタとトランジス
タとが並べて形成されているメモリについても適用する
ことができる。
Further, in the above embodiment, the substrate 1
Capacitor 10 and transistor 2 perpendicular to 1
Although the memory in which 0 is formed has been described, the present invention can also be applied to a memory in which a capacitor and a transistor are formed side by side in a direction parallel to a substrate.

【0092】加えて、上記実施の形態においては、キャ
パシタ10を1つのメモリに用いた場合について説明し
たが、本発明は、複数のメモリを集積したLSI(Larg
e Scale Integrated Circuit)メモリについても同様に
適用することができる。
In the above embodiment, the case where the capacitor 10 is used for one memory has been described. However, the present invention provides an LSI (Larg) in which a plurality of memories are integrated.
e Scale Integrated Circuit) The same applies to memories.

【0093】[0093]

【発明の効果】以上説明したように本発明に係る電極に
よれば、被電極接続部との間における拡散の程度が異な
る第1の層と第2の層とを備えるようにしたので、電極
と被電極接続部との間において構成元素の拡散による劣
化層の生成を防止できると共に、その界面において構成
元素が拡散することにより例えば被電極接続部における
結晶の成長を補助することができるという効果を奏す
る。
As described above, according to the electrode of the present invention, the first layer and the second layer having different degrees of diffusion between the electrode connection portion are provided. The effect of preventing the formation of a degraded layer due to the diffusion of the constituent element between the electrode and the connected part of the electrode and the diffusion of the constituent element at the interface can assist, for example, the growth of the crystal at the connected part of the electrode. To play.

【0094】また、本発明に係るキャパシタまたはメモ
リによれば、少なくとも一方の電極が、誘電体膜との間
における拡散の程度の異なる第1の層と第2の層とを備
えるようにしたので、電極と誘電体膜との間において構
成元素の拡散による劣化層の生成を防止できると共に、
その界面において構成元素が拡散することにより誘電体
膜における結晶の成長を補助し、誘電体膜の結晶性を向
上させることができる。よって、誘電体膜の厚さを薄く
しても優れた特性を得ることができるという効果を奏す
る。
Further, according to the capacitor or the memory of the present invention, at least one electrode has the first layer and the second layer having different degrees of diffusion with the dielectric film. In addition to preventing the formation of a deteriorated layer due to the diffusion of the constituent elements between the electrode and the dielectric film,
The diffusion of the constituent elements at the interface assists the growth of crystals in the dielectric film, thereby improving the crystallinity of the dielectric film. Therefore, there is an effect that excellent characteristics can be obtained even when the thickness of the dielectric film is reduced.

【0095】更に、本発明に係る電極の製造方法によれ
ば、被電極接続部との間における拡散の程度が異なる第
1の層と第2の層とをそれぞれ形成するようにしたの
で、本発明の電極を容易に製造することができ、本発明
の電極を容易に実現することができるという効果を奏す
る。
Further, according to the method of manufacturing an electrode according to the present invention, the first layer and the second layer having different degrees of diffusion between the electrode connection portion are formed, respectively. The electrode of the present invention can be easily manufactured, and the electrode of the present invention can be easily realized.

【0096】また、本発明に係るキャパシタの製造方法
またはメモリの製造方法によれば、誘電体膜との間にお
ける拡散の程度が異なる第1の層と第2の層とを備えた
電極を形成し、その電極に接続させて誘電体膜を形成す
るようにしたので、加熱により電極と誘電体膜との間に
劣化層が生成されることを防止しつつ、それらの界面に
おいて構成元素を若干拡散させることにより結晶の成長
を助けることができ、誘電体膜の結晶性を向上させるこ
とができるという効果を奏する。
According to the method for manufacturing a capacitor or the method for manufacturing a memory according to the present invention, an electrode including a first layer and a second layer having different degrees of diffusion between a dielectric film and a dielectric film is formed. Then, since a dielectric film is formed by connecting to the electrode, the formation of a degraded layer between the electrode and the dielectric film due to heating is prevented, and the constituent elements are slightly reduced at the interface between them. By diffusing, it is possible to assist the growth of crystals, and it is possible to improve the crystallinity of the dielectric film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係る電極を備えたキャ
パシタの構成を表す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a capacitor including an electrode according to an embodiment of the present invention.

【図2】図1に示した電極およびキャパシタの変形例を
表す断面図である。
FIG. 2 is a cross-sectional view illustrating a modification of the electrode and the capacitor illustrated in FIG.

【図3】図1に示したキャパシタを用いたメモリの構成
を表す断面図である。
3 is a cross-sectional view illustrating a configuration of a memory using the capacitor illustrated in FIG.

【図4】図2に示したキャパシタを用いたメモリの構成
を表す断面図である。
4 is a cross-sectional view illustrating a configuration of a memory using the capacitor illustrated in FIG.

【図5】本発明の実施例において用いるMOCVD装置
を表す構成図である。
FIG. 5 is a configuration diagram illustrating a MOCVD apparatus used in an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11…基板、12…接合層、13…下部電極、13a…
第1の層、13b…第2の層、14…誘電体膜、15…
上部電極、20…トランジスタ、21…ソース領域、2
2…ドレイン領域、23,24…LDD領域、25…ゲ
ート酸化膜、26…ゲート電極、27…ゲート側壁、3
1…フィールド酸化膜、32…層間絶縁膜、32a…コ
ンタクトホール、33…プラグ層、34…絶縁膜、40
…液体原料供給装置、41…容器、42…開閉弁、43
…液体混合バルブ、44…液体ポンプ、45…気化室、
50…ガス混合部、60…反応室、61…シャワーノズ
ル、62…載置台、63…ポンプ
11: substrate, 12: bonding layer, 13: lower electrode, 13a ...
1st layer, 13b ... 2nd layer, 14 ... dielectric film, 15 ...
Upper electrode, 20: transistor, 21: source region, 2
2 ... drain region, 23, 24 ... LDD region, 25 ... gate oxide film, 26 ... gate electrode, 27 ... gate side wall, 3
DESCRIPTION OF SYMBOLS 1 ... Field oxide film, 32 ... Interlayer insulating film, 32a ... Contact hole, 33 ... Plug layer, 34 ... Insulating film, 40
... Liquid raw material supply device, 41 ... Container, 42 ... On-off valve, 43
... liquid mixing valve, 44 ... liquid pump, 45 ... vaporization chamber,
50: gas mixing section, 60: reaction chamber, 61: shower nozzle, 62: mounting table, 63: pump

───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯辺 千春 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Chiharu Isobe 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation

Claims (33)

【特許請求の範囲】[Claims] 【請求項1】 被電極接続部に対して接続される電極で
あって、 被電極接続部との間において構成元素の拡散する程度が
異なる第1の層と第2の層とを備えたことを特徴とする
電極。
1. An electrode connected to an electrode-connected portion, comprising a first layer and a second layer having different degrees of diffusion of constituent elements between the electrode-connected portion. Electrode.
【請求項2】 前記第1の層は、被電極接続部との間に
おいて構成元素の拡散する程度が前記第2の層よりも小
さく、前記第2の層を介して被電極接続部と接続された
ことを特徴とする請求項1記載の電極。
2. The first layer has a smaller degree of diffusion of a constituent element between the first layer and the electrode connection part than the second layer, and is connected to the electrode connection part via the second layer. The electrode according to claim 1, wherein:
【請求項3】 前記第1の層はイリジウム(Ir),白
金(Pt)およびルテニウム(Ru)からなる群のうち
の少なくとも1種と酸素(O)とよりなりかつ酸素を原
子%で10%以上含むと共に、前記第2の層はイリジウ
ム,白金およびルテニウムからなる群のうちの少なくと
も1種よりなることを特徴とする請求項1記載の電極。
3. The first layer comprises at least one member selected from the group consisting of iridium (Ir), platinum (Pt) and ruthenium (Ru) and oxygen (O), and contains 10% of oxygen by atomic%. 2. The electrode according to claim 1, wherein said second layer comprises at least one member selected from the group consisting of iridium, platinum and ruthenium.
【請求項4】 前記第1の層はイリジウム,白金および
ルテニウムからなる群のうちの少なくとも1種と酸素と
よりなりかつ酸素を原子%で10%以上含むと共に、前
記第2の層はイリジウム,白金およびルテニウムからな
る群のうちの少なくとも1種と酸素とよりなりかつ酸素
を原子%で10%よりも少なく含むことを特徴とする請
求項1記載の電極。
4. The first layer comprises at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen and contains oxygen in an amount of 10% or more by atomic%, and the second layer comprises iridium, platinum and ruthenium. The electrode according to claim 1, comprising oxygen and at least one member of the group consisting of platinum and ruthenium, and containing less than 10% by atomic% of oxygen.
【請求項5】 前記第2の層は、厚さが3nm以上10
0nm以下の範囲内であることを特徴とする請求項1記
載の電極。
5. The second layer has a thickness of at least 3 nm and at least 10 nm.
2. The electrode according to claim 1, wherein the thickness is within a range of 0 nm or less.
【請求項6】 前記第2の層は、厚さが5nm以上50
nm以下の範囲内であることを特徴とする請求項1記載
の電極。
6. The second layer has a thickness of not less than 5 nm and not more than 50 nm.
2. The electrode according to claim 1, wherein the diameter is within the range of nm or less.
【請求項7】 誘電体膜に一対の電極がそれぞれ接続さ
れたキャパシタであって、 前記一対の電極のうちの少なくとも一方は、誘電体膜と
の間において構成元素の拡散する程度が異なる第1の層
と第2の層とを備えたことを特徴とするキャパシタ。
7. A capacitor in which a pair of electrodes are respectively connected to a dielectric film, wherein at least one of the pair of electrodes has a different degree of diffusion of a constituent element between the first electrode and the dielectric film. And a second layer.
【請求項8】 前記第1の層は、誘電体膜との間におい
て構成元素の拡散する程度が前記第2の層よりも小さ
く、前記第2の層を介して誘電体膜と接続されたことを
特徴とする請求項7記載のキャパシタ。
8. The first layer has a smaller degree of diffusion of constituent elements between the first layer and the dielectric film than the second layer, and is connected to the dielectric film via the second layer. The capacitor according to claim 7, wherein:
【請求項9】 前記第1の層はイリジウム,白金および
ルテニウムからなる群のうちの少なくとも1種と酸素と
よりなりかつ酸素を原子%で10%以上含むと共に、前
記第2の層はイリジウム,白金およびルテニウムからな
る群のうちの少なくとも1種よりなることを特徴とする
請求項7記載のキャパシタ。
9. The first layer comprises at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen and contains oxygen in an amount of 10% or more by atomic%, and the second layer comprises iridium, platinum and ruthenium. The capacitor according to claim 7, comprising at least one member from the group consisting of platinum and ruthenium.
【請求項10】 前記第1の層はイリジウム,白金およ
びルテニウムからなる群のうちの少なくとも1種と酸素
とよりなりかつ酸素を原子%で10%以上含むと共に、
前記第2の層はイリジウム,白金およびルテニウムから
なる群のうちの少なくとも1種と酸素とよりなりかつ酸
素を原子%で10%よりも少なく含むことを特徴とする
請求項7記載のキャパシタ。
10. The first layer comprises at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen, and contains at least 10% by atom of oxygen.
8. The capacitor according to claim 7, wherein said second layer comprises at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen, and contains less than 10% of oxygen in atomic%.
【請求項11】 前記第2の層は、厚さが3nm以上1
00nm以下の範囲内であることを特徴とする請求項7
記載のキャパシタ。
11. The second layer has a thickness of 3 nm or more and 1
8. The structure according to claim 7, wherein the thickness is within a range of not more than 00 nm.
A capacitor as described.
【請求項12】 前記第2の層は、厚さが5nm以上5
0nm以下の範囲内であることを特徴とする請求項7記
載のキャパシタ。
12. The second layer has a thickness of not less than 5 nm and not more than 5 nm.
8. The capacitor according to claim 7, wherein the value is within a range of 0 nm or less.
【請求項13】 前記誘電体膜は、ビスマス(Bi)
と、第1の元素としてのカルシウム(Ca),バリウム
(Ba),ストロンチウム(Sr),鉛(Pb)および
ビスマスからなる群のうちの少なくとも1種と、第2の
元素としての鉄(Fe),チタン(Ti),ニオブ(N
b),タンタル(Ta)およびタングステン(W)から
なる群のうちの少なくとも1種と、酸素とからなる層状
結晶構造酸化物を含むことを特徴とする請求項7記載の
キャパシタ。
13. The method according to claim 1, wherein the dielectric film is made of bismuth (Bi).
And at least one of the group consisting of calcium (Ca), barium (Ba), strontium (Sr), lead (Pb) and bismuth as a first element, and iron (Fe) as a second element , Titanium (Ti), niobium (N
8. The capacitor according to claim 7, comprising a layered crystal structure oxide composed of oxygen and at least one selected from the group consisting of b), tantalum (Ta) and tungsten (W).
【請求項14】 前記誘電体膜は、ビスマスと、第1の
元素としてのストロンチウム,カルシウムおよびバリウ
ムからなる群のうちの少なくとも1種と、第2の元素と
してのチタン,タンタルおよびニオブからなる群のうち
少なくとも1種と、酸素とからなる層状結晶構造酸化物
を含むと共に、この層状結晶構造酸化物は組成式がBi
x (Sr,Ca,Ba)y (Ti,Ta,Nb)2 9
±d (但し、1.70≦x≦2.50,0.60≦y≦
1.20,0≦d≦1.00)であることを特徴とする
請求項7記載のキャパシタ。
14. The dielectric film is made of bismuth, at least one of a group consisting of strontium, calcium and barium as a first element, and a group consisting of titanium, tantalum and niobium as a second element. And a layered crystal structure oxide composed of oxygen, and the layered crystal structure oxide has a composition formula of Bi
x (Sr, Ca, Ba) y (Ti, Ta, Nb) 2 O 9
± d (However, 1.70 ≦ x ≦ 2.50, 0.60 ≦ y ≦
8. The capacitor according to claim 7, wherein 1.20, 0 ≦ d ≦ 1.00).
【請求項15】 前記誘電体膜は、鉛と、ジルコニウム
(Zr)およびチタンのうちの少なくとも1種と、酸素
とからなる酸化物を含むことを特徴とする請求項7記載
のキャパシタ。
15. The capacitor according to claim 7, wherein the dielectric film contains an oxide composed of lead, at least one of zirconium (Zr) and titanium, and oxygen.
【請求項16】 前記誘電体膜は、バリウムおよびスト
ロンチウムのうちの少なくとも1種と、チタンと、酸素
とからなる酸化物を含むことを特徴とする請求項7記載
のキャパシタ。
16. The capacitor according to claim 7, wherein said dielectric film contains an oxide composed of at least one of barium and strontium, titanium, and oxygen.
【請求項17】 誘電体膜に一対の電極がそれぞれ接続
されたキャパシタを有するメモリであって、 前記キャパシタは、一対の電極のうちの少なくとも一方
に、誘電体膜との間において構成元素の拡散する程度が
異なる第1の層と第2の層とを備えたことを特徴とする
メモリ。
17. A memory having a capacitor in which a pair of electrodes are respectively connected to a dielectric film, wherein the capacitor diffuses a constituent element between at least one of the pair of electrodes and the dielectric film. A memory comprising: a first layer and a second layer having different degrees of operation.
【請求項18】 前記第1の層は、誘電体膜との間にお
いて構成元素の拡散する程度が前記第2の層よりも小さ
く、前記第2の層を介して誘電体膜と接続されたことを
特徴とする請求項17記載のメモリ。
18. The first layer has a smaller degree of diffusion of constituent elements between itself and a dielectric film than the second layer, and is connected to the dielectric film via the second layer. The memory of claim 17, wherein:
【請求項19】 前記第1の層はイリジウム,白金およ
びルテニウムからなる群のうちの少なくとも1種と酸素
とよりなりかつ酸素を原子%で10%以上含むと共に、
前記第2の層はイリジウム,白金およびルテニウムから
なる群のうちの少なくとも1種よりなることを特徴とす
る請求項17記載のメモリ。
19. The first layer comprises at least one member selected from the group consisting of iridium, platinum, and ruthenium and oxygen, and contains at least 10% by atomic% of oxygen.
The memory of claim 17, wherein the second layer comprises at least one of the group consisting of iridium, platinum, and ruthenium.
【請求項20】 前記第1の層はイリジウム,白金およ
びルテニウムからなる群のうちの少なくとも1種と酸素
とよりなりかつ酸素を原子%で10%以上含むと共に、
前記第2の層はイリジウム,白金およびルテニウムから
なる群のうちの少なくとも1種と酸素とよりなりかつ酸
素を原子%で10%よりも少なく含むことを特徴とする
請求項17記載のメモリ。
20. The first layer, comprising at least one member selected from the group consisting of iridium, platinum and ruthenium and oxygen, containing at least 10% by atomic% of oxygen,
18. The memory of claim 17, wherein said second layer comprises at least one member of the group consisting of iridium, platinum, and ruthenium and oxygen and contains less than 10 atomic percent oxygen.
【請求項21】 前記第2の層は、厚さが3nm以上1
00nm以下の範囲内であることを特徴とする請求項2
0記載のメモリ。
21. The second layer has a thickness of not less than 3 nm and not more than 1 nm.
3. The thickness is within a range of not more than 00 nm.
0 described memory.
【請求項22】 前記第2の層は、厚さが5nm以上5
0nm以下の範囲内であることを特徴とする請求項20
記載のメモリ。
22. The second layer has a thickness of not less than 5 nm and not more than 5 nm.
21. The range of not more than 0 nm.
The described memory.
【請求項23】 前記キャパシタにプラグ層を介して接
続されたトランジスタを備えたことを特徴とする請求項
17記載のメモリ。
23. The memory according to claim 17, further comprising a transistor connected to said capacitor via a plug layer.
【請求項24】 前記プラグ層は、シリコン(Si)あ
るいはタングステン(W)よりなることを特徴とする請
求項22記載のメモリ。
24. The memory according to claim 22, wherein the plug layer is made of silicon (Si) or tungsten (W).
【請求項25】 被電極接続部に対して接続される電極
の製造方法であって、 被電極接続部との間において構成元素の拡散する程度が
異なる第1の層と第2の層とをそれぞれ形成する工程を
含むことを特徴とする電極の製造方法。
25. A method of manufacturing an electrode to be connected to an electrode-connected portion, comprising: a first layer and a second layer having different degrees of diffusion of constituent elements between the electrode-connected portion. A method for manufacturing an electrode, comprising a step of forming each.
【請求項26】 第1の層および第2の層をスパッタリ
ング法によりそれぞれ形成することを特徴とする請求項
24記載の電極の製造方法。
26. The method according to claim 24, wherein the first layer and the second layer are respectively formed by a sputtering method.
【請求項27】 第1の層を形成する工程と、 第1の層を還元雰囲気中において加熱することにより、
第1の層の表面に第2の層を形成する工程とを含むこと
を特徴とする請求項25記載の電極の製造方法。
27. A step of forming a first layer, and heating the first layer in a reducing atmosphere.
26. The method according to claim 25, further comprising: forming a second layer on the surface of the first layer.
【請求項28】 前記第1の層の形成工程では、イリジ
ウム,白金およびルテニウムからなる群のうちの少なく
とも1種と酸素とよりなる第1の層を形成すると共に、
前記第2の層の形成工程では、イリジウム,白金および
ルテニウムからなる群のうちの少なくとも1種よりなる
第2の層あるいは第1の層よりも酸素の含有量が少ない
第2の層を形成することを特徴とする請求項27記載の
電極の製造方法。
28. The method according to claim 28, wherein in the step of forming the first layer, a first layer made of oxygen and at least one member selected from the group consisting of iridium, platinum, and ruthenium is formed,
In the step of forming the second layer, a second layer made of at least one of a group consisting of iridium, platinum, and ruthenium or a second layer having a lower oxygen content than the first layer is formed. The method for manufacturing an electrode according to claim 27, wherein:
【請求項29】 前記第2の層の形成工程では、第1の
層を窒素雰囲気中において300℃以上800℃以下の
範囲内において加熱することを特徴とする請求項27記
載の電極の製造方法。
29. The method according to claim 27, wherein, in the step of forming the second layer, the first layer is heated in a nitrogen atmosphere within a range of 300 ° C. to 800 ° C. .
【請求項30】 誘電体膜に電極が接続されたキャパシ
タの製造方法であって、 誘電体膜との間において構成元素の拡散する程度が異な
る第1の層と第2の層とを備えた電極を形成する工程
と、 第1の層と第2の層を備えた電極に接続させて誘電体膜
を形成する工程とを含むことを特徴とするキャパシタの
製造方法。
30. A method for manufacturing a capacitor in which an electrode is connected to a dielectric film, comprising: a first layer and a second layer having different degrees of diffusion of constituent elements between the dielectric film and the dielectric film. A method for manufacturing a capacitor, comprising: a step of forming an electrode; and a step of forming a dielectric film by connecting to an electrode including a first layer and a second layer.
【請求項31】 前記誘電体膜の形成工程では、化学的
気相成長法により誘電体膜を形成することを特徴とする
請求項30記載のキャパシタの製造方法。
31. The method according to claim 30, wherein in the step of forming the dielectric film, the dielectric film is formed by a chemical vapor deposition method.
【請求項32】 誘電体膜に電極が接続されたキャパシ
タを有するメモリの製造方法であって、 誘電体膜との間において構成元素の拡散する程度が異な
る第1の層と第2の層とを備えたキャパシタの電極を形
成する工程と、 第1の層と第2の層とを備えた電極に接続させてキャパ
シタの誘電体膜を形成する工程とを含むことを特徴とす
るメモリの製造方法。
32. A method for manufacturing a memory having a capacitor in which an electrode is connected to a dielectric film, comprising: a first layer and a second layer having different degrees of diffusion of constituent elements between the first layer and the second layer; Forming an electrode of a capacitor provided with a first layer and a step of forming a dielectric film of the capacitor by connecting to an electrode provided with a first layer and a second layer. Method.
【請求項33】 キャパシタにプラグ層を介して接続さ
れたトランジスタを備えたメモリの製造方法であって、 トランジスタを形成する工程と、 トランジスタに接続させてプラグ層を形成する工程と、 プラグ層に電極を接続させてキャパシタを形成する工程
とを含むことを特徴とする請求項32記載のメモリの製
造方法。
33. A method of manufacturing a memory comprising a transistor connected to a capacitor via a plug layer, the method comprising: forming a transistor; forming a plug layer by connecting to the transistor; 33. The method according to claim 32, further comprising the step of connecting the electrodes to form a capacitor.
JP10006133A 1998-01-14 1998-01-14 Electrode, capacitor, memory and manufacture thereof Pending JPH11204734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10006133A JPH11204734A (en) 1998-01-14 1998-01-14 Electrode, capacitor, memory and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10006133A JPH11204734A (en) 1998-01-14 1998-01-14 Electrode, capacitor, memory and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11204734A true JPH11204734A (en) 1999-07-30

Family

ID=11630014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10006133A Pending JPH11204734A (en) 1998-01-14 1998-01-14 Electrode, capacitor, memory and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11204734A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296735A (en) * 2003-03-26 2004-10-21 Seiko Epson Corp Ferroelectric capacitor, method for manufacturing the same, storage element, electronic component, memory device, and electronic device
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7217970B2 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
KR101256632B1 (en) * 2010-06-29 2013-04-19 성균관대학교산학협력단 Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217970B2 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004296735A (en) * 2003-03-26 2004-10-21 Seiko Epson Corp Ferroelectric capacitor, method for manufacturing the same, storage element, electronic component, memory device, and electronic device
JP4650602B2 (en) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 Method for manufacturing ferroelectric capacitor
KR101256632B1 (en) * 2010-06-29 2013-04-19 성균관대학교산학협력단 Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same

Similar Documents

Publication Publication Date Title
JP4160638B2 (en) Semiconductor device
US6180974B1 (en) Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
JP3373525B2 (en) Multilayer ferroelectric cell and perovskite electron heterostructure integrated on silicon
JP3211809B2 (en) Semiconductor storage device and method of manufacturing the same
US20060073613A1 (en) Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
US5686151A (en) Method of forming a metal oxide film
US20070045689A1 (en) Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
US7605007B2 (en) Semiconductor device and method of manufacturing the same
KR100373079B1 (en) Lead germanate ferroelectric structure with multi-layered electrode and deposition method for same
KR100504318B1 (en) Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
KR20080098680A (en) Semiconductor device and method for fabricating the same
US6544857B1 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US6350643B1 (en) Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2003510839A (en) Integrated circuit having barrier layer and method of manufacturing the same
JP2000349254A (en) Dielectric capacitor and memory, and their manufacture
JP4214553B2 (en) Dielectric capacitor and nonvolatile memory
JP3800294B2 (en) Semiconductor device and manufacturing method thereof
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
JPH09246490A (en) Semiconductor device and manufacture thereof
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
JP3173451B2 (en) Semiconductor device and manufacturing method thereof
JPH11204734A (en) Electrode, capacitor, memory and manufacture thereof
JP2001326337A (en) Method for manufacturing dielectric film, method for manufacturing capacitor and method for manufacturing semiconductor device
JP4109304B2 (en) Semiconductor device and manufacturing method thereof