JPH1117058A - Bga package, test socket therefor and test for bga package - Google Patents
Bga package, test socket therefor and test for bga packageInfo
- Publication number
- JPH1117058A JPH1117058A JP9170043A JP17004397A JPH1117058A JP H1117058 A JPH1117058 A JP H1117058A JP 9170043 A JP9170043 A JP 9170043A JP 17004397 A JP17004397 A JP 17004397A JP H1117058 A JPH1117058 A JP H1117058A
- Authority
- JP
- Japan
- Prior art keywords
- bga package
- test
- board
- socket
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＢＧＡ(Ball Grid
Array)パッケージ、その試験用ソケットおよびＢＧＡ
パッケージの試験方法に関する。The present invention relates to a BGA (Ball Grid)
Array) package, its test socket and BGA
The present invention relates to a package test method.
【０００２】[0002]
【従来の技術】従来、ＢＧＡパッケージ（ＢＧＡ型半導
体装置）を検査する際、このパッケージ裏面のはんだバ
ンプ（外部端子）に、検査用のソケツトピンを直接接触
させる手段がとられていた。このため、はんだバンプに
ソケツトピンの傷跡が残り、はんだバンプの外形にバラ
ツキが生じるという問題や、ソケツトピンにはんだ屑が
残り、検査時に、隣接するソケツトピンとショ−トする
といった欠点などが生じていた。2. Description of the Related Art Conventionally, when inspecting a BGA package (BGA type semiconductor device), means for directly contacting a socket pin for inspection with a solder bump (external terminal) on the back surface of the package has been adopted. As a result, there are problems such as scars of socket pins remaining on the solder bumps, causing variations in the outer shape of the solder bumps, and solder chips remaining on the socket pins, and short-circuiting with adjacent socket pins during inspection.
【０００３】上記問題点，欠点を解消するため、特開平
8−78554号公報には、はんだバンプの近傍に、該はんだ
バンプに電気的に接続された検査用パットを設けたＢＧ
Ａパッケージ(ＢＧＡ型半導体装置)について記載されて
いる。この従来例について、図４および図５に基づいて
説明する。なお、図４は、従来のＢＧＡパッケージの断
面図であり、図５は、その裏面の平面図である。To solve the above problems and disadvantages, Japanese Patent Laid-Open
JP-A-8-78554 discloses a BG having an inspection pad electrically connected to a solder bump near the solder bump.
A package (BGA type semiconductor device) is described. This conventional example will be described with reference to FIGS. FIG. 4 is a cross-sectional view of a conventional BGA package, and FIG. 5 is a plan view of the back surface thereof.
【０００４】従来のＢＧＡパッケージ40は、図４に示す
ように、プリント基板42の表面にＩＣチップ41が搭載さ
れ、このＩＣチップ41の電極パッド41ａと後記するプリ
ント基板42表面の配線43との間は、ボンディングワイヤ
46により接続されている。そして、このＩＣチップ41お
よびボンディングワイヤ46は、モールド樹脂47により封
止されている。In a conventional BGA package 40, as shown in FIG. 4, an IC chip 41 is mounted on a surface of a printed circuit board 42, and an electrode pad 41a of the IC chip 41 and a wiring 43 on the surface of the printed circuit board 42 described later. Between the bonding wire
Connected by 46. The IC chip 41 and the bonding wires 46 are sealed with a mold resin 47.
【０００５】また、プリント基板42の表・裏面には、配
線43が形成されており、表・裏面の配線43，43間は、ス
ルホール44により接続されている。そして、プリント基
板42裏面の配線43の先端部には、はんだバンプ45が設け
られ、このはんだバンプ45の近傍に、はんだバンプ45と
電気的に接続された検査パッド48が設けられている(図
４，図５参照)。[0005] Wiring 43 is formed on the front and back surfaces of the printed circuit board 42, and the wiring lines 43 on the front and back surfaces are connected by through holes 44. A solder bump 45 is provided at the tip of the wiring 43 on the back surface of the printed board 42, and an inspection pad 48 electrically connected to the solder bump 45 is provided near the solder bump 45 (FIG. 4, see FIG. 5).
【０００６】図６は、前掲の図４に示すＢＧＡパッケー
ジを、従来のＩＣソケットに挿入した場合の一部断面図
である。従来のＩＣソケット60(ＢＧＡパッケージの試
験用ソケット)は、図６に示すように、その接触子とし
てボコピン61を有している。FIG. 6 is a partial sectional view when the BGA package shown in FIG. 4 is inserted into a conventional IC socket. As shown in FIG. 6, a conventional IC socket 60 (test socket for a BGA package) has a dent pin 61 as a contact.
【０００７】このボコピン61は、ボコピン可動用バネ62
により、上下高さが調節できるように構成されており、
そして、このボコピン61の先端部がＢＧＡパッケージの
検査パッド48に接触できるように構成されている。一
方、ＩＣソケット60の外部端子63は、ボコピン可動用バ
ネ62を通して、電気的に接続されている。なお、図６に
示すＢＧＡパッケージ40は、前掲の図４に示すＢＧＡパ
ッケージ40と同じであるので、その説明を省略する。The boss pin 61 is provided with a boss pin moving spring 62.
By, is configured so that the vertical height can be adjusted,
The tip of the dent pin 61 is configured to be able to contact the inspection pad 48 of the BGA package. On the other hand, an external terminal 63 of the IC socket 60 is electrically connected through a buckling pin movable spring 62. Note that the BGA package 40 shown in FIG. 6 is the same as the BGA package 40 shown in FIG.
【０００８】次に、前掲の図６を参照して、従来のＢＧ
Ａパッケージの試験方法を説明すると、従来の試験方法
では、「ＩＣソケット60の外部端子63，ＢＧＡパッケー
ジ40の検査パッド48，プリント基板42裏面の配線43，ス
ルホール44，プリント基板42表面の配線43，ボンディン
グワイヤ46，ＩＣチップ41の電極パッド41ａ」を介し
て、外部回路(図示せず)との接触を可能としている。こ
のため、ＩＣソケット60のボコピン61を直接はんだバン
プ45に接触させずに、選別・検査などを実施することが
できる。[0008] Next, referring to FIG.
The test method of the A package will be described. In the conventional test method, “the external terminal 63 of the IC socket 60, the test pad 48 of the BGA package 40, the wiring 43 on the back surface of the printed circuit board 42, the through hole 44, the wiring 43 on the surface of the printed circuit board 42 , Bonding wires 46, and electrode pads 41a of the IC chip 41 "to allow contact with an external circuit (not shown). For this reason, sorting / inspection and the like can be performed without bringing the dent pins 61 of the IC socket 60 into direct contact with the solder bumps 45.
【０００９】[0009]
【発明が解決しようとする課題】ところで、最近、携帯
電話などの縮小化に伴い、実装基板の省スペース化が要
求されており、ＢＧＡパッケージについても、パッケー
ジサイズの縮小化が必要となってきている。そして、Ｂ
ＧＡパッケージの縮小化には、どうしてもＢＧＡパッケ
ージのはんだバンプサイズの縮小化及びはんだバンプの
間隔の縮小化が必要である。By the way, in recent years, as mobile phones and the like have been reduced in size, there has been a demand for space-saving mounting boards, and the package size of BGA packages has also been required to be reduced. I have. And B
In order to reduce the size of the GA package, it is absolutely necessary to reduce the size of the solder bumps of the BGA package and the distance between the solder bumps.
【００１０】このように、はんだバンプのサイズおよび
その間隔が縮小されると、従来の前記「はんだバンプの
近傍に設けた検査パッド方式」では、選別・検査時に、
次の(1)，(2)のような問題が発生する。As described above, when the size of the solder bumps and the interval between the solder bumps are reduced, the conventional “inspection pad system provided near the solder bumps” has a disadvantage in that at the time of selection and inspection,
The following problems (1) and (2) occur.
【００１１】(1) はんだバンプの間隔が狭くなるため、
はんだバンプの脇に検査パッドを設けた前記従来方式で
は、隣りどうしのピンがショートしやすくなり、また、
検査パッドの面積が十分とれないため、“ＩＣソケット
のピンと検査パッドとの接触精度”の問題が生じる。 (2) はんだバンプより少し離れた箇所に検査パッドを設
けようとすると、はんだバンプ間に配線を通すことが難
しくなるため、多層基板等の方式によらないと実現でき
ず、プリント基板のコスト高になるという問題が生じ
る。(1) Since the interval between the solder bumps is reduced,
In the conventional method in which the inspection pad is provided beside the solder bump, adjacent pins are easily short-circuited,
Since the area of the test pad is not sufficient, a problem of "contact accuracy between the pins of the IC socket and the test pad" occurs. (2) If an inspection pad is to be provided at a position slightly distant from the solder bumps, it will be difficult to pass wiring between the solder bumps. Problem arises.
【００１２】本発明は、上記(1)，(2)の問題点に鑑みな
されたものであって、その目的とするところは、ＢＧＡ
パッケージの“はんだバンプのサイズの縮小化，はんだ
バンプの間隔の縮小化”が進んでも、検査パッドの間隔
および面積に影響を受けない「ＢＧＡパッケージ、その
試験用ソケットおよびＢＧＡの試験方法」を提供するこ
とにある。The present invention has been made in view of the above-mentioned problems (1) and (2).
Providing "BGA package, its test socket and test method of BGA" which is not affected by the space and area of test pads even if the package "small solder bumps and small solder bumps" are developed. Is to do.
【００１３】[0013]
【課題を解決するための手段】本発明は、上記目的を達
成する手段として、前記従来の、はんだバンプの近傍に
設けていた「検査パッド」を、ＢＧＡパッケージの側面
に設置するようにしたことを特徴とし、これにより、は
んだバンプの“サイズの縮小化”や、はんだバンプの
“間隔の縮小化”が進んでも、前記(1)，(2)の問題点を
解消できるようにしたものである。According to the present invention, as a means for achieving the above object, the above-mentioned conventional "inspection pad" provided near a solder bump is provided on a side surface of a BGA package. With this feature, the problems of (1) and (2) can be solved even if the “small size” of the solder bumps and the “small spacing” of the solder bumps are advanced. is there.
【００１４】即ち、本発明に係るＢＧＡパッケージ(Ｂ
ＧＡ型半導体装置)は、「ＢＧＡパッケージの側面に、
バンプと電気的に接続された検査パッドを配設してなる
ことを特徴とするＢＧＡパッケージ。」(請求項１)を要
旨とし、また、本発明に係るＢＧＡパッケージの試験用
ソケットは、「ＢＧＡパッケージ側面に配設した検査パ
ッドと電気的に接続するための接触子を設けたことを特
徴とするＢＧＡパッケージの試験用ソケット。」(請求
項３)を要旨とし、更に、本発明に係るＢＧＡパッケー
ジの試験方法は、「ＢＧＡパッケージ側面に、バンプと
電気的に接続された検査パッドを設け、該検査パッドを
介して、試験用ソケットの接触子と電気的導通をとるこ
とを特徴とするＢＧＡパッケージの試験方法。」(請求
項５)を要旨とする。That is, the BGA package (B
(GA type semiconductor device)
A BGA package comprising a test pad electrically connected to a bump. In addition, the test socket of the BGA package according to the present invention is characterized in that a contact for electrically connecting to a test pad disposed on a side surface of the BGA package is provided. In addition, the test method for a BGA package according to the present invention includes providing a test pad electrically connected to a bump on a side surface of the BGA package. A method for testing a BGA package, wherein the test pads are electrically connected to the contacts of the test socket via the test pads. "
【００１５】[0015]
【発明の実施の形態】以下、本発明（本発明に係るＢＧ
Ａパッケージ、その試験用ソケット及びＢＧＡパッケー
ジの試験方法）の実施の形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention (BG according to the present invention)
An embodiment of the A package, its test socket, and the BGA package test method) will be described.
【００１６】本発明に係るＢＧＡパッケージは、具体的
には、 ・表・裏両面に配線を有し、この両面の配線がスル−ホ
−ルを介して接続されているプリント基板の表面にＩＣ
チップが搭載され、 ・このＩＣチップの電極パッドと上記基板表面の配線と
の間は、ボンディングワイヤにより接続され、 ・このＩＣチップおよびボンディングワイヤは、モール
ド樹脂により封止され、 ・上記基板裏面の配線上に、外部端子となるバンプが形
成されている、構成からなり、そして、このＢＧＡパッ
ケージの側面に、上記バンプと電気的に接続された「検
査パッド」を、所定間隔で設けられている構造のもので
ある。Specifically, the BGA package according to the present invention has:-wiring on both the front and back surfaces; and the wiring on both surfaces connected to the surface of a printed circuit board via a through hole.
A chip is mounted;-an electrode pad of the IC chip and a wiring on the surface of the substrate are connected by a bonding wire;-the IC chip and the bonding wire are sealed with a mold resin; A bump as an external terminal is formed on the wiring, and "inspection pads" electrically connected to the bumps are provided at predetermined intervals on the side surface of the BGA package. Of structure.
【００１７】本発明に係るＢＧＡパッケージの試験用ソ
ケットは、具体的には、前記ＢＧＡパッケージの側面に
配設した「検査パッド」と電気的に接続するための“弾
力性を有する接触子”を設けた構成を含むものである。
また、本発明に係るＢＧＡパッケージの試験方法は、前
記ＢＧＡパッケージの側面にバンプと電気的に接続され
た「検査パッド」を設け、この「検査パッド」を介し
て、前記試験用ソケットの接触子と電気的導通をとる構
成を含むものである。Specifically, the test socket of the BGA package according to the present invention includes a "elastic contact" for electrically connecting to a "test pad" disposed on a side surface of the BGA package. This includes the configuration provided.
Further, in the method for testing a BGA package according to the present invention, a “test pad” electrically connected to a bump is provided on a side surface of the BGA package, and a contact of the test socket is provided through the “test pad”. And a configuration for establishing electrical continuity.
【００１８】本発明において、前記「検査パッド」の実
施形態としては、プリント基板表面又は裏面の配線をプ
リント基板の側面まで延長し、その延長された配線部分
の上層に金属層を形成してなるものである。金属層とし
ては、Ｎｉ層とＡｕ層のメッキ層が好ましいが、本発明
は、これのみに限定されるものではなく、Ｎｉ層とＳｎ
層の金属メッキ層やその他の金属層を施すことができ
る。なお、この金属層は、前記プリント基板の配線と同
一の金属からなる被覆層が施されてなることが好まし
い。In the present invention, as an embodiment of the "inspection pad", the wiring on the front surface or the back surface of the printed board is extended to the side surface of the printed board, and a metal layer is formed on the extended wiring portion. Things. As the metal layer, a plating layer of a Ni layer and an Au layer is preferable, but the present invention is not limited to this, and the Ni layer and the Sn layer are not limited thereto.
Layer metal plating layers or other metal layers can be applied. Preferably, this metal layer is provided with a coating layer made of the same metal as the wiring of the printed circuit board.
【００１９】また、本発明において、前記「バンプ」と
しては、はんだバンプの他にＣｕボールなどの金属バン
プを用いることもでき、いずれも本発明に包含されるも
のである。In the present invention, as the "bump", a metal bump such as a Cu ball can be used in addition to a solder bump, and both are included in the present invention.
【００２０】[0020]
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００２１】（ＢＧＡパッケージの実施例）図１は、本
発明に係るＢＧＡパッケージの一実施例を示す図であっ
て、そのＢＧＡパッケージの断面図であり、図２は、図
１に示すＢＧＡパッケージ裏面の平面図である。(Embodiment of BGA Package) FIG. 1 is a view showing an embodiment of a BGA package according to the present invention, and is a cross-sectional view of the BGA package. FIG. It is a top view of a back surface.
【００２２】本発明の一実施例であるＢＧＡパッケージ
10は、図１に示すように、プリント基板12（表・裏両面
に配線13を有し、この両面の配線13，13がスル−ホ−ル
14を介して接続されているプリント基板12）の表面にＩ
Ｃチップ11を搭載し、このＩＣチップ11の電極パッド11
ａと上記表面の配線13との間は、ボンディングワイヤ16
により接続されている。このＩＣチップ11及びボンディ
ングワイヤ16は、モールド樹脂17により封止されてい
る。また、上記裏面の配線13には、はんだバンプ15が接
続されている。BGA package according to one embodiment of the present invention
As shown in FIG. 1, reference numeral 10 denotes a printed circuit board 12 (having wirings 13 on both front and back sides, and the wirings 13 on both sides are through-holes).
I) on the surface of the printed circuit board 12) connected via
The C chip 11 is mounted, and the electrode pads 11 of the IC chip 11
a and a wire 13 on the surface
Connected by The IC chip 11 and the bonding wires 16 are sealed with a mold resin 17. Further, a solder bump 15 is connected to the wiring 13 on the back surface.
【００２３】さらに、表面の配線13は、プリント基板12
の側面まで延長されている。そして、このプリント基板
12の側面に延長された配線13の上層に、Ｎｉメッキ層1
9，Ａｕメッキ層20が施されており、この部分を検査パ
ッド18として使用するものである(図１および図２参
照)。即ち、このメッキを施した部分は、図１に示すよ
うに、「はんだバンプ15，基板裏面の配線13，スルホー
ル14，基板表面の配線13，ボンディングワイヤ16」を介
して、ＩＣチップ11の電極パッド11ａと電気的に通電し
ており、検査パッド18として使用するように構成されて
いる。Further, the wiring 13 on the front surface is
Has been extended to the side. And this printed circuit board
A Ni plating layer 1
9, an Au plating layer 20 is provided, and this portion is used as an inspection pad 18 (see FIGS. 1 and 2). That is, as shown in FIG. 1, the plated portion is connected to the electrodes of the IC chip 11 through “solder bumps 15, wiring 13 on the back surface of the substrate, through holes 14, wiring 13 on the substrate surface, and bonding wires 16”. The pad 11a is electrically connected to the pad 11a, and is configured to be used as the inspection pad 18.
【００２４】この検査パッド18は、図２に示すように、
ＢＧＡパッケージ10の各々の側面に、ある間隔をおいて
配置されている。そして、この検査パッド18は、前記し
たように、また、図１に示すように、プリント基板12の
表・裏面上の配線13，13と接続されており、「はんだバ
ンプ15，スルホール14、ボンディングワイヤ16」を介し
て、ＩＣチップ11の電極パッド11ａと電気的に導通して
いる。As shown in FIG. 2, the test pad 18
The BGA package 10 is arranged on each side surface at a certain interval. The inspection pad 18 is connected to the wirings 13 on the front and back surfaces of the printed circuit board 12 as described above and as shown in FIG. It is electrically connected to the electrode pad 11a of the IC chip 11 via the wire 16 ".
【００２５】なお、図１には、プリント基板12表面の配
線13を延長させ、パッケージ10の側面に検査パッド18を
設けた例を示したが、本発明は、これに限定されるもの
ではなく、例えばプリント基板12裏面の配線13を延長さ
せてパッケージ10の側面に検査パッドを設けることも可
能であり、これも本発明に包含されるものである。FIG. 1 shows an example in which the wiring 13 on the surface of the printed circuit board 12 is extended and the test pad 18 is provided on the side surface of the package 10. However, the present invention is not limited to this. For example, it is also possible to provide an inspection pad on the side surface of the package 10 by extending the wiring 13 on the back surface of the printed board 12, and this is also included in the present invention.
【００２６】（試験用ソケットの実施例）図３は、本発
明に係る試験用ソケットの一実施例を説明する図であっ
て、その試験用ソケット(ＩＣソケット)を前掲の図１に
示すＢＧＡパッケージに挿入した場合の一部断面図であ
る。(Embodiment of Test Socket) FIG. 3 is a view for explaining an embodiment of a test socket according to the present invention. The test socket (IC socket) is a BGA shown in FIG. FIG. 4 is a partial cross-sectional view when inserted into a package.
【００２７】本発明に係る試験用ソケットの一実施例で
あるＩＣソケット30は、図３に示すように、接触子31を
有している。そして、このＩＣソケット30の接触子31
は、プリント基板12の側面に設置された検査パッド18の
メッキ部分であるＡｕメッキ層20と接触するように構成
されており、かつ、ＩＣソケット30の外部端子32と電気
的に接続されるように構成されている。即ち、ＩＣソケ
ット30の接触子31は、プリント基板12の側面に設置され
た検査パッド18に対応するように配置されており、ま
た、ＩＣソケット30の外部端子32と電気的に接続される
ように構成されている。An IC socket 30, which is an embodiment of the test socket according to the present invention, has a contact 31 as shown in FIG. The contact 31 of the IC socket 30
Is configured so as to be in contact with the Au plating layer 20, which is a plating portion of the inspection pad 18 provided on the side surface of the printed circuit board 12, and to be electrically connected to the external terminal 32 of the IC socket 30. Is configured. That is, the contacts 31 of the IC socket 30 are arranged so as to correspond to the inspection pads 18 provided on the side surfaces of the printed circuit board 12, and are electrically connected to the external terminals 32 of the IC socket 30. Is configured.
【００２８】上記ＩＣソケット30の接触子31は、ある程
度の弾力性があり、ＢＧＡパッケージ10が挿入されたと
き、このＩＣソケット接触子31は、バネのように曲り、
そして、検査パッド18と密着するように構成されてい
る。なお、図３に示すＢＧＡパッケージ10は、前掲の図
１に示すＢＧＡパッケージ10と同じであるので、その説
明を省略する。The contact 31 of the IC socket 30 has some elasticity, and when the BGA package 10 is inserted, the IC socket contact 31 bends like a spring.
Further, it is configured to be in close contact with the inspection pad 18. The BGA package 10 shown in FIG. 3 is the same as the BGA package 10 shown in FIG. 1 described above, and a description thereof will be omitted.
【００２９】（ＢＧＡの試験方法の実施例）次に、本発
明に係るＢＧＡの試験方法の一実施例について、前掲の
図３を参照して説明する。(Example of BGA Test Method) Next, an example of the BGA test method according to the present invention will be described with reference to FIG.
【００３０】本発明に係るＢＧＡの試験方法は、図３に
示すように、ＢＧＡパッケージ10の側面に、はんだバン
プ15と電気的に接続された検査パッド18を設け、この検
査パッド18を介して、ＩＣソケット30の接触子31と電気
的導通をとることで、ＢＧＡパッケージ10を試験するも
のである。即ち、検査パッド18を設けたＢＧＡパッケー
ジ10をＩＣソケット30に挿入し、この検査パッド18を、
検査パッド18のメッキ部分であるＡｕメッキ層20とＩＣ
ソケット30の接触子31とを接触させ、ＩＣソケット30の
外部端子32より電気的信号を取り出し、これにより、Ｂ
ＧＡパッケージ10の内部回路の特性検査などを行うもの
である。As shown in FIG. 3, in the BGA test method according to the present invention, an inspection pad 18 electrically connected to the solder bump 15 is provided on a side surface of the BGA package 10, and the inspection pad 18 is connected through the inspection pad 18. The BGA package 10 is tested by establishing electrical continuity with the contacts 31 of the IC socket 30. That is, the BGA package 10 provided with the test pad 18 is inserted into the IC socket 30, and the test pad 18 is
Au plating layer 20 which is the plating part of inspection pad 18 and IC
The contact is brought into contact with the contact 31 of the socket 30, and an electric signal is taken out from the external terminal 32 of the IC socket 30.
This is for performing a characteristic inspection of the internal circuit of the GA package 10 and the like.
【００３１】[0031]
【発明の効果】本発明は、以上詳記したように、従来例
の、はんだバンプの近傍に設けていた「検査パッド」
を、ＢＧＡパッケージの側面に設置するようにしたの
で、ＢＧＡパッケージの“はんだバンプのサイズの縮小
化，はんだバンプの間隔の縮小化”が進んでも、検査パ
ッドの間隔及び面積に影響を受けないため、“隣どうし
のピンショートおよび検査パッドの面積が十分にとれな
くなる”などといった問題点を解決することができる。
また、プリント基板の表・裏面の配線を介して、ＢＧＡ
パッケージの側面に検査パッドを設置することができる
ので、高価な多層基板などを使用せずに、検査パッドの
設置が可能である。As described in detail above, the present invention relates to a conventional "inspection pad" provided near a solder bump.
Is installed on the side of the BGA package, so that even if the "small solder bumps and small solder bumps" of the BGA package is advanced, the spacing and area of the test pads are not affected. Problems such as "a pin short between adjacent pins and a sufficient area of the inspection pad cannot be obtained" can be solved.
In addition, the BGA is connected via the wiring on the front and back of the printed circuit board.
Since the inspection pads can be installed on the side surfaces of the package, the inspection pads can be installed without using an expensive multilayer board or the like.
【図１】本発明に係るＢＧＡパッケージの一実施例を示
す図であって、そのＢＧＡパッケージの断面図である。FIG. 1 is a view showing one embodiment of a BGA package according to the present invention, and is a cross-sectional view of the BGA package.
【図２】図１に示すＢＧＡパッケージ裏面の平面図であ
る。FIG. 2 is a plan view of the back surface of the BGA package shown in FIG.
【図３】図３は、本発明に係る試験用ソケットの一実施
例を説明する図であって、その試験用ソケット(ＩＣソ
ケット)を図１に示すＢＧＡパッケージに挿入した場合
の一部断面図である。FIG. 3 is a view for explaining an embodiment of a test socket according to the present invention, and is a partial cross section when the test socket (IC socket) is inserted into the BGA package shown in FIG. 1; FIG.
【図４】従来のＢＧＡパッケージの断面図である。FIG. 4 is a cross-sectional view of a conventional BGA package.
【図５】図４に示すＢＧＡパッケージ裏面の平面図であ
る。FIG. 5 is a plan view of the back surface of the BGA package shown in FIG. 4;
【図６】従来のＢＧＡパッケージをＩＣソケットに挿入
した場合の断面図である。FIG. 6 is a cross-sectional view when a conventional BGA package is inserted into an IC socket.
１０， ４０ ＢＧＡパッケージ １１， ４１ ＩＣチップ １１ａ，４１ａ 電極パッド １２， ４２ プリント基板 １３， ４３ 配線 １４， ４４ スルホール １５， ４５ はんだバンプ １６， ４６ ボンディングワイヤー １７， ４７ モールド樹脂 １８， ４８ 検査パッド １９ Ｎｉメッキ層 ２０ Ａｕメッキ層 ３０， ６０ ＩＣソケット ３１ ＩＣソケットの接触子 ３２ 外部端子 ６１ ボコピン ６２ ボコピン可動用バネ 10, 40 BGA package 11, 41 IC chip 11a, 41a Electrode pad 12, 42 Printed circuit board 13, 43 wiring 14, 44 Through hole 15, 45 Solder bump 16, 46 Bonding wire 17, 47 Mold resin 18, 48 Inspection pad 19 Ni Plating layer 20 Au plating layer 30, 60 IC socket 31 IC socket contact 32 External terminal 61 Bokopin 62 Bokopin movable spring
Claims (5)
気的に接続された検査パッドを配設してなることを特徴
とするＢＧＡパッケージ。1. A BGA package, wherein a test pad electrically connected to a bump is provided on a side surface of the BGA package.
側面に所定間隔で設けられていることを特徴とする請求
項１に記載のＢＧＡパッケージ。2. The BGA package according to claim 1, wherein the test pads are provided at predetermined intervals on side surfaces of the BGA package.
パッドと電気的に接続するための接触子を設けたことを
特徴とするＢＧＡパッケージの試験用ソケット。3. A test socket for a BGA package, comprising a contact for electrically connecting to a test pad disposed on a side surface of the BGA package.
徴とする請求項３に記載のＢＧＡパッケージの試験用ソ
ケット。4. The test socket according to claim 3, wherein the contact has elasticity.
的に接続された検査パッドを設け、該検査パッドを介し
て、試験用ソケットの接触子と電気的導通をとることを
特徴とするＢＧＡパッケージの試験方法。5. The BGA package according to claim 1, wherein a test pad electrically connected to the bump is provided on a side surface of the BGA package, and the test pad is electrically connected to a contact of a test socket via the test pad. Test method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170043A JPH1117058A (en) | 1997-06-26 | 1997-06-26 | Bga package, test socket therefor and test for bga package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170043A JPH1117058A (en) | 1997-06-26 | 1997-06-26 | Bga package, test socket therefor and test for bga package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117058A true JPH1117058A (en) | 1999-01-22 |
Family
ID=15897561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9170043A Pending JPH1117058A (en) | 1997-06-26 | 1997-06-26 | Bga package, test socket therefor and test for bga package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117058A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303876B1 (en) | 1999-05-13 | 2001-10-16 | Nec Corporation | LSI package structure |
| JP2002036200A (en) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | Interconnection of micro mechanical device |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| WO2005071743A1 (en) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | Semiconductor package and semiconductor device |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| JP2009147165A (en) * | 2007-12-14 | 2009-07-02 | Shinko Electric Ind Co Ltd | Semiconductor device |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| JP2013004984A (en) * | 2011-06-17 | 2013-01-07 | Biotronik Se & Co Kg | Semiconductor package |
| US8648451B2 (en) | 2010-04-22 | 2014-02-11 | Samsung Electronics Co., Ltd. | Semiconductor package, test socket and related methods |
-
1997
- 1997-06-26 JP JP9170043A patent/JPH1117058A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303876B1 (en) | 1999-05-13 | 2001-10-16 | Nec Corporation | LSI package structure |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2002036200A (en) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | Interconnection of micro mechanical device |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| US7585699B2 (en) | 2000-06-30 | 2009-09-08 | Nec Corporation | Semiconductor package board using a metal base |
| US7696007B2 (en) | 2000-06-30 | 2010-04-13 | Nec Corporation | Semiconductor package board using a metal base |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| WO2005071743A1 (en) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | Semiconductor package and semiconductor device |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| JP2009147165A (en) * | 2007-12-14 | 2009-07-02 | Shinko Electric Ind Co Ltd | Semiconductor device |
| US8648451B2 (en) | 2010-04-22 | 2014-02-11 | Samsung Electronics Co., Ltd. | Semiconductor package, test socket and related methods |
| JP2013004984A (en) * | 2011-06-17 | 2013-01-07 | Biotronik Se & Co Kg | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870276B1 (en) | Apparatus for supporting microelectronic substrates | |
| US6062873A (en) | Socket for chip package test | |
| JP4308608B2 (en) | Semiconductor device | |
| US7898276B2 (en) | Probe card with stacked substrate | |
| JP5342422B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
| JPH10229142A (en) | Ball grid array package | |
| JP3692978B2 (en) | Wiring board manufacturing method | |
| US6946860B2 (en) | Modularized probe head | |
| US6548756B2 (en) | Packaging and interconnection of contact structure | |
| JPH1117058A (en) | Bga package, test socket therefor and test for bga package | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
| JP3150560B2 (en) | Semiconductor device | |
| JP2571023B2 (en) | BGA type semiconductor device | |
| JP2885202B2 (en) | Inspection jig for semiconductor package | |
| JP3485424B2 (en) | IC package | |
| JP4613457B2 (en) | Contact terminal for surface mounting, printed circuit board using the terminal, and portable information terminal device | |
| JP3895465B2 (en) | Board mounting method, board mounting structure | |
| KR100771873B1 (en) | Semiconductor package and method of mounting the same | |
| JPH1117057A (en) | Bga type semiconductor device with inspection pads | |
| JP2924847B2 (en) | Semiconductor package | |
| JP2001319943A (en) | Semiconductor device | |
| JP2024051858A (en) | Semiconductor device, semiconductor chip on base side, and semiconductor chip on adhesion side |