JPH11160730A - 液晶装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴ駆動によるアクティブマトリクス駆動
方式の液晶装置において、サンプリング回路及びプリチ
ャージ回路として必要な機能を夫々持たせると共にそれ
らが基板上に占めるスペースを小さくする。 【解決手段】 液晶装置（２００）は、一対の基板間に
挟持された液晶層（５０）と、基板にマトリクス状に設
けられた画素電極（１１）と、これをスイッチング制御
するＴＦＴ（３０）とを備える。サンプリング回路（３
０１）及びプリチャージ回路（２０１）が夫々有するＴ
ＦＴは、必要とされる電流供給能力を持つと共にサイズ
が極力小さくされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す）駆動によるマトリクス駆動方式
の液晶装置及びこれを用いた電子機器の技術分野に属
し、特に、サンプリング回路及びプリチャージ回路がＴ
ＦＴアレイ基板上に形成される形式の液晶装置及びこれ
を用いた電子機器の技術分野に属する。

【０００２】

【従来の技術】従来、ＴＦＴ駆動によるアクティブマト
リクス駆動方式の液晶装置においては、縦横に夫々配列
された多数の走査線及びデータ線並びにこれらの各交点
に対応して多数の画素電極がＴＦＴアレイ基板上に設け
られている。そして、これらに加えて、サンプリング回
路、プリチャージ回路、走査線駆動回路、データ線駆動
回路、検査回路などのＴＦＴを構成要素とする各種の周
辺回路が、このようなＴＦＴアレイ基板上に設けられる
場合がある。

【０００３】これらの周辺回路のうち、サンプリング回
路は、高周波数の画像信号を各データ線に所定のタイミ
ングで安定的に走査信号と同期して供給するために、画
像信号をサンプリングする回路である。サンプリング回
路のサンプリング能力に応じて、当該サンプリング回路
に入力する画像信号の相展開の数が定まる。即ち、水平
方向の画素数を固定して考えた場合には、このサンプリ
ング能力が高い程、画像信号の相展開の数を減らすこと
が出来る。この結果、高解像度の表示を行うために画像
信号処理回路等の画像信号の信号源にかかる負担が、サ
ンプリング回路により軽減される。

【０００４】プリチャージ回路は、コントラスト比の向
上、データ線の電位レベルの安定、表示画面上のライン
むらの低減等を目的として、データ線に対し、データ線
駆動回路から上述のサンプリング回路を介して又は直接
に供給される画像信号に先行するタイミングで、プリチ
ャージ信号（画像補助信号）を供給することにより、画
像信号をデータ線に書き込む際の負荷を軽減する回路で
ある。特に液晶を交流駆動するために通常行われるデー
タ線の電圧極性を所定周期で反転して駆動する所謂１Ｈ
反転駆動方式（走査線単位で反転する駆動方式）等にお
いては、プリチャージ信号をデータ線に予め書き込んで
おけば、画像信号をデータ線に書き込む際に必要な電荷
量を顕著に少なくできる。例えば、特開平７−２９５５
２０号公報に、このようなプリチャージ回路の一例が開
示されている。

【０００５】以上のように、サンプリング回路やプリチ
ャージ回路などの周辺回路をＴＦＴアレイ基板上に設け
ることにより、駆動装置等のハードウエア資源にかかる
負担を軽減しながら、高品位画像の表示が可能となる。

【０００６】

【発明が解決しようとする課題】液晶パネルやこれに周
辺回路を加えた液晶表示モジュールのサイズが同じであ
れば、マトリクス状に配置された複数の画素電極により
規定される画面表示領域、即ち液晶パネル上で実際に液
晶の配向状態の変化により画像が表示される領域は、表
示装置の基本的要請として大きい程よいとされている。
従って、周辺回路は、画面表示領域の周囲に位置するＴ
ＦＴアレイ基板の狭く細長い周辺部分に設けられるのが
一般的である。

【０００７】しかしながら、上述したサンプリング回路
及びプリチャージ回路を、何等の工夫もなく単にこのよ
うなＴＦＴアレイ基板の狭く細長い周辺部分に設けたの
では、肝心の走査線駆動回路やデータ線駆動回路等を設
けるスペースが小さくなってしまい、特定の仕様に沿う
ようにこれらの周辺回路を設計することが困難になると
いう問題点がある。

【０００８】また特に、サンプリング回路及びプリチャ
ージ回路は、上述の如きサンプリング機能及びプリチャ
ージ機能を夫々発揮するためには、それらの主たる構成
要素である各ＴＦＴにおいて、かなり高い電流供給能力
が必要となる。更に、これらの回路を構成するＴＦＴ
は、電圧保持時にオフ状態でも電流が若干リークするた
め、そのチャネル長は、リーク電流を抑えるためにある
程度長くなければならない。従って、ＴＦＴサイズを安
易に小さくすることは出来ない。そして、このようにチ
ャネル長を短くすることに制限があると、高い電流供給
能力を実現するためには、実践上はＴＦＴのサイズを大
きくするしかない。このように、サンプリング回路及び
プリチャージ回路を設けるスペースを、それらの機能を
維持しつつ、小さくすることは困難であるという問題点
がある。

【０００９】更に、このようなスペースの問題を抜きに
しても、十分なプリチャージを行うためにプリチャージ
回路のＴＦＴサイズを余りに大きくしてしまうと、確か
に電荷供給は十分に行えるものの、ゲート容量が大きく
なってしまい、プリチャージの遅延の問題が生じてしま
う。

【００１０】本発明は上述した問題点に鑑みなされたも
のであり、必要とされるサンプリング機能及びプリチャ
ージ機能を夫々持つと共に基板上に占めるスペースが極
力小さいサンプリング回路及びプリチャージ回路を備え
ており、液晶パネルや液晶表示モジュールのサイズと比
較して相対的に有効表示面積が大きく且つ高品位の画像
表示が可能な液晶装置及び当該液晶装置を備えた電子機
器を提供することを課題とする。

【００１１】

【課題を解決するための手段】請求項１に記載の液晶装
置は上記課題を解決するために、一対の基板間に液晶が
挟持されてなり、前記一対の基板の一方の基板上には、
画像信号が供給される複数のデータ線と、前記複数のデ
ータ線に交差する複数の走査線と、前記複数のデータ線
と走査線に接続された複数のスイッチング素子と、前記
複数のスイッチング素子に接続された複数の画素電極
と、前記複数のデータ線と前記画像信号の信号源との間
に夫々介在する複数の第１薄膜トランジスタ（第１ＴＦ
Ｔ）を有し、該複数の第１薄膜トランジスタが夫々オン
されることで、前記画像信号をサンプリングした後に前
記複数のデータ線に夫々供給するサンプリング回路と、
前記複数のデータ線と所定電圧値のプリチャージ信号が
供給されるプリチャージ信号線との間に夫々介在する複
数の第２薄膜トランジスタを有し、該複数の第２薄膜ト
ランジスタ（第２ＴＦＴ）が夫々オンされることで、前
記複数のデータ線に前記プリチャージ信号を前記画像信
号に先行して夫々供給するプリチャージ回路とを備えて
おり、前記データ線一本に対する前記第１薄膜トランジ
スタの電流供給能力Ａ１及び前記第２薄膜トランジスタ
の電流供給能力Ａ２並びに前記データ線一本に対して前
記第１薄膜トランジスタがオンされる時間ΔＴ１及び前
記第２薄膜トランジスタがオンされる時間ΔＴ２との間
に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立す
るように前記第１及び第２薄膜トランジスタが夫々構成
されていることを特徴とする。

【００１２】請求項１に記載の液晶装置によれば、先ず
複数の第２ＴＦＴが夫々オンされると、プリチャージ回
路により、プリチャージ信号は、画像信号に先行して複
数のデータ線に夫々供給される。そして、各データ線に
プリチャージ信号としての電荷が供給されると、その電
荷量に応じた分だけ、その後当該データ線を介して画素
電極に供給される画像信号の電荷量は少なくて済む。特
に前述した１Ｈ反転駆動方式のように各画素に対して電
圧極性を反転させて画像信号を供給する場合には、この
ようなプリチャージ信号の供給による画像信号に必要な
電荷量の減少は顕著となる。次に、ＴＦＴ等の複数のス
イッチング素子は、例えばそのゲート電極に入力される
走査信号に応じて、データ線と画素電極との間（例え
ば、ソース−ドレイン間）における導通状態及び非導通
状態を夫々制御する。そして、このスイッチング素子
が、例えば走査信号が供給された際にこの間を導通状態
とすると、サンプリング回路からの画像信号がデータ線
を介して当該画素電極に供給される。すると、画素電極
に印加された液晶印加電圧（例えば、他方の基板に設け
られた共通電極の電位と当該画素電極の電位との差）に
応じて、対応する液晶部分の配向状態が変化する。この
ようなプリチャージ信号、画像信号及び走査信号の供給
が複数の走査線及びデータ線を介して各画素電極に対し
て線順次、点順次等の所定の順序で行わる。この結果、
当該液晶装置において複数の画素電極により規定される
画面表示領域には、液晶の配向状態の変化の分布により
画像信号に対応する画像が表示される。

【００１３】ここで特に、サンプリング回路により画素
電極に画像信号を書込むのに必要な時間は、各画素電極
における液晶部分に液晶印加電圧が印加される周波数で
あるドット周波数と、画像信号をサンプリング回路に供
給するデータ線駆動回路（シフトレジスタ等）の系列数
及び方式とに依存する。例えば、ＸＧＡ方式の液晶パネ
ルで、データ線を１２本同時に駆動する場合であって、
画像信号のドット周波数が６５ＭＨｚで垂直周波数が約
６０Ｈｚの時には、サンプリング回路により一つの画素
電極に画像信号としての電荷を書込むのに必要な時間
は、約１５０ｎsec（ナノ秒）となる。これに対して、
例えば水平帰線期間に全てのデータ線を同時にプリチャ
ージする場合に、プリチャージ信号としての電荷を書込
むのに必要な時間は、前段の走査線に印加される走査信
号がオフして画像信号の極性が反転してから、データ線
駆動回路に、そのシフトレジスタの転送動作を開始させ
るスタート信号が供給されるまでの間における、信号の
遅延等を考慮すると、を約２μsecとなる。従って、こ
の場合には、プリチャージ回路の第２ＴＦＴの電流供給
能力Ａ２は、サンプリング回路の電流供給能力Ａ１の１
／１０程度で十分であることになる。

【００１４】そこで本発明では、より一般的に、データ
線一本に対する第１ＴＦＴの電流供給能力Ａ１及び第２
ＴＦＴの電流供給能力Ａ２並びにデータ線一本に対して
第１ＴＦＴがオンされる時間ΔＴ１（画像信号を書込む
時間）及び第２ＴＦＴがオンされる時間ΔＴ２（プリチ
ャージ信号を書込む時間）との間に、（ΔＴ１／ΔＴ
２）×Ａ１≦Ａ２なる関係が成立するように第１及び第
２ＴＦＴを夫々構成する。ここに、ＴＦＴの電流供給能
力とは、オンされた状態のＴＦＴが、ソース及びドレイ
ン間にかかる所定電圧に応じてそれらの間にあるチャネ
ルを介して供給できる電流量であり、単位時間当りに供
給可能な電荷量に等しい。従って、このような関係が成
立すれば、プリチャージ回路が有する第２ＴＦＴの電流
供給能力Ａ２は、サンプリング回路から供給される画像
信号に対してプリチャージの効果を発揮するために必要
なレベル以上となる。そして、第２ＴＦＴを、必要最低
限の電流供給能力Ａ２に対応した必用最低限のサイズを
持つ（即ち、（ΔＴ１／ΔＴ２）×Ａ１≒Ａ２なる関係
が成立する）ように構成すれば、結局本発明により第２
ＴＦＴひいてはプリチャージ回路の占有面積をほぼ限界
まで小さくできることになる。

【００１５】請求項２に記載の液晶装置は請求項１に記
載の液晶装置において、前記第１ＴＦＴのチャネル長と
前記第２ＴＦＴのチャネル長とは、前記第１及び第２Ｔ
ＦＴのしきい値電圧の差が所定の微小値未満となる程度
に相等しく、前記第１ＴＦＴのチャネル幅Ｗ１と前記第
２ＴＦＴのチャネル幅Ｗ２との間に、（ΔＴ１／ΔＴ
２）×Ｗ１≦Ｗ２なる関係が成立するように前記第１及
び第２ＴＦＴが夫々構成されていることを特徴とする。

【００１６】請求項２に記載の液晶装置によれば、第１
ＴＦＴのチャネル長と第２ＴＦＴのチャネル長とは、第
１及び第２ＴＦＴのしきい値電圧の差が所定の微小値未
満となる程度に相等しくされる。このような所定の微小
値は、プリチャージ回路とサンプリング回路におけるゲ
ート遅延による当該液晶装置の表示画像への悪影響が視
認不可能な範囲に収まるように、実験、理論演算、シミ
ュレーション等により予め定められる。従って本発明で
は、第１ＴＦＴのチャネル長と第２ＴＦＴのチャネル長
とは、ほぼ同じ長さとされる結果、ゲート遅延によるサ
ンプリングとプリチャージとのタイミングずれが実践上
生じない。このとき特に、第１ＴＦＴのチャネル幅Ｗ１
と第２ＴＦＴのチャネル幅Ｗ２との間に、（ΔＴ１／Δ
Ｔ２）×Ｗ１≦Ｗ２なる関係が成立するように第１及び
第２ＴＦＴは構成されているので、チャネル幅Ｗ２にほ
ぼ比例する第２ＴＦＴの電流供給能力Ａ２は、サンプリ
ング回路から供給される画像信号に対してプリチャージ
の効果を発揮するために必要なレベル以上となる。そし
て、第２ＴＦＴを、必要最低限のチャネル幅Ｗ２を持つ
（即ち、（ΔＴ１／ΔＴ２）×Ｗ１≒Ｗ２なる関係が成
立する）ように構成すれば、結局本発明により第２ＴＦ
Ｔひいてはプリチャージ回路の占有面積をほぼ限界まで
小さくできることになる。

【００１７】請求項３に記載の液晶装置は請求項２に記
載の液晶装置において、前記第１及び第２ＴＦＴは夫々
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構
造を持ち、前記第１ＴＦＴのＬＤＤ長と前記第２ＴＦＴ
のＬＤＤ長とは、前記第１及び第２ＴＦＴのしきい値電
圧の差が前記所定の微小値未満となる程度に相等しいこ
とを特徴とする。

【００１８】請求項３に記載の液晶装置によれば、ＬＤ
Ｄ構造を夫々持つ第１ＴＦＴのＬＤＤ長と第２ＴＦＴの
ＬＤＤ長とは、第１及び第２ＴＦＴのしきい値電圧の差
が所定の微小値未満となる程度に相等しくされる。この
ような所定の微小値は、請求項２の場合と同様に予め定
められる。従って本発明では、第１ＴＦＴのチャネル長
と第２ＴＦＴのチャネル長とがほぼ同じ長さとされるだ
けでなく、第１ＴＦＴのＬＤＤ長と第２ＴＦＴのＬＤＤ
長とも、ほぼ同じ長さとされる結果、ゲート遅延による
サンプリングとプリチャージとのタイミングずれが実践
上生じない。このとき特に、第１ＴＦＴのチャネル幅Ｗ
１と第２ＴＦＴのチャネル幅Ｗ２との間に、（ΔＴ１／
ΔＴ２）×Ｗ１≦Ｗ２なる関係が成立するように第１及
び第２ＴＦＴは構成されているので、ＬＤＤ構造を持つ
第２ＴＦＴの電流供給能力Ａ２は、サンプリング回路か
ら供給される画像信号に対してプリチャージの効果を発
揮するために必要なレベル以上となる。

【００１９】請求項４に記載の液晶装置は請求項１から
３のいずれか一項に記載の液晶装置において、前記プリ
チャージ回路は、前記画像信号の水平帰線期間に前記プ
リチャージ信号を前記複数のデータ線に同時に供給する
ことを特徴とする。

【００２０】請求項４に記載の液晶装置によれば、プリ
チャージ信号は、プリチャージ回路により、画像信号の
水平帰線期間に複数のデータ線に同時に供給される。従
って、プリチャージ回路には、複数のデータ線に対応す
る比較的高い電流供給能力Ａ２が必要となるが、（ΔＴ
１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立するように第
１及び第２ＴＦＴが夫々構成されているので、プリチャ
ージ回路が有する第２ＴＦＴの電流供給能力Ａ２は、サ
ンプリング回路から供給される画像信号に対してプリチ
ャージの効果を発揮するために必要なレベル以上とな
る。

【００２１】請求項５に記載の液晶装置は請求項１から
３のいずれか一項に記載の液晶装置において、前記複数
の第１ＴＦＴは、データ線駆動回路が有するシフトレジ
スタから順次供給される転送信号により夫々オンされ
て、前記画像信号を前記転送信号の周期で前記複数のデ
ータ線に夫々供給し、前記複数の第２ＴＦＴは、前記転
送信号により夫々オンされて、前記プリチャージ信号を
前記転送信号の周期に対応する期間だけ前記画像信号に
先行して前記複数のデータ線に夫々順次供給することを
特徴とする。

【００２２】請求項５に記載の液晶装置によれば、複数
の第２ＴＦＴは転送信号により夫々オンされ、プリチャ
ージ信号は転送信号の周期に対応する期間だけ画像信号
に先行して、複数のデータ線に夫々順次供給される。そ
して、複数の第１ＴＦＴは転送信号により夫々オンさ
れ、画像信号は転送信号の周期で複数のデータ線に夫々
供給される。従って、プリチャージ回路には、各データ
線に対応する比較的低い電流供給能力Ａ２が必要となる
が、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が成立す
るように第１及び第２ＴＦＴが夫々構成されているの
で、プリチャージ回路が有する第２ＴＦＴの電流供給能
力Ａ２は、サンプリング回路から供給される画像信号に
対してプリチャージの効果を発揮するために必要なレベ
ル以上となる。

【００２３】請求項６に記載の電子機器は、請求項１か
ら５に記載の液晶装置を備えたことを特徴とする。

【００２４】請求項６に記載の電子機器によれば、電子
機器は、上述した本願発明の液晶装置を備えており、ド
ット周波数やデータ線駆動回路の系列数や方式に対して
ＴＦＴの電流供給能力やＴＦＴサイズの最適化がなされ
たサンプリング回路及びプリチャージ回路を用いること
により、液晶パネルや液晶表示モジュールのサイズと比
較して有効表示面積が大きい画面上で、高品位の画像表
示が行える。

【００２５】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２７】（液晶装置の構成）液晶装置の実施の形態
の構成について図１から図６に基づいて説明する。

【００２８】先ず、液晶装置の全体構成について、図１
から図４を参照して説明する。図１は、液晶装置の実施
の形態におけるＴＦＴアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図であり、図２
は、プリチャージ回路のタイミングチャートであり、図
３は、ＴＦＴアレイ基板をその上に形成された各構成要
素と共に対向基板の側から見た平面図であり、図４は、
対向基板を含めて示す図３のＨ−Ｈ’断面図である。

【００２９】図１において、液晶装置２００は、例えば
石英基板、ハードガラス等からなるＴＦＴアレイ基板１
を備えている。ＴＦＴアレイ基板１上には、マトリクス
状に設けられた複数の画素電極１１と、Ｘ方向に複数配
列されており夫々がＹ方向に沿って伸びるデータ線３５
（ソース電極線）と、Ｙ方向に複数配列されており夫々
がＸ方向に沿って伸びる走査線３１（ゲート電極線）
と、各データ線３５と画素電極１１との間に夫々介在す
ると共に該間における導通状態及び非導通状態を、走査
線３１を介して夫々供給される走査信号に応じて夫々制
御するスイッチング素子の一例としての複数のＴＦＴ３
０とが形成されている。またＴＦＴアレイ基板１上に
は、後述の蓄積容量（図７参照）のための配線である容
量線３１’（第２蓄積容量電極）が、走査線３１と平行
に形成されている。

【００３０】ＴＦＴアレイ基板１上には更に、複数のデ
ータ線３５に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路２０１
と、画像信号をサンプリングして複数のデータ線３５に
夫々供給するサンプリング回路３０１と、データ線駆動
回路１０１と、走査線駆動回路１０４とが形成されてい
る。

【００３１】走査線駆動回路１０４は、外部制御回路か
ら供給される電源、基準クロック等に基づいて、所定タ
イミングで走査線３１（ゲート電極線）に走査信号をパ
ルス的に線順次で印加する。

【００３２】データ線駆動回路１０１は、外部制御回路
から供給される電源、基準クロック等に基づいて、走査
線駆動回路１０４が走査信号を印加するタイミングに合
わせて、例えば６本の画像入力信号線ＶＩＤ１〜ＶＩＤ
６夫々について、データ線３５毎にサンプリング回路駆
動信号をサンプリング回路３０１にサンプリング回路駆
動信号線３０６を介して供給する。

【００３３】プリチャージ回路２０１は、ＴＦＴ２０２
を各データ線３５毎に備えており、プリチャージ信号線
２０４がＴＦＴ２０２のソース電極に接続されており、
プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲ
ート電極に接続されている。そして、プリチャージ信号
線２０４を介して、外部電源からプリチャージ信号を書
き込むために必要な所定電圧の電源が供給され、プリチ
ャージ回路駆動信号線２０６を介して、各データ線３５
について画像信号に先行するタイミングでプリチャージ
信号を書き込むように、外部制御回路からプリチャージ
回路駆動信号が供給される。プリチャージ回路２０１
は、好ましくは中間階調レベルの画素データに相当する
プリチャージ信号（画像補助信号）を供給する。

【００３４】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線３５毎に備えており、画像入力信号線ＶＩ
Ｄ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接続され
ており、サンプリング回路駆動信号線３０６がＴＦＴ３
０２のゲート電極に接続されている。そして、画像入力
信号線ＶＩＤ１〜ＶＩＤ６を介して、６つのパラレルな
画像信号が入力されると、これらの画像信号をサンプリ
ングする。また、サンプリング回路駆動信号線３０６を
介して、データ線駆動回路１０１からサンプリング回路
駆動信号が入力されると、６本の画像入力信号線ＶＩＤ
１〜ＶＩＤ６夫々についてサンプリングされた画像信号
を、６本の隣接するデータ線３５に同時に印加し、更に
このような画像信号の印加を６本のデータ線３５からな
るグループ毎に順次行う。即ち、データ線駆動回路１０
１とサンプリング回路３０１とは、６相展開されて画像
入力信号線ＶＩＤ１〜ＶＩＤ６から入力された６つのパ
ラレルな画像信号を、データ線３５に供給するように構
成されている。

【００３５】ここで、図２を参照して、プリチャージ回
路２０１によるプリチャージについて更に説明を加え
る。

【００３６】図２に示すように、データ線駆動回路１０
１が有するシフトレジスタには、一画素当りの選択時間
ｔ１（ドット周波数）を規定するクロック信号ＣＬＸが
水平走査の基準として入力されるが、転送スタート信号
ＤＸが入力されると、このシフトレジスタから転送信号
Ｘ１、Ｘ２、…が順次供給される。ここで図１に示した
本実施の形態の回路構成では、隣接する６本のデータ線
に接続されるサンプリング回路３０１を同時に駆動する
ため、クロック信号の半周期の期間はドット周波数ｔ１
の６倍となる。各水平走査期間において、このような転
送スタート信号ＤＸの入力に先行するタイミングで、プ
リチャージ回路駆動信号（ＮＲＧ）が供給される。より
具体的には、垂直走査の基準とされるクロック信号ＣＬ
Ｙがハイレベルとなると共に画像信号（ＶＩＤ）が信号
の電圧中心値（ＶＩＤ中心）を基準として極性反転した
後、この極性反転からプリチャージをするまでのマージ
ンである時間ｔ３経過後に、プリチャージ回路駆動信号
（ＮＲＧ）は、ハイレベルとされる。他方、プリチャー
ジ信号（ＮＲＳ）は、画像信号（ＶＩＤ）の反転に対応
して、水平帰線期間で画像信号（ＶＩＤ）と同極性の所
定レベルとされる。従って、プリチャージ回路駆動信号
（ＮＲＧ）がハイレベルとされる時間ｔ２において、プ
リチャージが行われる。そして、水平帰線期間が終了し
て有効表示期間が始まる時点よりも時間ｔ４だけ前に、
即ち、プリチャージが終了してから画像信号が書き込ま
れるまでのマージンを時間ｔ４として、プリチャージ回
路駆動信号（ＮＲＧ）は、ローレベルとされる。以上の
ように、プリチャージ回路２０１は、各水平帰線期間に
おいて、プリチャージ信号（ＮＲＳ）を画像信号に先行
して複数のデータ線３５に供給する。

【００３７】本実施の形態では特に、プリチャージ回路
２０１及びサンプリング回路３０１は、図１中斜線領域
で示すように且つ図３及び図４に示すように、対向基板
２に形成された遮光性の周辺見切り５３に対向する位置
においてＴＦＴアレイ基板１上に設けられており、デー
タ線駆動回路１０１及び走査線駆動回路１０４は、液晶
層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺
部分上に設けられている。

【００３８】これらのプリチャージ回路２０１、サンプ
リング回路３０１、データ線駆動回路１０１及び走査線
駆動回路１０４は、主にＴＦＴから構成されており、例
えば各ＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜や
ｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形
成用の領域に光が入射すると、この領域において光電変
換効果により光電流が発生してしまい当該ＴＦＴのトラ
ンジスタ特性が劣化する。このため、本実施の形態で
は、データ線駆動回路１０１及び走査線駆動回路１０４
が形成されるＴＦＴアレイ基板１の周辺部分は、プラス
チック等からなる遮光性のケースの内部に納められ、プ
リチャージ回路２０１及びサンプリング回路３０１は、
遮光性の周辺見切り５３の下にあるＴＦＴアレイ基板１
部分に少なくともその一部が形成されるのである。従っ
て例えば、製造途中や出荷時の液晶装置の品質、欠陥等
を検査するための回路であり、やはり主にＴＦＴからな
る検査回路を、同様にＴＦＴアレイ基板１の周辺部分や
遮光層の下の空きスペースに設けることも可能である。
その他にも、液晶表示における画質の向上、消費電力の
低減、コストの低減等の観点から、ＴＦＴを用いた各種
の周辺回路を、同様にＴＦＴアレイ基板１の周辺部分や
周辺見切り５３の下の空きスペースに設けることも可能
である。また、本実施の形態ではプリチャージ回路２０
１を画面表示領域を挟んでデータ線駆動回路１０１と反
対側に設けているが、データ線駆動回路１０１と同じ側
に設けてもよい。更に、本実施の形態では水平帰線期間
中に全てのプリチャージ回路２０１を一括して駆動させ
るようにしたが、隣接するデータ線数本分を時系列で順
次シフトさせてプリチャージを行えるように、プリチャ
ージ回路２０１を駆動させるための専用のシフトレジス
タ回路を設けてもよいし、画像信号用のサンプリング回
路３０１を駆動するためのサンプリング回路駆動信号に
よりプリチャージ回路を駆動してもよい。このような構
成を採れば、プリチャージ回路２０１を駆動するための
負荷が軽減でき、十分なプリチャージ効果が得られる。

【００３９】図３及び図４において、ＴＦＴアレイ基板
１の上には、複数の画素電極１１により規定される画面
表示領域（即ち、実際に液晶層５０の配向状態変化によ
り画像が表示される液晶パネルの領域）の周囲において
両基板を貼り合わせて液晶層５０を包囲するシール部材
の一例としての光硬化性樹脂からなるシール材５２が、
画面表示領域に沿って設けられている。そして、対向基
板２上における画面表示領域とシール材５２との間に
は、遮光性の周辺見切り５３が設けられている。

【００４０】周辺見切り５３は、後に画面表示領域に対
応して開口部が設けられた遮光性のケースにＴＦＴアレ
イ基板１が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばＴＦＴアレイ基板１のケースに対
する数百μｍ程度のずれを許容するように、画面表示領
域の周囲に５００μｍ以上の幅を持つ帯状の遮光性材料
から形成されたものである。このような遮光性の周辺見
切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケ
ル）などの金属材料を用いたスパッタリング、フォトリ
ソグラフィ及びエッチングにより対向基板２に形成され
る。或いは、カーボンやＴｉ（チタン）をフォトレジス
トに分散した樹脂ブラックなどの材料から形成される。

【００４１】シール材５２の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路１０１及び実装端
子１０２が設けられており、画面表示領域の左右の２辺
に沿って走査線駆動回路１０４が画面表示領域の両側に
設けられている。更に画面表示領域の上辺には、複数の
配線１０５が設けられている。また、対向基板２のコー
ナー部の少なくとも１ヶ所で、ＴＦＴアレイ基板１と対
向基板２との間で電気的導通をとるための導通剤からな
る銀点１０６が設けられている。そして、シール材５２
とほぼ同じ輪郭を持つ対向基板２が当該シール材５２に
よりＴＦＴアレイ基板１に固着されている。

【００４２】プリチャージ回路２０１及びサンプリング
回路３０１は、基本的に交流駆動の回路である。このた
め、シール材５２により包囲され両基板間に挟持された
液晶層５０に面するＴＦＴアレイ基板１部分にこれらの
プリチャージ回路２０１及びサンプリング回路３０１を
設けても、直流電圧印加による液晶層５０の劣化という
問題は生じない。これに対して、データ線駆動回路１０
１及び走査線駆動回路１０４は、液晶層５０に面するこ
とのないＴＦＴアレイ基板１の周辺部分に設けられてい
る。従って、液晶層５０に、特に直流駆動されるデータ
線駆動回路１０１や走査線駆動回路１０４からの直流電
圧成分が、漏れ込んで印加されることを未然に防止でき
る。

【００４３】そして、このように周辺見切り５３下に、
プリチャージ回路２０１及びサンプリング回路３０１を
設けることで、走査線駆動回路１０４やデータ線駆動回
路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持っ
て形成することができ、特定の仕様に沿うようにこれら
の周辺回路を設計することが容易になる。また、言わば
デッドスペースである周辺見切り５３下に、プリチャー
ジ回路２０１やサンプリング回路３０１を設けること
で、液晶装置２００における有効表示面積の減少を招く
こともなく、同時に、特に周辺見切り５３は遮光性であ
るので、画面表示領域を介して入射される光に対する遮
光をプリチャージ回路２０１やサンプリング回路３０１
を構成するＴＦＴ２０２及び３０２に施す必要も無い。
加えて、シール材５２に面するＴＦＴアレイ基板１部分
にプリチャージ回路２０１やサンプリング回路３０１を
形成する訳ではないので、これらの回路を構成するＴＦ
Ｔ２０２及び３０２をシール材５２に混入されたスペー
サにより破壊する恐れはない。更に、これらの回路を構
成するＴＦＴ２０２及び３０２に対して、別途遮光層を
設ける必要も無いので、このような遮光層がシール材５
２の光硬化の妨げになる事態も未然に防げる。即ち、両
基板のシール材５２に対向する位置には、遮光層を設け
る必要はないので、シール材５２を光硬化させる工程で
両基板側から光を十分に照射でき、良好に光硬化を行え
る。このため、基板の変形等が懸念される熱硬化性樹脂
をシール材５２として使用しなくて済み有利である。

【００４４】次に、プリチャージ回路２０１及びサンプ
リング回路３０１を構成するＴＦＴ２０２及び３０２の
具体的な回路構成について図５及び図６を参照して夫々
説明する。尚、図５は、プリチャージ回路２０１のＴＦ
Ｔ２０２を構成する各種のＴＦＴを示す回路図であり、
図６は、サンプリング回路３０１のＴＦＴ３０２を構成
する各種のＴＦＴを示す回路図である。

【００４５】図５（１）に示すようにプリチャージ回路
２０１のＴＦＴ２０２（図１参照）は、ｎチャネル型
（ＮＭＯＳ型）のＴＦＴ２０２ａから構成されてもよい
し、図５（２）に示すようにｐチャネル型（ＰＭＯＳ
型）のＴＦＴ２０２ｂから構成されてもよいし、図５
（３）に示すようにｎチャネル及びｐチャネルの相補型
ＭＯＳ型（ＣＭＯＳ型）のＴＦＴ２０２ｃから構成され
てもよい。尚、図５（１）から図５（３）において、図
１に示したプリチャージ回路駆動信号線２０６を介して
入力されるプリチャージ回路駆動信号２０６ａ、２０６
ｂは、ゲート電圧として各ＴＦＴ２０２ａ〜２０２ｃに
入力される。同じく図１に示したプリチャージ信号線２
０４を介して入力されるプリチャージ信号２０６ａ、２
０６ｂは、ソース電圧として各ＴＦＴ２０２ａ〜２０２
ｃに入力される。ｎチャネル型のＴＦＴ２０２ａにゲー
ト電圧として印加されるプリチャージ回路駆動信号２０
６ａと、ｐチャネル型のＴＦＴ２０２ｂにゲート電圧と
して印加されるプリチャージ回路駆動信号２０６ｂと
は、相互に反転信号である。従って、プリチャージ回路
２０１をＣＭＯＳ型のＴＦＴ２０２ｃで構成する場合に
は、プリチャージ回路駆動信号線２０６が少なくとも２
本以上必要となる。或いは、例えば、ＴＦＴ２０２ｃの
手前でプリチャージ回路駆動信号２０６ａをインバータ
回路により反転させて、プリチャージ回路駆動信号２０
６ｂを形成してもよい。

【００４６】図６（１）に示すようにサンプリング回路
３０１のＴＦＴ３０２（図１参照）は、ｎチャネル型の
ＴＦＴ３０２ａから構成されてもよいし、図６（２）に
示すようにｐチャネル型のＴＦＴ３０２ｂから構成され
てもよいし、図６（３）に示すようにＣＭＯＳ型のＴＦ
Ｔ３０２ｃから構成されてもよい。尚、図６（１）から
図６（３）において、図１に示した画像入力信号線ＶＩ
Ｄｎ（ＶＩＤ１〜ＶＩＤ６）を介して入力される６つの
画像信号は、ソース電圧として各ＴＦＴ３０２ａ〜３０
２ｃに入力される。同じく図１に示したデータ線駆動回
路１０１からサンプリング回路駆動信号線３０６を介し
て入力されるサンプリング回路駆動信号３０６ａ、３０
６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃ
に入力される。また、サンプリング回路３０１において
も、前述のプリチャージ回路２０１の場合と同様に、ｎ
チャネル型のＴＦＴ３０２ａにゲート電圧として印加さ
れるサンプリング回路駆動信号３０６ａと、ｐチャネル
型のＴＦＴ３０２ｂにゲート電圧として印加されるサン
プリング回路駆動信号３０６ｂとは、相互に反転信号で
ある。従って、サンプリング回路３０１をＣＭＯＳ型の
ＴＦＴ３０２ｃで構成する場合には、サンプリング回路
駆動信号３０６ａ、３０６ｂ用のサンプリング回路駆動
信号線３０６が２本必要となる。

【００４７】尚、以上説明した実施の形態では、サンプ
リング回路３０１は、隣接する６本のデータ線３５に対
して、６相展開された画像信号をサンプリングした後に
同時に印加し、更にこのような画像信号の印加を６本の
データ線３５からなるグループ毎に順次行うように構成
したが、この相展開の数及び同時に印加するデータ線の
数は、６に限られない。例えば、当該サンプリング回路
３０１におけるサンプリング能力が高ければ、１本のデ
ータ線３５に対して順次に、相展開されていない画像信
号を供給するように構成してもよいし、若しくは、３
本、１２本、２４本等のデータ線に対して３相展開、１
２相展開、２４相展開等された画像信号を供給するよう
に構成してもよい。尚、この数としては、カラー画像信
号が３つの色（赤、青、黄）に係る信号からなることと
の関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ
表示等のビデオ表示をする際に制御や回路を簡易化する
上で好ましい。また、少なくとも画像信号の相展開数分
だけ、画像入力信号線が必要であることは言うまでもな
い。

【００４８】（液晶パネルの構成）次に、液晶装置２０
０が含む液晶パネル部分の具体的構成について図７及び
図８を参照して説明する。ここに、図７はＴＦＴアレイ
基板上のＴＦＴ素子の断面図であり、図８は図７に示し
たＴＦＴアレイ基板上の画面表示領域を形成する隣接し
た画素群の平面図である。尚、図７においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。

【００４９】図７の断面図において、液晶パネル１０
は、各画素に設けられるＴＦＴ３０部分において、ＴＦ
Ｔアレイ基板１並びにその上に積層された第１層間絶縁
層４１、半導体層３２、ゲート絶縁層３３、走査線３１
（ゲート電極）、第２層間絶縁層４２、データ線３５
（ソース電極）、第３層間絶縁層４３、画素電極１１及
び配向膜１２を備えている。液晶パネル１０はまた、例
えばガラス基板から成る対向基板２並びにその上に積層
された共通電極２１、配向膜２２及びブラックマトリク
ス２３を備えている。液晶パネル１０は更に、これらの
両基板間に挟持された液晶層５０を備えている。

【００５０】ここでは先ず、これらの層のうち、ＴＦＴ
３０を除く各層の構成について順に説明する。

【００５１】ＴＦＴ３０の下地となる第１層間絶縁層４
１は、１００００Å程度の厚みのＮＳＧ、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる。尚、第１層間絶縁層４
１に対し、約９００℃のアニール処理を施すことによ
り、汚染を防ぐと共に平坦化してもよい。更に、ＴＦＴ
アレイ基板１の表面が鏡面状に研磨され、洗浄等により
十分に汚染防止処理がなされている場合には、第1層間
絶縁層４１を設ける必要が無い。また、第２層間絶縁層
４２及び第３層間絶縁層４３は夫々、５０００〜１５０
００Å程度の層みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる。

【００５２】画素電極１１は例えば、ＩＴＯ膜（インジ
ウム・ティン・オキサイド膜）などの透明導電性薄膜か
らなる。このような画素電極１１は、スパッタリング処
理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに
堆積した後、フォトリソグラフィ工程、エッチング工程
を施すこと等により形成される。尚、当該液晶パネル１
０を反射型の液晶装置に用いる場合には、Ａｌ等の反射
率の高い不透明な材料から画素電極１１を形成してもよ
い。

【００５３】配向膜１２は例えば、ポリイミド薄膜など
の有機薄膜からなる。このような配向膜１２は、例えば
ポリイミド系の塗布液を塗布した後、所定のプレティル
ト角を持つように且つ所定方向でラビング処理を施すこ
と等により形成される。

【００５４】共通電極２１は、対向基板２の全面に渡っ
て形成されている。このような共通電極２１は、例えば
スパッタリング処理等によりＩＴＯ膜等の透明性導電膜
を約５００〜２０００Åの厚さに堆積して形成される。

【００５５】配向膜２２は、例えば、ポリイミド薄膜な
どの有機薄膜からなる。このような配向膜２２は、例え
ばポリイミド系の塗布液を塗布した後、所定のプレティ
ルト角を持つように且つ所定方向でラビング処理を施す
こと等により形成される。

【００５６】ブラックマトリクス２３は、ＴＦＴ３０に
対向する所定領域に設けられている。このようなブラッ
クマトリクス２３は、前述の周辺見切り５３同様に、Ｃ
ｒ、Ｎｉ、Ａｌなどの金属材料を用いたスパッタリン
グ、フォトリソグラフィ及びエッチングにより形成され
たり、カーボンやＴｉをフォトレジストに分散した樹脂
ブラックなどの材料から形成される。ブラックマトリク
ス２３は、ＴＦＴ３０の半導体層３２の少なくともチャ
ネル領域に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。

【００５７】液晶層５０は、画素電極１１と共通電極２
１とが対面するように配置されたＴＦＴアレイ基板１と
対向基板２との間において、シール材５２（図３及び図
４参照）により囲まれた空間に液晶が真空吸引等により
封入されることにより形成される。液晶層５０は、画素
電極１１からの電界が印加されていない状態で配向膜１
２及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材５２は、二つの基板１及び２
をそれらの周辺で貼り合わせるための、例えば光硬化性
樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の
距離を所定値とするためのスペーサが混入されている。

【００５８】次に、ＴＦＴ３０に係る各層の構成につい
て順に説明する。

【００５９】ＴＦＴ３０は、走査線３１（ゲート電
極）、走査線３１からの電界によりチャネルが形成され
るポリシリコン膜等からなる半導体層３２、走査線３１
と半導体層３２とを絶縁するゲート絶縁層３３、半導体
層３２に形成されたソース領域３４、データ線３５（ソ
ース電極）、及び半導体層３２に形成されたドレイン領
域３６を備えている。ドレイン領域３６には、複数の画
素電極１１のうちの対応する一つが接続されている。ソ
ース領域３４及びドレイン領域３６は後述のように、半
導体層３２に対し、ｎ型又はｐ型のチャネルを形成する
かに応じて所定濃度のｎ型用又はｐ型用のドーパントを
ドープすることにより形成されている。ｎ型チャネルの
ＴＦＴは、動作速度が速いという利点があり、画素のス
イッチング素子として好適である。

【００６０】ＴＦＴ３０を構成する半導体層３２は、例
えば、下地としての第１層間絶縁層４１上にａ−Ｓｉ
（アモルファスシリコン）膜を形成後、アニール処理を
施して約５００〜２０００Åの厚さに固相成長させるこ
とにより形成する。この際、ｎチャネル型のＴＦＴ３０
の場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ
（リン）などのＶ族元素のドーパントを用いたイオン注
入等によりドープする。また、ｐチャネル型のＴＦＴ３
０の場合には、Ａｌ（アルミニウム）、Ｂ（ボロン）、
Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元
素のドーパントを用いたイオン注入等によりドープす
る。特にＴＦＴ３０をＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅ
ｄ Ｄｒａｉｎ）構造を持つｎチャネル型のＴＦＴとす
る場合、半導体層３２に、ソース領域３４及びドレイン
領域３６のうちチャネル側に夫々隣接する一部にＰなど
のＶ族元素のドーパントにより低濃度ドープ領域を形成
し、同じくＰなどのＶ族元素のドーパントにより高濃度
ドープ領域を形成する。また、ｐチャネル型のＴＦＴ３
０とする場合、半導体層３２に、 ＢなどのIII族元素の
ドーパントを用いてソース領域３４及びドレイン領域３
６を形成する。このようにＬＤＤ構造とした場合、ショ
ートチャネル効果を低減できる利点が得られる。尚、Ｔ
ＦＴ３０は、低濃度ドープ領域に不純物イオンをドーパ
ントしないオフセット構造のＴＦＴとしてもよいし、ゲ
ート電極３１をマスクとして高濃度の不純物イオンをド
ーパントすることにより自己整合的にソース・ドレイン
領域を形成するセルフアライン型のＴＦＴとしてもよ
い。

【００６１】ゲート絶縁層３３は、半導体層３２を約９
００〜１３００℃の温度により熱酸化することにより、
３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を
形成して得る。

【００６２】走査線３１（ゲート電極）は、減圧ＣＶＤ
法等によりポリシリコン膜を堆積した後、ゲートマスク
を用いたフォトリソグラフィ工程、エッチング工程等に
より形成される。或いは、Ｗ（タングステン）やＭｏ
（モリブデン）等の金属膜又は金属シリサイド膜から形
成されてもよい。この場合、走査線３１（ゲート電極）
を、ブラックマトリクス２３が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス２３
の一部又は全部を省略することも可能となる。この場合
特に、対向基板２とＴＦＴアレイ基板１との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。

【００６３】データ線３５（ソース電極）は、画素電極
１１と同様にＩＴＯ膜等の透明導電性薄膜から形成して
もよい。或いは、スパッタリング処理等により、約１０
００〜７０００Åの厚さに堆積されたＡｌ等の低抵抗金
属や金属シリサイド等から形成してもよい。

【００６４】また、第２層間絶縁層４２には、ソース領
域３４へ通じるコンタクトホール３７及びドレイン領域
３６へ通じるコンタクトホール３８が夫々形成されてい
る。このソース領域３４へのコンタクトホール３７を介
して、データ線３５（ソース電極）はソース領域３４に
電気的接続される。更に、第３層間絶縁層４３には、ド
レイン領域３６へのコンタクトホール３８が形成されて
いる。このドレイン領域３６へのコンタクトホール３８
を介して、画素電極１１はドレイン領域３６に電気的接
続される。前述の画素電極１１は、このように構成され
た第３層間絶縁層４３の上面に設けられている。各コン
タクトホールは、例えば、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
すると、微細加工が可能となる。

【００６５】尚、一般にはチャネルが形成される半導体
層３２は、光が入射するとポリシリコン膜が有する光電
変換効果により光電流が発生してしまいＴＦＴ３０のト
ランジスタ特性が劣化するが、本実施の形態では、対向
基板２には各ＴＦＴ３０に夫々対向する位置にブラック
マトリクス２３が形成されているので、入射光が半導体
層３２に入射することが防止される。更にこれに加えて
又は代えて、ゲート電極を上側から覆うようにデータ線
３５（ソース電極）をＡｌ等の不透明な金属薄膜から形
成すれば、ブラックマトリクス２３と共に又は単独で、
半導体層３２の少なくともチャネル領域への入射光（即
ち、図７で上側からの光）の照射を効果的に防ぐことが
出来る。

【００６６】ここで、図８の平面図に示すように、以上
のように構成された画素電極１１は、ＴＦＴアレイ基板
１上にマトリクス状に配列され、各画素電極１１に隣接
してＴＦＴ３０が設けられており、また画素電極１１の
縦横の境界に夫々沿ってデータ線３５（ソース電極）及
び走査線３１（ゲート電極）が設けられている。また、
走査線３１に沿って容量線３１‘が配設されており、画
面表示領域の外側に延設され、定電位線５０１とコンタ
クトホール５０２によって電気的に接続される。定電位
線５０１は本来デッドスペースである周辺見切り５３下
に形成することにより、スペースの有効利用を図るとよ
い。また、図８に示すようにプリチャージ信号線２０４
やプリチャージ回路駆動信号線２０６を周辺見切り５３
下に設けるようにしてもよい。更に、定電位線５０１は
データ線駆動回路１０１や走査線駆動回路１０４の正電
位或いは負電位の電源と電気的に接続してもよいし、実
装端子１０２から専用配線を設けて、自由に電位を設定
してもよいことは言うまでもない。ところで、本実施の
形態では、画素スイッチング用のＴＦＴ３０を単一のゲ
ート電極３１で制御するシングルゲート構造を有するタ
イプの画素を示したが、同一の走査信号が供給される複
数のゲート電極３１をＴＦＴ３０のソース・ドレイン間
に設けてもよい。このような構成を採れば、ＴＦＴ３０
のチャネル領域とドレイン領域の接合部におけるリーク
電流を低減することができる。尚、図８は、説明の都合
上、画素電極１１のマトリクス状配列等を簡略化して示
すためのものであり、実際の各電極は層間絶縁層の間や
上をコンタクトホール等を介して配線されており、図７
から分かるように３次元的により複雑な構成を有してい
る。

【００６７】再び図７において、画素電極１１には蓄積
容量７０が夫々設けられている。この蓄積容量７０は、
より具体的には、半導体層３２と同一工程により形成さ
れる第１蓄積容量電極３２’、ゲート絶縁層３３と同一
工程により形成される絶縁層３３’、走査線３１と同一
工程により形成される容量線３１’（第２蓄積容量電
極）、第２及び第３層間絶縁層４２及び４３、並びに第
２及び第３層間絶縁層４２及び４３を介して容量線３
１’に対向する画素電極１１の一部から構成されてい
る。このように蓄積容量７０が設けられているため、デ
ューティー比が小さくても高精細な表示が可能とされ
る。

【００６８】図７において、液晶パネル１０には、プリ
チャージ回路２０１のＴＦＴ２０２（図１参照）がデー
タ線３５毎に設けられている。このＴＦＴ２０２は、よ
り具体的には、半導体層３２と同一工程により形成され
る半導体層３２”、ゲート絶縁層３３と同一工程により
形成されるゲート絶縁層３３”及び走査線３１（ゲート
電極）と同一工程により形成されるプリチャージ回路駆
動信号線２０６（ゲート電極）を備えている。半導体層
３２”には、ＴＦＴ３０の場合と同様に、ソース領域３
４”、チャネル形成領域及びドレイン領域３６”が設け
られ、第２層間絶縁層４２に開けられたコンタクトホー
ルを通じてドレイン領域３６”にはデータ線３５が接続
され、ソース領域３４”にはプリチャージ信号線２０４
が接続されている。そして、このような層構造を持つＴ
ＦＴ２０２は、対向基板２に設けられた遮光性の周辺見
切り５３に対向する位置において、ＴＦＴアレイ基板１
上に設けられている。

【００６９】尚、図７には図示していないが、サンプリ
ング回路３０１のＴＦＴ３０２（図１参照）は、プリチ
ャージ回路２０１のＴＦＴ２０２と同様に構成されてお
り、対向基板２に設けられた遮光性の周辺見切り５３に
対向する位置において、ＴＦＴアレイ基板１上に設けら
れている。

【００７０】本実施の形態では特に、ＴＦＴ３０はｐ−
Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦ
Ｔ３０の形成時に同一薄膜形成工程で、サンプリング回
路２０１、プリチャージ回路３０１、データ線駆動回路
１０１、走査線駆動回路１０４等の同じくｐ−ＳｉＴＦ
ＴタイプのＴＦＴ２０２、３０２等から構成された周辺
回路を形成できるので製造上有利である。例えば、デー
タ線駆動回路１０１及び走査線駆動回路１０４は、図５
（３）及び図６（３）に示したプリチャージ回路２０１
やサンプリング回路３０１の場合と同様に、ｎチャネル
型ｐ−ＳｉＴＦＴ及びｐチャネル型ｐ−ＳｉＴＦＴから
構成されるＣＭＯＳ構造の複数のＴＦＴからＴＦＴアレ
イ基板１上の周辺部分に形成される。

【００７１】尚、図７には示されていないが、対向基板
２の投写光が入射する側及びＴＦＴアレイ基板１の投写
光が出射する側には夫々、例えば、ＴＮ（ツイステッド
ネマティック）モード、 ＳＴＮ（スーパーＴＮ）モー
ド、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モー
ドや、ノーマリーホワイトモード／ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光板などが所定の方向で配置される。

【００７２】以上説明した液晶パネル１０は、カラー液
晶プロジェクタに適用されるため、３つの液晶パネル１
０がＲＧＢ用のライトバルブとして夫々用いられ、各パ
ネルには夫々ＲＧＢ色分解用のダイクロイックミラーを
介して分解された各色の光が入射光として夫々入射され
ることになる。従って、各実施の形態では、対向基板２
に、カラーフィルタは設けられていない。しかしなが
ら、液晶パネル１０においてもブラックマトリックス２
３の形成されていない画素電極１１に対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に、対向基
板２上に形成してもよい。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に本実施の形態の液晶パネルを適用で
きる。

【００７３】更に、対向基板２上に１画素1個対応する
ようにマイクロレンズを形成してもよい。このようにす
れば、入射光の集光効率を向上することで、明るい液晶
パネルが実現できる。更にまた、対向基板２上に、何層
もの屈折率の相違する干渉層を堆積することで、光の干
渉を利用して、ＲＧＢ色を作り出すダイクロイックフィ
ルタを形成してもよい。このダイクロイックフィルタ付
き対向基板によれば、より明るいカラー液晶パネルが実
現できる。

【００７４】液晶パネル１０において、ＴＦＴアレイ基
板１側における液晶分子の配向不良を抑制するために、
第３層間絶縁層４３の上に更に平坦化膜をスピンコート
等で塗布してもよく、又はＣＭＰ処理を施してもよい。
若しくは、第３層間絶縁層４３自体を平坦化膜にしても
よい。

【００７５】また、液晶パネル１０のスイッチング素子
は、正スタガ型又はコプラナー型のｐ−ＳｉＴＦＴであ
るとして説明したが、逆スタガ型のＴＦＴやａ−ＳｉＴ
ＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は
有効である。

【００７６】更に、液晶パネル１０においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１２及び２２、並びに前述の偏光
フィルム、偏光板等が不要となり、光利用効率が高まる
ことによる液晶パネルの高輝度化や低消費電力化の利点
が得られる。更に、画素電極１１をＡｌ等の反射率の高
い金属膜から構成することにより、液晶パネル１０を反
射型液晶装置に適用する場合には、電圧無印加状態で液
晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロ
ピック）型液晶などを用いても良い。更にまた、液晶パ
ネル１０においては、液晶層５０に対し垂直な電界（縦
電界）を印加するように対向基板２の側に共通電極２１
を設けているが、液晶層５０に平行な電界（横電界）を
印加するように一対の横電界発生用の電極から画素電極
１１を夫々構成する（即ち、対向基板２の側には縦電界
発生用の電極を設けることなく、ＴＦＴアレイ基板１の
側に横電界発生用の電極を設ける）ことも可能である。
このように横電界を用いると、縦電界を用いた場合より
も視野角を広げる上で有利である。その他、各種の液晶
材料（液晶相）、動作モード、液晶配列、駆動方法等に
本実施の形態を適用することが可能である。

【００７７】（サンプリング回路及びプリチャージ回
路）ここで、本実施の形態に係るサンプリング回路及び
プリチャージ回路について、図９から図１３を参照して
更に詳しく説明する。

【００７８】図９（ａ）の平面図に示すように、サンプ
リング回路３０１は、画像入力信号線ＶＩＤｎ（ｎ＝１
〜６）、サンプリング回路駆動信号線３０６及びデータ
線３５が平行に配置されている。画像入力信号線ＶＩＤ
ｎ（ｎ＝１〜６）は、各コンタクトホール３７ａ”を介
して各ＴＦＴ３０２のソース領域に電気的接続されてお
り、データ線３５は各コンタクトホール３８ａ”を介し
て各ＴＦＴ３０２のドレイン領域に電気的接続されてい
る。また、サンプリング回路駆動信号線３０６はＴＦＴ
３０２のゲート電極として、これらのソース領域とドレ
イン領域とを結ぶチャネル部分にゲート絶縁膜を介して
対向配置されている。

【００７９】図９（ｂ）のＡ−Ａ’断面図に示すよう
に、 ＴＦＴ３０２はＬＤＤ構造を有し、半導体層中に
おいて、サンプリング回路駆動信号線３０６（ゲート電
極）と同じ長さを持つチャネルの両脇に低濃度ドープ領
域（ＬＤＤ）領域３２ａ”が設けられており、その更に
両脇に高濃度ドープ領域が設けられている。

【００８０】本実施の形態では特に、図９（ａ）の平面
図及び図９（ｂ）のＡ−Ａ’断面図に示すように、ＴＦ
Ｔ３０２のゲート長をＬＡとし、ＬＤＤ長をＬＤＤＡと
する。これらの長さは、後述のように最適化されてい
る。尚、ＴＦＴ３０２は、オフセット構造のＴＦＴとし
てもよいし、セルフアライン型のＴＦＴとしてもよい。

【００８１】図１０（ａ）の平面図に示すように、プリ
チャージ回路２０１は、プリチャージ信号線２０４、プ
リチャージ回路駆動信号線２０６及びデータ線３５が平
行に配置されている。プリチャージ信号線２０４は、各
コンタクトホール３７ｂ”を介して各ＴＦＴ２０２のソ
ース領域に電気的接続されており、データ線３５は各コ
ンタクトホール３８ｂ”を介して各ＴＦＴ２０２のドレ
イン領域に電気的接続されている。また、プリチャージ
回路駆動信号線２０６はＴＦＴ２０２のゲート電極とし
て、これらのソース領域とドレイン領域とを結ぶチャネ
ル部分にゲート絶縁膜を介して対向配置されている。

【００８２】図１０（ｂ）のＢ−Ｂ’断面図に示すよう
に、ＴＦＴ２０２はＬＤＤ構造を有し、ｐ−Ｓｉ層中に
おいて、プリチャージ回路駆動信号線２０６（ゲート電
極）と同じ長さを持つチャネルの両脇に低濃度ドープ領
域（ＬＤＤ）領域３２ｂ”が設けられており、その更に
両脇に高濃度ドープ領域が設けられている。

【００８３】本実施の形態では特に、図１０（ａ）の平
面図及び図１０（ｂ）のＢ−Ｂ’断面図に示すように、
ＴＦＴ２０２のゲート長をＬＢとし、ＬＤＤ長をＬＤＤ
Ｂとする。これらの長さは、後述のように最適化されて
いる。尚、ＴＦＴ２０２は、オフセット構造のＴＦＴと
してもよいし、セルフアライン型のＴＦＴとしてもよ
い。

【００８４】ここで図１１の表１を参照して、サンプリ
ング回路３０１及びプリチャージ回路２０１により画素
電極１１に画像信号及びプリチャージ信号を夫々書込む
際の各ＴＦＴ３０２及び２０２の電流供給能力について
検討する。ここに、ＴＦＴの電流供給能力とは、オンさ
れた状態のＴＦＴが、ソース及びドレイン間にかかる所
定電圧に応じてそれらの間にあるチャネルを介して供給
できる電流量（単位は、例えばアンペア）であり、単位
時間当りにチャネルを介して供給可能な電荷量（単位
は、例えばクーロン／秒）に等しい。この電流量（電荷
量）は、適当な動作条件下で、ＴＦＴのオン抵抗（単位
は、例えばΩ）にほぼ反比例したり（即ち、オン導電率
に比例したり）、ＴＦＴのサイズを規定するチャネル長
等を固定した際のチャネル幅（単位は、例えばメート
ル）にほぼ比例したり、ＴＦＴのサイズを規定するチャ
ネル幅等を固定した際のＴＦＴのチャネル長（単位は、
例えばメートル）にほぼ反比例したりする性質を持つも
のである。

【００８５】図１１に示した表１は、ＴＦＴ特性パラメ
ータとしてソース−ドレイン間のオン状態における抵抗
Ｒ（Ω）が異なる各種ＴＦＴにおける時定数τ（sec）
の値、Ｔ／τの値、ＥＸＰ（−Ｔ／τ）の値、立ち上が
り（％）及び不足電圧（ｍＶ）を夫々示したものであ
る。ここでは全てのＴＦＴについて、書込み期間を１．
００Ｅ−０７（sec）に設定し、書込み電圧を１０
（Ｖ）に設定して、ソース−ドレイン間の容量Ｃ（Ｆ）
を２．００Ｅ−１１（Ｆ）に設定してある。但し、Ｔ
は、ゲートに加えられる駆動信号のパルス幅に相当する
各ＴＦＴがオンされる時間である。立ち上がり（％）と
しては、各時間Ｔの間にドレイン又はソースに接続され
た画素電極の電圧がどれだけ立ち上がったかを、飽和状
態（完全に立ち上がった状態）を１００％として百分率
で示してある。また、不足電圧（ｍＶ）としては、各立
ち上がりに応じて、書込み電圧に対してソース−ドレイ
ンを介して供給された電荷により実際に画素電極に書込
まれた電圧がどれだけ不足しているかをこれらの電圧の
差として示してある。

【００８６】この表１から分かるように、例えばＴＦＴ
のチャネル長を短く或いはチャネル幅を広くとることに
よって、ＴＦＴのオン抵抗Ｒを低くすればする程、容量
一定の条件下で時定数τ（sec）を小さく出来、更に書
込み電圧一定の条件下でオン電流が増加することにより
十分に画素電極の電圧が立ち上がり、この結果として不
足電圧が少なくなる。より一般には、単位時間当りにＴ
ＦＴが供給可能な電荷を示すＴＦＴの電流供給能力が大
きくなる程、不足電圧は少なくなる。

【００８７】このように一般に、ＴＦＴにおいては電流
供給能力が異なれば不足電圧状況が異なるので、本実施
の形態の構成においても、サンプリング回路３０１のＴ
ＦＴ３０２の電流供給能力をどのように設定するかによ
り、この設定に依存する不足電圧を補うためにプリチャ
ージするプリチャージ回路２０１のＴＦＴ２０２に必要
な電流供給能力が決まってくる。そこで、本実施の形態
では、図９及び図１０に夫々示したサンプリング回路３
０１のＴＦＴ３０２の電流供給能力と、プリチャージす
るプリチャージ回路２０１のＴＦＴ２０２に必要な電流
供給能力との最適化を以下のように行う。

【００８８】即ち、サンプリング回路３０１により画素
電極に画像信号を書込むのに必要な時間は、各画素電極
１１における液晶部分に液晶印加電圧が印加される周波
数であるドット周波数と、画像信号をサンプリング回路
３０１に供給するデータ線駆動回路１０１（シフトレジ
スタ等）の系列数及び方式とに依存する。ここで、本実
施の形態に適用可能な各種の表示モードとして、ＶＧＡ
方式、ＳＶＧＡ方式、ＸＧＡ方式及びＥＷＳ方式等があ
るが、これらの方式についてのドット周波数、水平周波
数、水平帰線期間、プリチャージ時間及び画像選択時間
を図１２の表２に示す。尚、ここでは、垂直周波数は全
て約６０ｋＨｚに設定してあり、水平帰線期間でプリチ
ャージを行うことを想定している。また、画像選択時間
は、サンプリング回路３０１が、データ線３５を順次駆
動する場合並びに６本、１２本及び２４本ずつ同時に駆
動する場合について夫々示してある。

【００８９】図１２に示す表２において、例えばドット
周波数が６５ＭＨｚと比較的高いＸＧＡ方式においてデ
ータ線３５を１２本同時に駆動する場合には、サンプリ
ング回路３０１により一つの画素電極１１に画像信号と
しての電荷を書込むのに必要な時間は、１８０ｎsecの
画像選択時間に対し若干のマージンを見て（前後の画像
信号を書き込むことにより生じるゴースト現象を防止す
るため）約１５０ｎsec（ナノ秒）となる。これに対し
て、例えば水平帰線期間に全てのデータ線３５を同時に
プリチャージする場合に、プリチャージ信号としての電
荷を書込むのに必要な時間は、当該水平帰線期間約４μ
sec（マイクロ秒）に対し、画像信号の極性反転時の遅
延やプリチャージ回路駆動信号の遅延等を考慮して、若
干のマージンを見ると、約２μsecとなる。

【００９０】従ってこの場合には、本願発明者らの考察
によれば、プリチャージ回路２０１のＴＦＴ２０２の電
流供給能力Ａ２は、サンプリング回路３０１のＴＦＴ３
０２の電流供給能力Ａ１の１／１０程度で十分であると
考えられる。同様の考え方で、図１２の表２に示したＶ
ＧＡ方式、ＳＶＧＡ方式、ＸＧＡ方式及びＥＷＳ方式の
夫々について、サンプリング回３０１路のオン電流に対
する、十分にプリチャージするために必要なプリチャー
ジ回路２０１のオン電流の比（即ち、オン電流比）を図
１３の表３に示す。この場合、ＴＦＴのソース−ドレイ
ン間に、同電圧を印加した時のオン電流比を示してあ
る。従って、この印加電圧を変化させると、これらのオ
ン電流比は変化する。

【００９１】図１３に示す表３によれば、十分にプリチ
ャージするために必要なオン電流比は、表示モード及び
駆動方式に依存している。即ち、十分にプリチャージす
るために必要なプリチャージ回路２０１のＴＦＴ２０２
の電流供給能力Ａ２は、表示モード及び駆動方式に依存
する。

【００９２】そこで本実施の形態では、データ線３５一
本に対するサンプリング回路３０１のＴＦＴ３０２の電
流供給能力Ａ１及びプリチャージ回路２０１のＴＦＴ２
０２の電流供給能力Ａ２並びにデータ線３５一本に対し
てサンプリング回路３０１のＴＦＴ３０２がオンされる
時間ΔＴ１（画像信号を書込む時間）及びプリチャージ
回路２０１のＴＦＴ２０２がオンされる時間ΔＴ２（プ
リチャージ信号を書込む時間）との間には、次の式
（１）に示される関係が成立するように、ＴＦＴ２０２
及び３０２を構成する。

【００９３】 （ΔＴ１／ΔＴ２）×Ａ１≦Ａ２ ……（１） ここに、ＴＦＴの電流供給能力とは、オンされた状態の
ＴＦＴが、そのチャネルを介して供給できる電流量であ
り、単位時間当りに供給可能な電荷量に等しい。従っ
て、このような関係が成立すれば、プリチャージ回路２
０１のＴＦＴ２０２の電流供給能力Ａ２は、サンプリン
グ回路３０１から供給される画像信号に対してプリチャ
ージの効果を発揮するために必要なレベル以上となる。
そして、プリチャージ回路２０１のＴＦＴ２０２を、必
要最低限の電流供給能力Ａ２に対応した必要最低限のサ
イズを持つように、即ち、（ΔＴ１／ΔＴ２）×Ａ１≒
Ａ２なる関係が成立するように構成すれば、プリチャー
ジ回路２０１のＴＦＴ２０２ひいてはプリチャージ回路
２０１全体の占有面積をほぼ限界まで小さくできる。

【００９４】以上の結果、サンプリング機能及びプリチ
ャージ機能を、ドット周波数やデータ線駆動回路１０１
の系列数や方式に応じて、必要最低限度の電流供給能力
や必用最低限度のＴＦＴサイズにより夫々実現するサン
プリング回路３０１及びプリチャージ回路２０１が得ら
れる。即ち、ドット周波数やデータ線駆動回路１０１の
系列数や方式に対して、サンプリング回路３０１及びプ
リチャージ回路２０１における電流供給能力やＴＦＴサ
イズの最適化がなされる。

【００９５】ところで図１４に示すように、一般にＴＦ
Ｔのチャネル長に応じてＴＦＴの立ち上がり特性は変化
するため、ＴＦＴをスイッチング素子として用いる場合
のしきい値電圧はチャネル長に応じて変化する。仮に異
なるしきい値電圧のＴＦＴをプリチャージ回路２０１と
サンプリング回路３０１とで用いると、ゲート遅延によ
りプリチャージ回路２０１から供給されるプリチャージ
信号とサンプリング回路３０１から供給される画像信号
とのタイミングを合わせるが実践上困難になってしま
う。

【００９６】そこで、本実施の形態では特に、図９に示
したサンプリング回路３０１のＴＦＴ３０２のチャネル
長ＬＡと図１０に示したプリチャージ回路２０１のＴＦ
Ｔ２０２のチャネル長ＬＢとは、これらのＴＦＴ３０２
及び２０２のしきい値電圧の差が所定の微小値未満とな
る程度に相等しくされている。このような所定の微小値
は、サンプリング回路３０１とプリチャージ回路２０１
とにおけるチャネル長ＬＡ及びＬＢの差に起因したＴＦ
Ｔ特性の相違に基づくゲート遅延による当該液晶装置２
００の表示画像への悪影響が視認不可能な範囲に収まる
ように、チャネル長ＬＡ及びＬＢを徐々に変化させてそ
の影響を見たり計算したりする実験、理論演算、シミュ
レーション等により予め定められる。

【００９７】このようにチャネル長ＬＡとチャネル長Ｌ
Ｂとは、ほぼ同じ長さとされるが、このとき本実施の形
態では更に、図９（ａ）に示したサンプリング回路３０
１のＴＦＴ３０２のチャネル幅ＷＡと、図１０（ａ）に
示したプリチャージ回路２０１のＴＦＴ２０２のチャネ
ル幅ＷＢとの間には、次の式（２）に示される関係が成
立するように、ＴＦＴ２０２及び３０２を構成する。

【００９８】 （ΔＴ１／ΔＴ２）×ＷＡ≦ＷＢ ……（２） このような関係が成立すれば、チャネル幅ＷＢにほぼ比
例するプリチャージ回路２０１のＴＦＴ２０２の電流供
給能力Ａ２は、サンプリング回路３０１から供給される
画像信号に対してプリチャージの効果を発揮するために
必要なレベル以上となる。そして、プリチャージ回路２
０１のＴＦＴ２０２を、必要最低限のチャネル幅ＷＢを
持つように、即ち、（ΔＴ１／ΔＴ２）×ＷＡ≒ＷＢな
る関係が成立するように構成すれば、プリチャージ回路
２０１のＴＦＴ２０２ひいてはプリチャージ回路２０１
全体の占有面積をほぼ限界まで小さくできる。この結
果、サンプリング機能及びプリチャージ機能を、ドット
周波数やデータ線駆動回路１０１の系列数や方式に応じ
て、必要最低限度のチャネル幅ＷＡ及びＷＢにより夫々
実現するサンプリング回路２０１及びプリチャージ回路
３０１が得られる。即ち、サンプリング回路３０１及び
プリチャージ回路２０１におけるＴＦＴチャネル幅の最
適化がなされる。

【００９９】前述のようにＴＦＴ２０２及び２０３は、
オフ時にドレイン電極−ソース電極間に保持された保持
電圧がチャネルを介してリークするため、チャネル長を
短くするのには一定の制限が課せられるが、本実施の形
態によれば、チャネル長ＬＡ及びＬＢを適当な長さでほ
ぼ同じにしておき、プリチャージ回路２０１のＴＦＴ２
０２のチャネル幅ＷＢをほぼ限界まで小さく出来る。

【０１００】更に本実施の形態では、図９（ｂ）及び図
１０（ｂ）に示したように、ＴＦＴ２０２及び３０２
は、夫々ＬＤＤ構造を持つが、これらのＬＤＤ長ＬＤＤ
Ａ及びＬＤＤＢとは、上述のチャネル長ＬＡ及びＬＢの
場合と同様に、ほぼ等しくされている。そして、このと
き特に、サンプリング回路３０１のＴＦＴ３０２のチャ
ネル幅ＷＡ（図９（ａ）参照）と、プリチャージ回路２
０１のＴＦＴ２０２のチャネル幅ＷＢ（図１０（ａ）参
照）との間に、前述の式（２）に示される関係が成立す
るようにＴＦＴ３０２及び２０２は構成されているの
で、チャネル幅ＷＢにほぼ比例する、ＴＦＴ２０２の電
流供給能力Ａ２は、サンプリング回路３０１から供給さ
れる画像信号に対してプリチャージの効果を発揮するた
めに必要なレベル以上となる。この結果、サンプリング
回路３０１及びプリチャージ回路２０１におけるＬＤＤ
構造を持つＴＦＴについてのチャネル幅の最適化がなさ
れる。尚、ＴＦＴ２０２及び３０２は夫々、オフセット
構造のＴＦＴとしてもよいし、セルフアライン型のＴＦ
Ｔとしてもよいことは言うまでもない。

【０１０１】以上の実施の形態では、プリチャージ回路
２０１が、プリチャージ信号を画像信号の水平帰線期間
に、複数のデータ線に対し同時に供給するように構成さ
れている。この場合、プリチャージ回路２０１には、複
数のデータ線３５に対応する比較的高い電流供給能力Ａ
２が必要となるが、前述の式（１）或いは（２）に示さ
れる関係が成立するようにＴＦＴ２０２及び３０２は夫
々構成されているので、この電流供給能力Ａ２は、プリ
チャージの効果を発揮するために必要なレベル以上とな
る。但し、このようにプリチャージ信号を水平帰線期間
に同時に供給しなくても、上述した本願独自の電流供給
能力及びＴＦＴサイズの最適化という効果は得られる。
例えば、サンプリング回路３０１のＴＦＴ３０２は、デ
ータ線駆動回路１０１が有するシフトレジスタから順次
供給される転送信号により夫々（例えば、１本ずつ順次
に若しくは３本、６本、１２本、２４本等ずつ同時に順
次に）オンされて、画像信号を転送信号の周期で複数の
データ線３５に夫々供給し、且つプリチャージ回路２０
１のＴＦＴ２０２は、転送信号により夫々オンされて、
プリチャージ信号を転送信号の周期に対応する期間だけ
画像信号に先行して複数のデータ線３５に夫々順次供給
するように構成してもよい。この場合には、プリチャー
ジ回路２０１には、各データ線３５に対応する比較的低
い電流供給能力Ａ２が必要となるが、前述の式（１）或
いは（２）に示される関係が成立するようにＴＦＴ２０
２及び３０２は夫々構成されているので、やはり、この
電流供給能力Ａ２は、プリチャージの効果を発揮するた
めに必要なレベル以上となる。このように構成すると、
プリチャージ回路２０１の構成が若干複雑になるが電荷
供給のための負荷が軽減される利点が得られる。

【０１０２】（液晶装置の動作）次に、以上のように構
成された液晶装置２００の動作について図１及び図２を
参照して説明する。

【０１０３】先ず、走査線駆動回路１０４は、所定タイ
ミングで走査線３１に走査信号をパルス的に線順次で印
加する。

【０１０４】これと並行して、例えば６つの画像入力信
号線ＶＩＤ１〜ＶＩＤ６から６つのパラレルな画像信号
を受けると、サンプリング回路３０１は、これらの画像
信号をサンプリングする。データ線駆動回路１０１は、
走査線駆動回路１０４がゲート電圧を印加するタイミン
グに合わせて、６本の画像入力信号線ＶＩＤ１〜ＶＩＤ
６夫々について一つのデータ線毎にサンプリング回路駆
動信号を供給して、サンプリング回路３０１のＴＦＴ３
０２をオン状態とする。これにより、隣接する６本のデ
ータ線３５に対して、サンプリング回路３０１にサンプ
リングされた画像信号を同時に印加し、更にこのような
画像信号の印加を６本のデータ線３５からなるグループ
毎に順次行う。即ち、データ線駆動回路１０１とサンプ
リング回路３０１により、６相展開されて画像入力信号
線ＶＩＤ１〜ＶＩＤ６から入力された６つのパラレルな
画像信号は、データ線３５に供給される。

【０１０５】他方で、各画像信号に先行するタイミング
で、プリチャージ回路２０１は、プリチャージ信号を各
データ線３５に供給する。より具体的には、プリチャー
ジ回路２０１は、プリチャージ信号（ＮＲＳ）をデータ
線３５に書き込むための電源をプリチャージ信号線２０
６から受けつつ、プリチャージ回路駆動信号線２０６を
介して入力されるプリチャージ回路駆動信号（ＮＲＧ）
に応じてＴＦＴ２０２をオン状態とし、プリチャージ信
号（ＮＲＳ）をデータ線３５に書き込む（図２参照）。

【０１０６】このように、走査信号（ゲート電圧）及び
画像信号（ソース電圧）の両方が印加されたＴＦＴ３０
においては、ソース領域３４、半導体層３２に形成され
たチャネル及びドレイン領域３６を介して画素電極１１
に電圧が印加される。そして、この画素電極１１の電圧
は、ソース電圧が印加された時間よりも例えば３桁も長
い時間だけ蓄積容量７０（図７参照）により維持され
る。特に本実施の形態では、液晶を交流駆動するため
に、１フィールド或いは１フレームといった所定周期毎
にソース電圧の電圧極性が反転されるが、上述のように
各画像信号がＴＦＴ３０に供給される前に、各データ線
３５には、好ましくは中間階調レベルの画素データに相
当するプリチャージ信号が供給されているので、画像信
号を書込む際の負荷は軽減されており、データ線３５の
電位レベルは、前回に印加された電圧レベルによらずに
安定している。このため、今回の画像信号を各データ線
３５（ソース電極）に安定した電位により供給すること
ができる。

【０１０７】以上のように、画素電極１１に電圧が印加
されると、液晶層５０におけるこの画素電極１１と共通
電極２１とに挟まれた部分における液晶の配向状態が変
化し、ノーマリーホワイトモードであれば、印加された
電圧に応じて入射光がこの液晶部分を通過不可能とさ
れ、ノーマリーブラックモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過可能とされ、全
体として液晶パネル１０からは画像信号に応じたコント
ラストを持つ光が出射する。この際、本実施の形態では
特に、多相展開された画像信号をサンプリング回路３０
１によりサンプリングし、データ線３５に供給するの
で、高周波数の画像信号を各データ線に所定のタイミン
グで安定的に走査信号と同期して供給できる。更に、プ
リチャージ回路２０１から画像信号に先行してプリチャ
ージ信号が供給されているので、コントラスト比の向
上、データ線３５の電位レベルの安定、表示画面上のラ
インむらの低減等が図られ、液晶パネル１０の画面表示
領域には、高品位の画像が表示される。

【０１０８】以上説明した液晶装置においては、データ
線駆動回路１０１及び走査線駆動回路１０４をＴＦＴア
レイ基板１の上に設ける代わりに、例えばＴＡＢ（テー
プオートメイテッドボンディング基板）上に実装された
駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けら
れた異方性導電フィルムを介して電気的及び機械的に接
続するようにしてもよい。また、サンプリング回路２０
１、プリチャージ回路３０１及び検査回路のうちのいず
れか一つのみを周辺見切り５３下に形成し、残りをＴＦ
Ｔアレイ基板１上の周辺部分に形成してもよいし、或い
は周辺見切り５３の下のスペースを利用せずに、これら
全ての回路をＴＦＴアレイ基板１上の周辺部分に形成し
てもよい。

【０１０９】更にまた、以上の実施の形態において、特
開平９−１２７４９７号公報、特公平３−５２６１１号
公報、特開平３−１２５１２３号公報、特開平８−１７
１１０１号公報等に開示されているように、ＴＦＴアレ
イ基板１上においてＴＦＴ３０に対向する位置（即ち、
ＴＦＴ３０の少なくともチャネル領域下側）にも、例え
ば高融点金属からなる遮光層を設けてもよい。このよう
にＴＦＴ３０の下側にも遮光層を設ければ、ＴＦＴアレ
イ基板１の側からの戻り光等がＴＦＴ３０に入射するの
を未然に防ぐことができる。

【０１１０】（電子機器）次に、以上詳細に説明した液
晶装置２００を備えた電子機器の実施の形態について図
１５から図１９を参照して説明する。

【０１１１】先ず図１５に、このように液晶装置２００
を備えた電子機器の概略構成を示す。

【０１１２】図１５において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、前述の走査
線駆動回路１０４及びデータ線駆動回路１０１を含む駆
動回路１００４、前述のように周辺見切り下にプリチャ
ージ回路及びサンプリング回路が設けられた液晶パネル
１０、クロック発生回路１００８並びに電源回路１０１
０を備えて構成されている。表示情報出力源１０００
は、ＲＯＭ（Read OnlyMemory）、ＲＡＭ（Random Ac
cess Memory）、光ディスク装置などのメモリ、同調回
路等を含み、クロック発生回路１００８からのクロック
信号に基づいて、所定フォーマットの画像信号などの表
示情報を表示情報処理回路１００２に出力する。表示情
報処理回路１００２は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKと共に駆動回路１
００４に出力する。駆動回路１００４は、走査線駆動回
路１０４及びデータ線駆動回路１０１によって前述の駆
動方法により液晶パネル１０を駆動する。電源回路１０
１０は、上述の各回路に所定電源を供給する。尚、液晶
パネル１０を構成するＴＦＴアレイ基板の上に、駆動回
路１００４を搭載してもよく、これに加えて表示情報処
理回路１００２を搭載してもよい。

【０１１３】次に図１６から図１９に、このように構成
された電子機器の具体例を夫々示す。

【０１１４】図１６において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶パネル１０を含む
液晶表示モジュールを３個用意し、夫々ＲＧＢ用のライ
トバルブ１０Ｒ、１０Ｇ及び１０Ｂとして用いた投写型
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、白色光源のランプユニット１１０２から
投写光が発せられると、ライトガイド１１０４の内部
で、複数のミラー１１０６を介して、２枚のダイクロイ
ックミラー１１０８によって、ＲＧＢの３原色に対応す
る光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライト
バルブ１０Ｒ、１０Ｇ及び１０Ｂに夫々導かれる。そし
て、ライトバルブ１０Ｒ、１０Ｇ及び１０Ｂにより夫々
変調された３原色に対応する光成分は、ダイクロイック
プリズム１１１２により再度合成された後、投写レンズ
１１１４を介してスクリーンなどにカラー画像として投
写される。

【０１１５】図１７において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶パネル１０がトップカバーケース内に備えら
れており、更にＣＰＵ、メモリ、モデム等を収容すると
共にキーボード１２０２が組み込まれた本体１２０４を
備えている。

【０１１６】図１８において、電子機器の他の例たるペ
ージャ１３００は、金属フレーム１３０２内に前述の駆
動回路１００４がＴＦＴアレイ基板上に搭載されて液晶
表示モジュールをなす液晶パネル１０が、バックライト
１３０６ａを含むライトガイド１３０６、回路基板１３
０８、第１及び第２のシールド板１３１０及び１３１
２、二つの弾性導電体１３１４及び１３１６、並びにフ
ィルムキャリアテープ１３１８と共に収容されている。
この例の場合、前述の表示情報処理回路１００２（図１
５参照）は、回路基板１３０８に搭載してもよく、液晶
パネル１０のＴＦＴアレイ基板上に搭載してもよい。更
に、前述の駆動回路１００４を回路基板１３０８上に搭
載することも可能である。

【０１１７】尚、図１８に示す例はページャであるの
で、回路基板１３０８等が設けられている。しかしなが
ら、駆動回路１００４や更に表示情報処理回路１００２
を搭載して液晶表示モジュールをなす液晶パネル１０の
場合には、金属フレーム１３０２内に液晶パネル１０を
固定したものを液晶装置として、或いはこれに加えてラ
イトガイド１３０６を組み込んだバックライト式の液晶
装置として、生産、販売、使用等することも可能であ
る。

【０１１８】また図１９に示すように、駆動回路１００
４や表示情報処理回路１００２を搭載しない液晶パネル
１０の場合には、駆動回路１００４や表示情報処理回路
１００２を含むＩＣ１３２４がポリイミドテープ１３２
２上に実装されたＴＣＰ（Tape Carrier Package）１
３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。

【０１１９】以上図１６から図１９を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、ワー
クステーション、携帯電話、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた装置等などが図１５に示した電子
機器の例として挙げられる。

【０１２０】以上説明したように、本実施の形態によれ
ば、相対的に画面表示領域が大きく且つ高品位の画像表
示が可能な液晶装置２００を備えた各種の電子機器を実
現できる。

【０１２１】

【発明の効果】以上詳細に説明したように請求項１に記
載の液晶装置によれば、サンプリング機能及びプリチャ
ージ機能を、ドット周波数やデータ線駆動回路の系列数
や方式に応じて、必要最低限度の電流供給能力や必用最
低限度のＴＦＴサイズにより夫々実現するサンプリング
回路及びプリチャージ回路を得ることが可能となる。更
に、このようにＴＦＴサイズを小さく抑えれば、ゲート
容量の大きさに依存するプリチャージの遅延をも最小限
度に抑えることができ、より正確なタイミングでサンプ
リングやプリチャージを行うことも可能となる。このよ
うに、本願発明により、サンプリング回路及びプリチャ
ージ回路における電流供給能力やＴＦＴサイズの最適化
が図られ、液晶パネルや液晶表示モジュールのサイズと
比較して相対的に有効表示面積を大きくでき、同時に、
より高品位の画像を表示することも可能となる。

【０１２２】請求項２に記載の液晶装置によれば、サン
プリング機能及びプリチャージ機能を、ドット周波数や
データ線駆動回路の系列数や方式に応じて、必要最低限
度のチャネル幅により夫々実現するサンプリング回路及
びプリチャージ回路を得ることが可能となる。更に、こ
のようにチャネル幅を小さく抑えれば、ゲート容量の大
きさに依存するプリチャージの遅延をも最小限度に抑え
ることができ、より正確なタイミングでサンプリングや
プリチャージを行うことも可能となる。特に、前述のよ
うにプリチャージ回路の第２ＴＦＴは、オフ時に保持電
圧がチャネルを介してリークするため、チャネル長を短
くするのには一定の制限が課せられるが、本願発明によ
れば、第１及び第２ＴＦＴの間でチャネル長を適当な長
さでほぼ同じにしておき、第２ＴＦＴのチャネル幅をほ
ぼ限界まで小さく出来るので、該リークの問題にも適切
に対処できる。

【０１２３】請求項３に記載の液晶装置によれば、ＬＤ
Ｄ構造を持ちショートチャネル効果が低減されたＴＦＴ
からなる高性能のサンプリング回路及びプリチャージ回
路においてＴＦＴサイズの最適化を図ることが出来る。

【０１２４】請求項４に記載の液晶装置によれば、画像
信号の水平帰線期間に複数のデータ線に同時にプリチャ
ージ回路を供給する比較的簡単な構成のプリチャージ回
路において、ＴＦＴサイズの最適化を図ることが出来
る。

【０１２５】請求項５に記載の液晶装置によれば、デー
タ線にプリチャージ信号を順次供給すればよいので、比
較的低い電流供給能力を持つＴＦＴからなるプリチャー
ジ回路において、ＴＦＴサイズの最適化を図ることが出
来る。

【０１２６】請求項６に記載の電子機器によれば、電子
機器は、上述した本願発明の液晶装置を備えているの
で、電子機器の全体のサイズに対して画面表示領域が大
きく且つ高品位の画像表示が可能な、液晶プロジェク
タ、パーソナルコンピュータ、ページャ等の様々な電子
機器を実現可能となる。

【図面の簡単な説明】

【図１】 液晶装置の実施の形態におけるＴＦＴアレイ
基板上に形成された各種配線、周辺回路等のブロック図
である。

【図２】 プリチャージ回路のタイミングチャートであ
る。

【図３】 図１の液晶装置の全体構成を示す平面図であ
る。

【図４】 図１の液晶装置の全体構成を示す断面図であ
る。

【図５】 液晶装置に設けられたプリチャージ回路を構
成するＴＦＴの回路図である。

【図６】 液晶装置に設けられたサンプリング回路を構
成するＴＦＴの回路図である。

【図７】 液晶装置に備えられた液晶パネルを構成する
ＴＦＴアレイ基板上のＴＦＴ素子示す断面図である。

【図８】 図７の液晶パネルを構成するＴＦＴアレイ基
板上の画面表示領域を形成する隣接した画素群の平面図
である。

【図９】 液晶装置に設けられたサンプリング回路を各
種寸法と共に示す平面図（ａ）及び断面図（ｂ）であ
る。

【図１０】 液晶装置に設けられたプリチャージ回路を
各種寸法と共に示す平面図（ａ）及び断面図（ｂ）であ
る。

【図１１】 サンプリング回路を構成する各種ＴＦＴに
おける不足電圧等を示す表１である。

【図１２】 液晶表示駆動に係る各種表示モードにおけ
るプリチャージ時間、画像選択時間等を示す表２であ
る。

【図１３】 図１２に示した各種モードにおけるプリチ
ャージ回路とサンプリング回路とのオン電流比を示す表
３である。

【図１４】 チャネル長を変化させた場合のＴＦＴの立
ち上がり特性の変化を示す特性図である。

【図１５】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図１６】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。

【図１７】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【図１８】 電子機器の一例としてのページャを示す分
解斜視図である。

【図１９】 電子機器の一例としてのＴＣＰを用いた液
晶装置を示す斜視図である。

【符号の説明】

１…ＴＦＴアレイ基板 ２…対向基板 １０…液晶パネル １１…画素電極 １２…配向膜 ２１…共通電極 ２２…配向膜 ２３…ブラックマトリクス ３０…ＴＦＴ ３１…走査線（ゲート電極） ３２…半導体層 ３３…ゲート絶縁層 ３４…ソース領域 ３５…データ線（ソース電極） ３６…ドレイン領域 ３７、３８…コンタクトホール ４１…第１層間絶縁層 ４２…第２層間絶縁層 ４３…第３層間絶縁層 ５０…液晶層 ５２…シール材 ５３…周辺見切り ７０…蓄積容量 １０１…データ線駆動回路 １０２…実装端子 １０４…走査線駆動回路 ２００…液晶装置 ２０１…プリチャージ回路 ２０２…ＴＦＴ ２０４…プリチャージ信号線 ２０６…プリチャージ回路駆動信号線 ３０１…サンプリング回路 ３０２…ＴＦＴ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 一対の基板間に液晶が挟持されてなり、
   前記一対の基板の一方の基板上には、画像信号が供給さ
   れる複数のデータ線と、前記複数のデータ線に交差する
   複数の走査線と、前記複数のデータ線と走査線に接続さ
   れた複数のスイッチング素子と、前記複数のスイッチン
   グ素子に接続された複数の画素電極と、前記複数のデー
   タ線と前記画像信号の信号源との間に夫々介在する複数
   の第１薄膜トランジスタを有し、該複数の第１薄膜トラ
   ンジスタが夫々オンされることで、前記画像信号をサン
   プリングした後に前記複数のデータ線に夫々供給するサ
   ンプリング回路と、前記複数のデータ線と所定電圧値の
   プリチャージ信号が供給されるプリチャージ信号線との
   間に夫々介在する複数の第２薄膜トランジスタを有し、
   該複数の第２薄膜トランジスタが夫々オンされること
   で、前記複数のデータ線に前記プリチャージ信号を前記
   画像信号に先行して夫々供給するプリチャージ回路とを
   備えており、前記データ線一本に対する前記第１薄膜ト
   ランジスタの電流供給能力Ａ１及び前記第２薄膜トラン
   ジスタの電流供給能力Ａ２並びに前記データ線一本に対
   して前記第１薄膜トランジスタがオンされる時間ΔＴ１
   及び前記第２薄膜トランジスタがオンされる時間ΔＴ２
   との間に、（ΔＴ１／ΔＴ２）×Ａ１≦Ａ２なる関係が
   成立するように前記第１及び第２薄膜トランジスタが夫
   々構成されていることを特徴とする液晶装置。
2. 【請求項２】 前記第１薄膜トランジスタのチャネル長
   と前記第２薄膜トランジスタのチャネル長とは、前記第
   １及び第２薄膜トランジスタのしきい値電圧の差が所定
   の微小値未満となる程度に相等しく、前記第１薄膜トラ
   ンジスタのチャネル幅Ｗ１と前記第２薄膜トランジスタ
   のチャネル幅Ｗ２との間に、 （ΔＴ１／ΔＴ２）×Ｗ１≦Ｗ２ なる関係が成立するように前記第１及び第２薄膜トラン
   ジスタが夫々構成されていることを特徴とする請求項１
   に記載の液晶装置。
3. 【請求項３】 前記第１及び第２薄膜トランジスタは夫
   々ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
   構造を持ち、前記第１薄膜トランジスタのＬＤＤ長と前
   記第２薄膜トランジスタのＬＤＤ長とは、前記第１及び
   第２薄膜トランジスタのしきい値電圧の差が前記所定の
   微小値未満となる程度に相等しいことを特徴とする請求
   項２に記載の液晶装置。
4. 【請求項４】 前記プリチャージ回路は、前記画像信号
   の水平帰線期間に前記プリチャージ信号を前記複数のデ
   ータ線に同時に供給することを特徴とする請求項１から
   ３のいずれか一項に記載の液晶装置。
5. 【請求項５】 前記複数の第１薄膜トランジスタは、デ
   ータ線駆動回路が有するシフトレジスタから順次供給さ
   れる転送信号により夫々オンされて、前記画像信号を前
   記転送信号の周期で前記複数のデータ線に夫々供給し、
   前記複数の第２薄膜トランジスタは、前記転送信号によ
   り夫々オンされて、前記プリチャージ信号を前記転送信
   号の周期に対応する期間だけ前記画像信号に先行して前
   記複数のデータ線に夫々順次供給することを特徴とする
   請求項１から３のいずれか一項に記載の液晶装置。
6. 【請求項６】 請求項１から５に記載の液晶装置を備え
   たことを特徴とする電子機器。