Nothing Special   »   [go: up one dir, main page]

JPH11154694A - ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 - Google Patents

ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法

Info

Publication number
JPH11154694A
JPH11154694A JP9320742A JP32074297A JPH11154694A JP H11154694 A JPH11154694 A JP H11154694A JP 9320742 A JP9320742 A JP 9320742A JP 32074297 A JP32074297 A JP 32074297A JP H11154694 A JPH11154694 A JP H11154694A
Authority
JP
Japan
Prior art keywords
thin film
wafer
bump
probe card
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9320742A
Other languages
English (en)
Inventor
Tomoyuki Nakayama
知之 中山
Yoshiro Nakada
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9320742A priority Critical patent/JPH11154694A/ja
Publication of JPH11154694A publication Critical patent/JPH11154694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 ウェハ一括型測定検査のための精度の高いア
ライメント方法と、そのようなアライメント方法に適し
たプローブカードの製造方法を提供する。 【解決手段】 バンプ付き薄膜のバンプの配置に基づい
て、あらかじめ、バンプ付き薄膜43にアライメントマ
ーク41を付加しておき、測定検査対象となるウェハの
電極に対してバンプ付き薄膜43のバンプ42をコンタ
クトさせる前に、アライメントマーク41を基準にし
て、ウェハとプローブカードとの位置合わせを行う。バ
ンプ42を基準にしてアライメントを行う場合に問題と
なるバンプ位置ずれの影響をほとんど受けることなく短
時間で高精度のアライメントを実行できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェハ一括型測定
検査用アライメント方法およびプローブカードの製造方
法に関する。
【0002】
【従来の技術】近年、半導体集積回路装置(以後、「半
導体装置」と称する。)を搭載した電子機器の小型化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小型化及び低価格化の要求が強くなってい
る。
【0003】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミクスにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態(以後、この状態の半導体装置をベアチップと称
する。)で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。
【0004】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して1個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。
【0005】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの電極に電源電圧や信号を同時に印加し、
該複数の半導体チップを動作させる必要がある。このた
めには、非常に多く(通常、数千個以上)のプローブ針
を持つプローブカードを用意する必要があるが、このよ
うにするには、従来のニードル型プローブカードではピ
ン数の点からも価格の点からも対応できない。
【0006】そこで、ウェハ上の多数のパッド電極に対
してプローブ電極を一括的にコンタクトできるプローブ
カードが提案されている(特開平7−231019号公
報)。この技術によれば、プローブカードに多数のバン
プを形成し、これらのバンプをプローブ電極として用い
る。
【0007】
【発明が解決しようとする課題】上記バンプを備えたプ
ローブカードによれば、プローブカード上の多数のバン
プを、対応するウェハ上の多数のパッド電極に確実にコ
ンタクトさせる必要がある。このようなコンタクトを達
成するには、プローブカード上のバンプ配置とウェハ上
のパッド電極配置とを観測しながら、両者の位置合わせ
(アライメント)を精度良く行わなければならない。ア
ライメントは、アライメント装置の特定部分に固定され
たプローブカードのバンプを基準にして、ウェハの位置
を相対的に移動させることによって実行される。
【0008】しかしながら、プローブカードのバンプは
位置ずれを起こしやいため、基準とするバンプの位置ず
れによって正確なアレイメントが達成できない場合があ
る。
【0009】本発明は斯かる問題に鑑みてなされたもの
であり、その目的とするところは、ウェハ一括型測定検
査のための精度の高いアライメント方法と、そのような
アライメント方法に適したプローブカードの製造方法を
提供することにある。
【0010】
【課題を解決するための手段】本発明のアライメント方
法は、ウェハ一括型測定検査用プローブカードに取り付
けられるバンプ付き薄膜のバンプの配置に基づいて、あ
らかじめ、前記バンプ付き薄膜にアライメントマークを
付加する工程と、測定検査対象となるウェハの電極に対
して前記バンプ付き薄膜の前記バンプをコンタクトさせ
る前に、前記アライメントマークを基準にして、前記ウ
ェハと前記プローブカードとの位置合わせを行う工程と
を包含する。
【0011】前記バンプ付き薄膜に前記アライメントマ
ークを付加する工程は、前記バンプ付き薄膜の前記バン
プの位置ずれを考慮して、前記アライメントマークの形
成位置を決定する工程を含んでいることが好ましい。
【0012】前記バンプ付き薄膜に前記アライメントマ
ークを付加する工程は、前記バンプ付き薄膜に対してエ
ネルギービームを照射し、前記アライメントマークとし
て機能する開口部を前記バンプ付き薄膜に形成する工程
を含んでもよい。
【0013】本発明のプローブカードの製造方法は、ウ
ェハ一括型測定検査用プローブカードの製造方法であっ
て、前記プローブカードを構成する多層配線基板を形成
する工程と、バンプ付き薄膜を形成する工程と、前記バ
ンプ付き薄膜のバンプの配置に基づいて、あらかじめ、
前記バンプ付き薄膜にアライメントマークを付加する工
程とを包含してもよい。
【0014】前記バンプ付き薄膜を形成する工程は、導
電層と絶縁層とが積層した二層構造の薄膜を剛性リング
に張り付ける工程と、前記薄膜にバンプを形成する工程
と、前記薄膜から前記導電層の不要部分を除去する工程
とを包含してもよい。本発明の他のアライメント方法
は、測定検査対象となるウェハの電極に対してウェハ一
括型測定検査用プローブカードのバンプをコンタクトさ
せるためのアライメント方法であって、前記バンプの配
置に基づいて、あらかじめ、アライメントマークが形成
されたプローブカードを用い、前記アライメントマーク
を基準にして、前記ウェハと前記プローブカードとの位
置合わせを行う。
【0015】前記アライメントマークは、前記バンプの
位置ずれを考慮して決定された位置に設けられているこ
とが好ましい。
【0016】本発明による他のアライメント方法は、測
定検査対象となるウェハの上に位置する電極に対してウ
ェハ一括型検査測定用プローブカードのバンプ電極をコ
ンタクトさせるためのアライメント方法であって、前記
バンプ電極のうち、キーとなる複数のバンプ電極を含む
複数のバンプ電極の配置をあらかじめ測定する工程と、
前記キーとなる複数のバンプ電極の位置ズレ量を計算
し、記録する工程と、前記記録した位置ズレ量だけ、前
記キーとなる複数のバンプ電極の位置をずらして前記ウ
ェハとの位置あわせを行う工程とを包含する。
【0017】
【発明の実施の形態】まず、本発明の理解を容易にする
ため、本発明にかかるアライメント方法が適用されるウ
ェハ一括型の測定・検査技術を説明する。
【0018】図1には、ウェハ上の多数のパッド電極に
対してプローブ電極を一括的にコンタクトできるプロー
ブカード1が示されている。測定・検査の対象となる素
子・回路が形成されたウェハ(例えば直径200mmの
シリコンウェハ)2は、チップ状に分割されることな
く、そのままの状態でウェハトレイ3上に載置される。
測定・検査に際して、ウェハ2はプローブカード1とウ
ェハトレイ3との間に挟まれる。プローブカード1とウ
ェハトレイ3との間にできる僅かな空間は、シールリン
グ4によって大気からシールされる。その空間を真空バ
ルブ5を介して減圧する(例えば大気圧に比べて200
ミリトール程度減圧する)ことにより、プローブカード
1は大気圧の力をかりて均等にウェハ2を押圧する。そ
の結果、プローブカード1のプローブ電極は、広いウェ
ハ2の全面にわたって均等な力でウェハ2上のパッド電
極を押圧することができる。プローブカード1上の多数
のプローブ電極がウェハ2上の所定のパッド電極と確実
に接触するためには、接触の前に、プローブカード1と
ウェハ2との間のアライメントを高精度で実行する必要
がある。
【0019】このようなウェハ一括型の測定・検査技術
によれば、ウェハ2の全面に形成された数千から数万個
以上の多数のパッド電極に対して、プローブカード1に
形成した多数のプローブ電極を同時にしかも確実にコン
タクトさせることができる。
【0020】図2は、本発明にかかるプローブカード2
0の断面構成例を示している。
【0021】このプローブカード20は、測定・検査装
置に電気的に接続されることになる多層配線基板21
と、バンプ付きポリイミド薄膜22と、局在型異方導電
性ゴム23とを少なくとも備えている。局在型異方導電
性ゴム23は、多層配線基板21の電極配線21bとバ
ンプ付きポリイミド薄膜22のバンプ22bとを電気的
に接続する弾性部材である。図2では、上記3つの部材
21〜23が縦方向に分離された状態が示されている
が、これらの部材21〜23を密着固定することによ
り、一枚のプローブカード20が形成される。
【0022】多層配線基板21としては、ガラス基板2
1a上に多層配線21bが形成されたものを使用でき
る。ガラス基板21aは、広い面積にわたって高い平坦
性を持つものが比較的容易に作製され得るので好まし
い。また、ガラスの熱膨張係数はシリコンウェハの熱膨
張係数に近いため、ガラスは、特にバーンイン用プロー
ブカードの多層配線基板の材料として好適である。
【0023】多層配線21bの形成は、公知の薄膜堆積
技術とパターニング技術を用いて行える。たとえば、銅
(Cu)などの導電性薄膜をスパッタリング法等により
ガラス基板21a上に堆積した後、フォトリソグラフィ
およびエッチング工程で導電性薄膜をパターニングすれ
ば、任意のパターンを持った配線21bを形成すること
ができる。異なるレベルの配線21bは、層間絶縁膜2
1cにより分離される。層間絶縁膜21cは、たとえば
ポリイミド薄膜をスピンコート等の方法でガラス基板2
1a上に形成することで得られる。多層配線21bは、
面内に二次元的に配列される多数のバンプ(プローブ電
極)22bをプローブカード20の周辺領域に設けられ
た不図示の接続電極やコネクタにに電気的に接続し、外
部の検査装置や検査回路とプローブ電極22bとの電気
的接続を可能にするものである。
【0024】バンプ付きポリイミド薄膜22は、たとえ
ば次のようにして得られる。まず、厚さ18μm程度の
ポリイミド薄膜22aと厚さ35μm程度の銅薄膜とが
二層になった基材に多数の開口部(内径20〜30μm
程度)を設ける。電解メッキなどの方法を用いて各開口
部をNi等の金属材料で埋め込み、バンプ22bを形成
する。ポリイミド薄膜22aから銅薄膜の不要部分をエ
ッチングで除去すれば、図示されるようなバンプ付きポ
リイミド薄膜22が得られる。バンプ22bの高さは、
一例としては、約20μm程度である。バンプの横方向
サイズは、40μm程度である。ポリイミド薄膜22a
のどの位置にバンプ22bを形成するかは、測定対象の
ウェハ25のどの位置にパッド電極26が形成されてい
るかに依存して決定される。
【0025】局在型異方導電性ゴム23は、シリコーン
製ゴムのシート(厚さ200μm程度)23a内の特定
箇所に導電性粒子23bが配置されており、その箇所で
導通方向(膜厚方向)に鎖状につなげたものである。多
層配線基板21とバンプ22bとの間に、弾力性を持っ
たゴムを介在させることにより、ウェハ25上の段差や
ウェハ25のそりの影響を受けることなく、プローブカ
ード20のバンプ22bとウェハ25上の電極26との
間のコンタクトを確実に実現することができる。
【0026】このようなプローブカード20をバーンイ
ン検査に使用する場合、ポリイミド薄膜22aの熱膨張
係数(約16×10-6/℃)とウェハ25の熱膨張係数
(約3×10-6/℃)とが異なるため、バーンインのた
めの加熱時に、ポリイミド薄膜22a上のバンプ22b
の位置がウェハ25上のパッド電極26の位置に対して
横方向にずれてしまう。この位置ずれは、ウェハ25の
中央部よりも周辺部で大きくなり、ウェハ25とプロー
ブカード20との間で正常な電気的コンタクトがとれな
くなる。このような問題を解決するには、特開平7−2
31019号公報に開示されているように、熱膨張係数
がシリコンウェハに近いセラミックリングなどの剛性リ
ング(不図示)にポリイミド薄膜22aを張りつけ、そ
のポリイミド薄膜22aにあらかじめ張力を与えておく
ことが有効である。この場合、ポリイミド薄膜22aを
剛性リングに張りつけてから、バンプ22bを形成する
方がよい。バンプ22bの位置がずれにくいからであ
る。
【0027】上述のような構成を有するプローブカード
20は、アライメント工程を経て検査対象ウェハ25に
接触することになる。
【0028】次に、図2を参照しながら、本発明による
アライメント方法の実施形態を説明する。
【0029】まず、多層配線基板21に、局在型異方電
導性ゴム23およびバンプ付きポリイミド薄膜22が取
り付けられた状態のプローブカード20を、アライメン
ト装置(不図示)の所定位置にホールドする。一方、プ
ローブカード20の真下には、ステージ上にウェハトレ
イ28を載置する。このステージの3軸は、図示されて
いないX軸制御モータ、Y軸制御用モータおよびθ軸制
御用モータ等によって制御される。
【0030】次に、プローブカード用CCDカメラとウ
ェハ用CCDカメラとが一体的に構成された撮像装置等
によって、プローブカード20のバンプ付きポリイミド
薄膜22にあらかじめ設けておいたアライメントマーク
をとらえ、その位置と高さを画像認識装置によって認識
する。本実施形態のアライメントマーク41とバンプ4
2が形成されたポリイミド薄膜43を図4(a)および
(b)に示す。バンプ付きポリイミド薄膜43は、剛性
リング44に張力をもって張り付けられている。剛性リ
ング44は、測定対象ウェハの熱膨張係数に近い熱膨張
係数を持つ材料から形成されている。本実施形態では、
後述するように、ポリイミド薄膜43上に形成したバン
プ42の位置ずれを考慮したうえで最適な位置にアライ
メントマーク41を形成されている。
【0031】ウェハ25は、ウェハトレイ28上に乗せ
られた後、ウェハトレイ28に設けた真空チャックによ
りウェハトレイ28に対してしっかりと固定される。
【0032】その後、撮像装置のウェハ用CCDカメラ
によってウェハ28上の電極26をとらえ、その位置と
高さを画像認識装置によって認識する。ウェハ25およ
びウェハトレイ28のX軸、Y軸およびθ軸の3軸は、
X軸制御モータ、Y軸制御用モータおよびθ軸制御用モ
ータによってアライメントされる。
【0033】アライメント工程が終了すると、Z軸制御
機構によってウェハトレイ28が上昇し、ウェハ25上
のパッド電極26とプローブカード20のバンプ22b
とが物理的にコンタクトする。このとき、プローブカー
ド20とウェハトレイ28との間のシールされた空間を
減圧することにより、各バンプ22bがほぼ均等な力を
もってウェハ25上のパッド電極26を押圧する。
【0034】その後、不図示の駆動回路や検査回路から
の電気信号および電源電圧が、プローブカード20のバ
ンプ22を介してウェハ25上のパッド電極26に供給
される。バーンイン検査の場合、プローブカード20、
ウェハ25およびウェハトレイ28は、図3に示される
ような状態で、一体的にバーンイン装置に挿入され、加
熱される。
【0035】検査・測定の間、および、その前後におい
て、プローブカード20、ウェハ25およびウェハトレ
イ28は、図3に示されるような状態に維持される。前
述の密閉空間が減圧状態にあるウェハトレイ28は、プ
ローブカード20から離脱することなく、これらの部材
は一体的にウェハを狭持している。
【0036】ウェハ一括型の検査・測定が終了すると、
プローブカード20とトレイ28との間にできた密閉空
間の圧力を上昇させ、大気圧程度に回復させる。その結
果、トレイ28はプローブカード20から分離され、中
からウェハ25が取り出される。
【0037】次に、図5(a)および(b)を参照しな
がら、アライメントマークを形成すべき位置の決定方法
を説明する。
【0038】図5(a)は、ポリイミド膜上のバンプの
配置を模式的に示している。図5(a)中、バンプの位
置には、AからPの参照符号が与えられており、各バン
プが所定の位置からずれていることが示されている。こ
の位置ずれは、便宜上、誇張されて描かれている。図5
(b)は、図5(a)の各バンプが接触すべきウェハ上
のパッド電極をウェハ裏面から透過的にみた場合の配置
を模式的に示している。図5(b)のパッド電極にも、
AからPの参照符号が与えられている。各パッド電極の
サイズは、図中、大きく誇張されて描かれている。
【0039】図5(a)では、バンプの配置とは別に、
4個の位置50により定まるマトリックスまたは座標が
模式的に示されている。マトリックスを構成する16個
の小さな正方形の各辺と各正方形内のバンプとの距離L
は正方形ごとに異なっている。ここで、バンプと正方形
のx軸方向に延びる辺との最短距離をLyとし、そのバ
ンプと正方形のy軸方向に延びる辺との最短距離をLx
とする。その場合、バンプが位置ずれのために正方形の
中心からずれて正方形の各辺に近い位置にあるほど、距
離LyおよびLxは小さくなる。図5(a)では、バン
プOについての距離Lyが最も小さく、バンプBについ
ての距離Lyがそれに次いでいる。距離Lxに関して
は、バンプF、バンプLまたはバンプNについて、他の
バンプよりも小さい値が示される。
【0040】このマトリクスが四隅の位置50ととも
に、バンプに対してx軸方向に移動した場合、マトリッ
クスを構成する16個の小さな正方形の各辺と各正方形
内のバンプとの各距離Lxは変化する。正方形ごとに計
算されるこのような距離Lxのうち、最小の値を示す正
方形内にあるバンプは、正方形の中央からx軸方向に沿
って最もずれていると言える。位置50をバンプに対し
てx軸方向に移動した場合において、上記距離Lxの最
小値が最も大きくなるときがある。全く同様にして、位
置50をバンプに対してy軸方向に移動した場合におい
て、上記距離Lyの最小値が最も大きくなるときがあ
る。このようなとき、位置ずれの大きなバンプが、ウェ
ハ上のパッド電極(図5(b))から外れる可能性が最
小になる。すなわち、距離Lyおよび距離Lxの最小値
が最も大きくなるような位置50が最適なアライメント
マーク位置と考えられる。
【0041】このようにして求めた最適位置にアライメ
ントマークをつければ良い。また、このような最適位置
からあらかじめ定められた方向に定められた距離だけシ
フトした位置にアライメントマークをつけても良い。最
適化された図5(a)の位置50と、図5(b)の位置
50とが重なり合うように正確なアライメントが行えれ
ばよい。アライメントマークの数は4個に限定されな
い。アライメントマークとしては、図4(b)に示すよ
うな凸形状の部材をバンプ付きポリイミド薄膜43上に
付着させても良いし、また、レーザビーム等のエネルギ
ービームを用いてバンプ付きポリイミド薄膜43小さな
孔(例えば直径10μmから20μm程度)を設けても
良い。
【0042】なお、図5(b)に示すバンプ配置はあく
までも模式的なものであり、現実のバンプ配置を表現し
ているわけではない。
【0043】アライメント工程において、上記アライメ
ントマーク41を使用する代わりに、その都度、多数の
バンプから適正位置のバンプを選択し、それをアライメ
ントの基準にすることは非常に効率が悪い。本発明のア
ライメント方法によれば、あらかじめ適切な位置にアラ
イメントマーク41を設けているので、アライメント工
程時は、単にアライメントマーク41を見つけ出して、
そのアライメントマーク41を基準にするだけて、適切
なアライメントが実現する。
【0044】ポリイミド薄膜43上のバンプ42は、そ
の製造方法に応じて位置ずれを起こしやすい場合があ
る。例えば、前述したように、ポリイミド薄膜と銅薄膜
とが二層になった基材に多数の開口部(内径20〜30
μm程度)を設けてバンプを形成する方法による場合、
最終的に、銅薄膜の大部分がポリイミド薄膜から除去さ
れる。ポリイミド薄膜43を剛性リング44に張り付け
ることによってポリイミド薄膜43に張力を与えておく
場合、銅薄膜の除去によって、応力の緩和が生じ、銅薄
膜の除去前後でバンプの位置が変動する(応力緩和のた
めのバンプ再配置)。その位置変動の程度は、ポリイミ
ド薄膜43上のバンプ位置や残される銅薄膜のパターン
にも依存する。このため、バンプの位置精度は、悪い場
合に±50μm程度、良くても±20μm程度になる。
このようなバンプをアライメントの基準にすると、精度
の高いアライメントが期待できない。これに対して、本
発明にかかるアライメントマークは±5μm程度以下の
精度で所定の位置に形成される。
【0045】以下に、図2ならびに図4(a)および
(b)を参照しながら、上記アライメントマークを持っ
たプローブカードの製造方法を説明する。
【0046】まず、図2の多層配線基板21を用意す
る。一方、図4(a)および(b)に示す剛性リング4
4にポリイミド薄膜43を張り付けた状態でバンプ42
を形成する。その後、バンプ42の位置ずれを観察す
る。例えば前述した方法を用いて、アライメントマーク
41の最適位置を求める。次に、ポリイミド薄膜43の
適切な位置にアライメントマーク41を形成する。こう
して、バンプ付きポリイミド薄膜43の形成を完了す
る。
【0047】最後に、図2に示すように3つの部材21
〜23を張り付けて、プローブカード20を得る。
【0048】こうして製造したプローブカード20によ
れば、精度の高いアライメント工程が容易に実行でき
る。また、アライメント工程の精度が高まるとともに、
アライメント工程に要する時間も短縮され、製造のスル
ープットが向上するという利点もある。
【0049】なお、バンプ付きのポリイミド薄膜を多層
配線基板21上に取り付けた後に、バンプの配置を考慮
してバンプアライメントマークを形成しても良い。
【0050】また、バンプ位置ずれを考慮して最適なア
ライメントマーク形成位置を決定する際、図5(a)お
よび(b)を参照しながら説明した方法以外の方法を用
いても良い。
【0051】次に、本発明によるアライメント方法の他
の実施形態を説明する。
【0052】前述の実施形態では、図4に示したよう
に、バンプずれが最小となる位置にアライメントマーク
41を形成することにより、アライメント精度の向上を
実現しているが、本実施形態では、特定のバンプをアラ
イメントマークとして用いる。より詳細には、アライメ
ントマークとして用いる特定のバンプ(キーとなる複数
のバンプ)がxおよびy方向にどれだけずれた位置にく
れば、最も最適なアライメントが達成されるかの計算
(最適位置の計算)を行い、それを「位置ずれ」の量と
してプローブカード毎に記録しておく。この位置ずれ量
の計算自体は、例えば、前述の実施形態について説明し
た方法と同様の方法を用いて行われ得る。ただ、本実施
形態では、もとめた最適位置にアライメントマークを設
ける代わりに、キーとなる特定のバンプについて上記
「位置ずれ」が生じるように、ウェハとプローブカード
との配置関係を決定する。
【0053】このアライメント方法によれば、バンプ形
成後にあらためてアライメントマークを形成する必要が
ない。また、バンプ付き薄膜を何回も使用するうちにバ
ンプの全体的な配置関係に変化が生じた場合でも、バン
プ位置の再測定を実行し、キーとなるバンプについて記
憶していた位置ずれ量を更新すれば、最適なアライメン
トが実現可能になる。
【0054】
【発明の効果】本発明のアライメント方法によれば、バ
ンプ付き薄膜のバンプの配置に基づいて、あらかじめ、
バンプ付き薄膜にアライメントマークを付加する工程
と、測定検査対象となるウェハの電極に対してバンプ付
き薄膜のバンプをコンタクトさせる前に、アライメント
マークを基準にして、ウェハとプローブカードとの位置
合わせを行う工程とを包含するため、バンプを基準にし
てアライメントを行う場合に問題となるバンプ位置ずれ
の影響をほとんど受けることなく短時間で高精度のアラ
イメントを実行できる。
【0055】バンプ付き薄膜にアライメントマークを付
加する工程が、バンプ付き薄膜のバンプの位置ずれを考
慮して、アライメントマークの形成位置を決定する工程
を含んでいると、アライメントに対してバンプ位置ずれ
の影響を最小限にすることが可能である。しかも、各ア
ライメント工程時にバンプ位置ずれの程度を実際に観察
する方法に比べて、たった一度アライメントマークの形
成前にバンプ位置ずれの程度を観察すればよいので、各
アライメント工程に要する時間が短縮される。
【0056】バンプ付き薄膜にアライメントマークを付
加する工程が、バンプ付き薄膜に対してエネルギービー
ムを照射し、アライメントマークとして機能する開口部
をバンプ付き薄膜に形成する工程を含む場合、きわめて
容易にしかも高い位置精度でアライメントマークを付加
することができる。
【0057】本発明のプローブカードの製造方法によれ
ば、バンプ付き薄膜を形成する工程の後、バンプ付き薄
膜のバンプの配置に基づいて、あらかじめ、バンプ付き
薄膜にアライメントマークを付加する工程を包含するた
め、高精度のアライメントに適したプローブカードを提
供できる。
【0058】バンプ付き薄膜を形成する工程が、導電層
と絶縁層とが積層した二層構造の薄膜を剛性リングに張
り付ける工程と、薄膜にバンプを形成する工程と、薄膜
から導電層の不要部分を除去する工程とを包含する場
合、特に、導電層除去に起因する応力緩和のため、バン
プ位置の再配置が起こり、バンプ位置ずれが生じやすく
なる。このような場合に、再配置後のバンプの配置に基
づいてアライメントマークを薄膜上に形成すれば、再配
置の影響を除外できる。
【図面の簡単な説明】
【図1】ウェハ一括型の測定・検査技術を説明するため
の斜視図。
【図2】ウェハ一括型の測定・検査技術に用いられるプ
ローブカード、ウェハおよびウェハトレイの構成を示す
断面図。
【図3】測定時におけるプローブカード、ウェハおよび
ウェハトレイの関係を示す断面図。
【図4】(a)は、本発明によるプローブカードに形成
されたアライメントマークを示す平面図、(b)は、そ
の断面図。
【図5】(a)は、バンプの配置を模式的に示す平面
図、(b)は、対応するパッド電極の配置を模式的に示
す平面図。
【符号の説明】
1 プローブカード 2 ウェハ(例えば直径200mmのシリコンウェ
ハ) 3 ウェハトレイ 4 シールリング 5 真空バルブ 20 プローブカード 21 多層配線基板 21a ガラス基板 21b 電極配線 21c 層間絶縁膜 22 バンプ付きポリイミド薄膜 22a ポリイミド薄膜 22b バンプ 23 局在型異方導電性ゴム 25 ウェハ 26 パッド電極 28 ウェハトレイ 41 アライメントマーク 42 バンプ 43 ポリイミド薄膜 44 剛性リング 50 基準位置

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ウェハ一括型測定検査用プローブカード
    に取り付けられるバンプ付き薄膜のバンプの配置に基づ
    いて、あらかじめ、前記バンプ付き薄膜にアライメント
    マークを付加する工程と、 測定検査対象となるウェハの電極に対して前記バンプ付
    き薄膜の前記バンプをコンタクトさせる前に、前記アラ
    イメントマークを基準にして、前記ウェハと前記プロー
    ブカードとの位置合わせを行う工程と、 を包含することを特徴とするアライメント方法。
  2. 【請求項2】 前記バンプ付き薄膜に前記アライメント
    マークを付加する工程は、 前記バンプ付き薄膜の前記バンプの位置ずれを考慮し
    て、前記アライメントマークの形成位置を決定する工程
    を含むことを特徴とする請求項1記載のアライメント方
    法。
  3. 【請求項3】 前記バンプ付き薄膜に前記アライメント
    マークを付加する工程は、 前記バンプ付き薄膜に対してエネルギービームを照射
    し、前記アライメントマークとして機能する開口部を前
    記バンプ付き薄膜に形成する工程を含むことを特徴とす
    る請求項1記載のアライメント方法。
  4. 【請求項4】 ウェハ一括型測定検査用プローブカード
    の製造方法であって、 前記プローブカードを構成する多層配線基板を形成する
    工程と、 バンプ付き薄膜を形成する工程と、 前記バンプ付き薄膜のバンプの配置に基づいて、あらか
    じめ、前記バンプ付き薄膜にアライメントマークを付加
    する工程と、を包含することを特徴とするプローブカー
    ドの製造方法。
  5. 【請求項5】前記バンプ付き薄膜を形成する工程は、 導電層と絶縁層とが積層した二層構造の薄膜を剛性リン
    グに張り付ける工程と、 前記薄膜にバンプを形成する工程と、 前記薄膜から前記導電層の不要部分を除去する工程と、
    を包含することを特徴とする請求項4記載のプローブカ
    ードの製造方法。
  6. 【請求項6】 測定検査対象となるウェハの電極に対し
    てウェハ一括型測定検査用プローブカードのバンプをコ
    ンタクトさせるためのアライメント方法であって、 前記バンプの配置に基づいて、あらかじめ、アライメン
    トマークが形成されたプローブカードを用い、前記アラ
    イメントマークを基準にして、前記ウェハと前記プロー
    ブカードとの位置合わせを行うことを特徴とするアライ
    メント方法。
  7. 【請求項7】 前記アライメントマークは、前記バンプ
    の位置ずれを考慮して決定された位置に設けられている
    ことを特徴とする請求項6記載のアライメント方法。
  8. 【請求項8】 測定検査対象となるウェハの上に位置す
    る電極に対してウェハ一括型検査測定用プローブカード
    のバンプ電極をコンタクトさせるためのアライメント方
    法であって、 前記バンプ電極のうち、キーとなる複数のバンプ電極を
    含む複数のバンプ電極の配置をあらかじめ測定する工程
    と、 前記キーとなる複数のバンプ電極の位置ズレ量を計算
    し、記録する工程と、 前記記録した位置ズレ量だけ、前記キーとなる複数のバ
    ンプ電極の位置をずらして前記ウェハとの位置あわせを
    行う工程と、を包含することを特徴とするアライメント
    方法。
JP9320742A 1997-11-21 1997-11-21 ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 Pending JPH11154694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9320742A JPH11154694A (ja) 1997-11-21 1997-11-21 ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9320742A JPH11154694A (ja) 1997-11-21 1997-11-21 ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法

Publications (1)

Publication Number Publication Date
JPH11154694A true JPH11154694A (ja) 1999-06-08

Family

ID=18124793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9320742A Pending JPH11154694A (ja) 1997-11-21 1997-11-21 ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法

Country Status (1)

Country Link
JP (1) JPH11154694A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007010671A (ja) * 2005-06-30 2007-01-18 Feinmetall Gmbh 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法
US7589543B2 (en) * 2004-12-20 2009-09-15 Matsushita Electric Industrial Co., Ltd. Probe card having a conductive thin film on the surface of an insulating film behind each of the alignment marks each marks comprises a plurality of second bumps
JP2010114470A (ja) * 2010-02-08 2010-05-20 Hoya Corp ウエハ一括コンタクトボード
JP4480796B1 (ja) * 2009-09-02 2010-06-16 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP5368565B2 (ja) * 2010-08-27 2013-12-18 株式会社アドバンテスト 半導体ウェハの試験方法及び半導体ウェハ試験装置
WO2022176143A1 (ja) * 2021-02-19 2022-08-25 日本電子材料株式会社 プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法
US11469344B2 (en) 2020-01-31 2022-10-11 Nichia Corporation Method of producing light-emitting device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589543B2 (en) * 2004-12-20 2009-09-15 Matsushita Electric Industrial Co., Ltd. Probe card having a conductive thin film on the surface of an insulating film behind each of the alignment marks each marks comprises a plurality of second bumps
US7982482B2 (en) 2004-12-20 2011-07-19 Panasonic Corporation Probe card, method of manufacturing the probe card and alignment method
TWI387030B (zh) * 2004-12-20 2013-02-21 Panasonic Corp 探針卡及其製造方法、以及對準方法
JP2007010671A (ja) * 2005-06-30 2007-01-18 Feinmetall Gmbh 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法
JP4480796B1 (ja) * 2009-09-02 2010-06-16 株式会社アドバンテスト 試験装置、試験方法およびプログラム
WO2011027392A1 (ja) * 2009-09-02 2011-03-10 株式会社アドバンテスト 試験装置、試験方法およびプログラム
DE112009005202T5 (de) 2009-09-02 2012-07-19 Advantest Corporation Prüfvorrichtung, Prüfverfahren und Prog ramm
US8493083B2 (en) 2009-09-02 2013-07-23 Advantest Corporation Test apparatus, test method and computer readable medium
JP2010114470A (ja) * 2010-02-08 2010-05-20 Hoya Corp ウエハ一括コンタクトボード
JP5368565B2 (ja) * 2010-08-27 2013-12-18 株式会社アドバンテスト 半導体ウェハの試験方法及び半導体ウェハ試験装置
US11469344B2 (en) 2020-01-31 2022-10-11 Nichia Corporation Method of producing light-emitting device
WO2022176143A1 (ja) * 2021-02-19 2022-08-25 日本電子材料株式会社 プローブカード用アライメントチップ、プローブカード及びプローブカード補修方法

Similar Documents

Publication Publication Date Title
US6215321B1 (en) Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor
US7982482B2 (en) Probe card, method of manufacturing the probe card and alignment method
US7227370B2 (en) Semiconductor inspection apparatus and manufacturing method of semiconductor device
US20020072136A1 (en) Method for manufacturing semiconductor device utilizing semiconductor testing equipment
US6828810B2 (en) Semiconductor device testing apparatus and method for manufacturing the same
US20110025344A1 (en) Holding member for use in test and method for manufacturing same
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
JP2008504559A (ja) パターン化された導電層を有する基板
JP4615057B1 (ja) プローブカード
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2003133375A (ja) 半導体装置の製造方法及び半導体装置
JPH06268098A (ja) 半導体集積回路装置の製造方法
JP3330532B2 (ja) ウェハ一括型測定検査用プローブカード
JP3842879B2 (ja) ウェハ一括型プローブカードおよび半導体装置の検査方法
JP2002313854A (ja) ウェハ一括型測定検査用プローブカード及びその製造方法
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
JP2004245669A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JPH09159694A (ja) Lsiテストプローブ装置
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
KR101846010B1 (ko) 영상표시패널 검사용 프로브 유닛의 제작 방법 및 이에 의해 제작된 프로브 유닛
JP4192156B2 (ja) 半導体装置の検査方法
JPH11121563A (ja) バンプ検査方法およびバンプ検査用基板
JPH11121562A (ja) バンプ検査方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020604