Nothing Special   »   [go: up one dir, main page]

JPH1098310A - High-frequency line - Google Patents

High-frequency line

Info

Publication number
JPH1098310A
JPH1098310A JP8251448A JP25144896A JPH1098310A JP H1098310 A JPH1098310 A JP H1098310A JP 8251448 A JP8251448 A JP 8251448A JP 25144896 A JP25144896 A JP 25144896A JP H1098310 A JPH1098310 A JP H1098310A
Authority
JP
Japan
Prior art keywords
pattern
line
common
layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8251448A
Other languages
Japanese (ja)
Inventor
Toru Maniwa
透 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8251448A priority Critical patent/JPH1098310A/en
Publication of JPH1098310A publication Critical patent/JPH1098310A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To flexibly adapt to high density mounting, while maintaining desired characteristic, concerning a high-frequency line formed as a pattern at a circuit board. SOLUTION: This high-frequency line is provided with a circuit board 11 with plural layers, two line patterns 121 , 122 formed on the circuit board 11 as an element constituting an unbalanced circuit, a common pattern 13 formed at a position, opposite to a common direction with respect to a layer where a line pattern is formed and forming a driving power-supplying circuit to the unbalanced circuit and a shielding pattern 14 formed at an inner layer between the layer where the line pattern is formed and a layer where the common pattern is formed. The shielding pattern is formed at a position apart from the line pattern by a distance shorter than clearances between them and is connected with the common pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板にパター
ンとして形成され、高周波信号に対して所望のインピー
ダンスを有する高周波線路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency line formed on a circuit board as a pattern and having a desired impedance for a high-frequency signal.

【0002】[0002]

【従来の技術】回路基板の上にパターンとして形成され
る高周波線路は、特性のばらつきが小さくて安価に実現
され、かつ半導体素子と実装面における適合性が高いの
で、例えば、小型のパソコンに実装されて無線LANを
実現するカード型のユニットや移動通信システムの携帯
型の端末に多く利用されている。
2. Description of the Related Art A high-frequency line formed as a pattern on a circuit board has a small variation in characteristics and is realized at low cost, and has high compatibility with a semiconductor element on a mounting surface. It is widely used for card-type units for realizing wireless LANs and portable terminals of mobile communication systems.

【0003】図6は従来の高周波線路の構成例を示す図
である。図6において、プリント板61は二つの外層
(パターン面)を有し、これらの外層の一方には二つの
ストリップ線路621 、622 と、これらのストリップ
線路621 、622 の間隙に配置された遮蔽パターン6
3とが形成される。また、プリント板61の他方の外層
の全ての領域には、共通接地パターン64が形成され、
その共通接地パターン64と上述した遮蔽パターン63
とはスルーホール65を介して接続される。
FIG. 6 is a diagram showing a configuration example of a conventional high-frequency line. 6, printed circuit board 61 has two outer layers (pattern surface), and two strip lines 62 1, 62 2 on one of these outer layers, disposed on these stripline 62 1, 62 2 of the gap Shielding pattern 6
3 are formed. In addition, a common ground pattern 64 is formed in all regions of the other outer layer of the printed board 61,
The common ground pattern 64 and the above-described shielding pattern 63
Is connected through a through hole 65.

【0004】このような従来例では、ストリップ線路6
1 、622 に高周波信号が印加された時にこれらのス
トリップ線路621 、622 の周辺に形成される交番磁
界は遮蔽パターン63によって遮断されるので、それら
のストリップ線路621 、622 間の電磁的な結合は粗
となり、両者に発生するスプリアスや不要発振が抑圧さ
れる。
In such a conventional example, the strip line 6
2 1, 62 since second alternating magnetic field to which a high-frequency signal is formed at the periphery of these strip lines 62 1, 62 2 when applied is blocked by the shielding pattern 63, they strip line 62 1, 62 2 between Electromagnetic coupling becomes coarse, and spurious and unnecessary oscillations generated in both are suppressed.

【0005】なお、本願に類似する先行技術としては特
開平4−326601号公報に掲載されたものがある。
しかし、この先行技術は、上述した遮蔽パターン63に
相当する接地線路と、上述したストリップ線路621
622 に相当する増幅器出力回路とが共に半導体基板上
に形成され、かつ両者の間に層間絶縁膜が形成される点
で、多層回路基板にかかわる技術の下で後述する特異な
効果を奏する本願発明とは適用分野および構成の双方が
異なるものである。
As a prior art similar to the present invention, there is one disclosed in Japanese Patent Application Laid-Open No. 4-326601.
However, this prior art includes a ground line corresponding to the shielding pattern 63 described above, and a strip line 62 1 ,
62 and the amplifier output circuit corresponding to 2 is formed on a semiconductor substrate together, and in that the interlayer insulating film between them is formed, the present application provides the unique effects described below under the technology related to multi-layer circuit board The invention differs in both the application field and the configuration.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述した従
来例では、ストリップ線路621 、622 と遮蔽パター
ン63とが共通の外層に形成されるので、これらのスト
リップ線路621 、62 2 の間隔は、スルーホール65
が接続された遮蔽パターン63の幅より大きく設定せざ
るを得なかった。しかも、回路基板の高密度実装を目的
として、このような間隔が遮断パターン63が形成され
るために必要な最低限の値に設定された場合には、スト
リップ線路621、622と遮蔽パターン63との間に形
成される浮遊容量の値が増大し、これらのストリップ線
路621 、622 のインピーダンスが低下するので、上
述した高周波信号に対する所望の特性は確保されなかっ
た。
By the way, the above-mentioned subordinate
In the conventional example, the strip line 621, 62TwoAnd shielding putter
Are formed on a common outer layer.
Lip line 621, 62 TwoThe distance between the through holes 65
Is set to be larger than the width of the shielding pattern 63 to which it is connected.
I had no choice. Moreover, for high-density mounting of circuit boards
As a result, such an interval forms the blocking pattern 63.
If it is set to the minimum value required for
Lip line 621, 62TwoBetween the shield pattern 63
The value of the stray capacitance created increases these strip lines
Road 621, 62TwoThe impedance of the
Desired characteristics for high-frequency signals described above are not secured
Was.

【0007】さらに、これらの問題点を解決するため
に、スルーホール65の径が小さく設定された場合に
は、そのスルーホール65のインピーダンスが増大して
遮蔽パターン67の接地が不完全となるために、ストリ
ップ線路621 、622 間の電磁的な結合度が増加し、
同様にして所望の特性は確保されなかった。また、スル
ーホール65のインピーダンスについてはプリント板6
1の厚みが小さいほど低くなるが、この場合には、共通
接地パターン64とストリップ線路621 、622 との
間の距離が減少するためにこれらのストリップ線路62
1 、622 のインピーダンスが低下する。
In order to solve these problems, if the diameter of the through hole 65 is set small, the impedance of the through hole 65 increases and the grounding of the shielding pattern 67 becomes incomplete. , the strip line 62 1, 62 electromagnetic coupling degree between 2 increases,
Similarly, the desired characteristics were not secured. Further, regarding the impedance of the through hole 65, the printed board 6
Becomes about one of small thickness low, in this case, the common ground pattern 64 and the strip line 62 1, 62 of these to the distance between the 2 decreases stripline 62
1, 62 2 of the impedance is lowered.

【0008】したがって、従来例では、上述した構成に
起因してストリップ線路621 、622 両者間に生じる
電磁的な結合を粗にしつつインピーダンスおよび実装密
度を所望の値に維持することはできなかった。本発明
は、簡単な構成により高周波信号に対する所望の特性を
維持しつつ高密度実装に柔軟に適応できる高周波線路を
提供することを目的とする。
Accordingly, in the conventional example, not possible to maintain the impedance and packing density while the coarse electromagnetic coupling generated between the stripline 62 1, 62 2 both due to the above-described configuration to the desired value Was. SUMMARY OF THE INVENTION An object of the present invention is to provide a high-frequency line that can flexibly be adapted to high-density mounting while maintaining desired characteristics for high-frequency signals with a simple configuration.

【0009】[0009]

【課題を解決するための手段】図1は、請求項1、2に
記載の発明の構成を示す図である。請求項1に記載の発
明は、複数の層を有する回路基板11と、不平衡回路を
構成する要素として回路基板11の異なる層あるいは共
通の層に形成された二つの線路パターン121 、122
と、複数の層の内、線路パターン121 、122 が形成
された層に対して共通の方向に対向する位置に形成さ
れ、かつ不平衡回路に対する駆動電力の供給路をなす共
通パターン13と、複数の層の内、線路パターン1
1 、122 が個別に形成された異なる層の何れか一方
の層と、これらの異なる層あるいは線路パターン1
1 、122 が共に形成された共通の層と共通パターン
13が形成された層とで挟まれた内層との何れか一方に
形成された遮蔽パターン14とを備え、遮蔽パターン1
4は、線路パターン121 、122 との距離がこれらの
線路パターン121 、122 の間隙以下となる位置に形
成され、かつ共通パターン13に接続されたことを特徴
とする。
FIG. 1 is a diagram showing the configuration of the invention according to the first and second aspects. The first aspect of the present invention provides a circuit board 11 having a plurality of layers and two line patterns 12 1 and 12 2 formed on different layers or a common layer of the circuit board 11 as elements constituting an unbalanced circuit.
And a common pattern 13 formed at a position facing a layer in which the line patterns 12 1 and 12 2 are formed in a common direction and forming a drive power supply path to the unbalanced circuit, among the plurality of layers. , Of a plurality of layers, line pattern 1
2 1, 12 2 and one of the layers of different layers which are formed individually, the different layers or the line pattern 1
A shielding pattern formed on one of an inner layer sandwiched between a common layer on which both 2 1 and 12 2 are formed, and an inner layer on which a common pattern 13 is formed;
4 is characterized in that the distance between the line pattern 12 1, 12 2 are formed on these line patterns 12 1, 12 2 of the gap below a position, and connected to the common pattern 13.

【0010】請求項2に記載の発明は、請求項1に記載
の高周波線路において、遮蔽パターン14は、共通パタ
ーン13にスルーホール21を介して接続されたことを
特徴とする。請求項3に記載の発明は、請求項1に記載
の高周波線路において、遮蔽パターン14は、共通パタ
ーン13が形成された層とその遮蔽パターン14が形成
された層との間に形成されたパターン31を介してその
共通パターン13に接続されたことを特徴とする。
According to a second aspect of the present invention, in the high-frequency line according to the first aspect, the shielding pattern is connected to the common pattern via a through hole. According to a third aspect of the present invention, in the high-frequency line according to the first aspect, the shielding pattern is a pattern formed between a layer on which the common pattern 13 is formed and a layer on which the shielding pattern is formed. It is characterized in that it is connected to the common pattern 13 via the common pattern 31.

【0011】請求項1に記載の発明にかかわる高周波線
路では、不平衡回路を構成する要素として回路基板11
に形成された線路パターン121 、122 に高周波信号
が印加されると、それらの線路パターン121 、122
の周囲には一般に交番磁界が生じる。しかし、遮蔽パタ
ーン14は、その不平衡回路に対する駆動電力の供給路
であって上述した高周波信号に対する接地点とみなされ
る共通パターン13に接続され、かつ線路パターン12
1 、122 との距離がこれらの線路パターン121 、1
2 の間隙以下となる位置に形成されるので、上述した
交番磁界が対向する線路パターンに及ぶことが阻止され
る。したがって、線路パターン間における電磁的な結合
は、これらの線路パターン121 、122 の間隙の幅に
かかわらず抑圧される。
In the high-frequency line according to the first aspect of the present invention, the circuit board 11 is used as an element constituting an unbalanced circuit.
When a high frequency signal is applied to the line pattern 12 1, 12 2 formed, their line patterns 12 1, 12 2
In general, an alternating magnetic field is generated around. However, the shielding pattern 14 is connected to the common pattern 13 which is a driving power supply path for the unbalanced circuit and is regarded as a ground point for the above-described high-frequency signal, and
1, 12 2 line pattern 12 1 distance of these and, 1
Since it is formed at a position which is a 2 second gap below it is prevented that span line pattern alternating magnetic field described above is opposed. Therefore, the electromagnetic coupling between the line patterns is suppressed irrespective of the width of the gap between the line patterns 12 1 and 12 2 .

【0012】請求項2に記載の発明にかかわる高周波線
路では、遮蔽パターン14を形成するパターンの幅は、
その遮蔽パターン14と共通パターン13との間にスル
ーホール21が形成されるために確保されるべき最小の
値より大きく設定される。しかし、遮蔽パターン14
は、請求項1に記載の高周波線路と同様に線路パターン
121 、122 からの距離がこれらの線路パターン12
1 、122 の間隙以下となる位置に形成されるので、そ
の間隙の形状や寸法にかかわる制約が緩和される。
In the high-frequency line according to the second aspect of the present invention, the width of the pattern forming the shielding pattern 14 is:
The value is set to be larger than the minimum value to be ensured for forming the through hole 21 between the shielding pattern 14 and the common pattern 13. However, the shielding pattern 14
The distance from the line patterns 12 1 and 12 2 is the same as that of the high-frequency line according to the first embodiment.
1, 12 2 so formed in the gap below a position, the constraints are relaxed according to the shape and dimensions of the gap.

【0013】したがって、異なる層間の結線に慣用され
るスルーホール21を用いてその線路パターン121
122 間の電磁的な結合が確実に抑圧される。請求項3
に記載の発明にかかわる高周波線路では、遮蔽パターン
14と共通パターン13とがスルーホール42に代わる
パターンを介して接続される点で請求項2にかかわる発
明と異なるが、その遮蔽パターン14は請求項1、2に
記載の発明にかかわる高周波線路と同じ位置に形成され
るので、線路パターン121 、122 間の電磁的な結合
は同様にして抑圧される。
Therefore, by using the through-hole 21 commonly used for connection between different layers, the line pattern 12 1 ,
12 electromagnetic coupling between the two is reliably suppressed. Claim 3
In the high-frequency line according to the invention described in (1), the shielding pattern 14 and the common pattern 13 are different from the invention according to claim 2 in that they are connected via a pattern instead of the through hole 42. Since they are formed at the same positions as the high-frequency lines according to the inventions described in the first and second aspects, the electromagnetic coupling between the line patterns 12 1 and 12 2 is similarly suppressed.

【0014】[0014]

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。図2は、請求項1、2
に記載の発明に対応した実施形態を示す図である。図に
おいて、図6に示す従来例と機能および構成が同じもの
については、同じ符号を付して示し、ここではその説明
を省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG.
FIG. 3 is a diagram showing an embodiment corresponding to the invention described in FIG. In the figure, components having the same functions and configurations as those of the conventional example shown in FIG. 6 are denoted by the same reference numerals, and description thereof is omitted here.

【0015】本実施形態と図6に示す従来例との構成の
相違点は、二つの外層に併せて一つの内層を有する多層
基板41がプリント板61に代えて適用され、遮蔽パタ
ーン63に代わる遮蔽パターン44がその内層に形成さ
れ、スルーホール65に代わるスルーホール42が備え
られた点にある。なお、本実施形態と請求項1、2との
対応関係については、多層基板41は回路基板に対応
し、ストリップ線路621 、622 は線路パターンに対
応し、共通接地パターン64は共通パターンに対応し、
遮蔽パターン44は遮蔽パターンに対応し、スルーホー
ル42はスルーホールに対応する。
The difference between this embodiment and the conventional example shown in FIG. 6 is that a multilayer board 41 having one inner layer in addition to two outer layers is applied in place of the printed board 61, and replaces the shielding pattern 63. The point is that a shielding pattern 44 is formed in the inner layer, and a through hole 42 is provided instead of the through hole 65. Note that the correspondence between the present embodiment and the claims 1 and 2, the multilayer substrate 41 corresponds to a circuit board, stripline 62 1, 62 2 corresponds to the line pattern, the common ground pattern 64 is common pattern Correspondingly,
The shielding pattern 44 corresponds to the shielding pattern, and the through hole 42 corresponds to the through hole.

【0016】このような構成の実施形態では、遮蔽パタ
ーン44は図6に示す従来例と同様にしてスルーホール
42を介して共通接地パターン64に接続されるが、そ
の遮蔽パターン44は上述したようにストリップ線路6
1 、622 が形成された外層より共通接地パターン6
4に近い内層に形成される。したがって、遮蔽パターン
44は、スルーホール42の長さが上述した従来例より
短縮されてそのスルーホール42のインピーダンスが減
少するために、確度高く接地される。
In the embodiment having such a configuration, the shielding pattern 44 is connected to the common ground pattern 64 through the through hole 42 in the same manner as in the conventional example shown in FIG. 6, but the shielding pattern 44 is as described above. Strip line 6
2 1, 62 common than 2 are formed outer ground pattern 6
4 is formed on the inner layer. Therefore, the shield pattern 44 is grounded with high accuracy because the length of the through hole 42 is shorter than that of the above-described conventional example and the impedance of the through hole 42 is reduced.

【0017】また、遮蔽パターン44については、上述
したように内層に形成されるために、その内層における
パターンの配置に制約がない限り、ストリップ線路62
1 、622 の間隙の幅の如何にかかわらず、これらのス
トリップ線路間の電磁的な結合を抑圧することができる
形状、寸法および配置で形成され得る。さらに、ストリ
ップ線路621 、622 が形成された外層では、これら
のストリップ線路621 、622 の間隙に上述した遮蔽
パターン44は配置されないので、パターン配置や部品
配置にかかわる自由度が向上する。
Further, since the shielding pattern 44 is formed on the inner layer as described above, the strip line 62 is not limited unless the pattern arrangement in the inner layer is restricted.
1, 62 regardless of the second gap width, shape can be suppressed electromagnetic coupling between these stripline, it may be formed in dimensions and arrangement. Furthermore, the outer layer stripline 62 1, 62 2 are formed, the shielding pattern 44 as described above in the gap of these strip lines 62 1, 62 2 because not disposed, thereby improving the degree of freedom relating to the pattern arrangement and component placement .

【0018】したがって、本実施形態によれば、従来例
において遮蔽パターン63によって占有されていた外層
の面積が部品の点数に柔軟に適応した高密度実装に有効
に供され、かつストリップ線路621 、622 の間隙に
おける電磁的な結合が従来例と同等以上に粗に設定され
る。図3は、請求項3に記載の発明に対応した実施形態
を示す図である。
Therefore, according to the present embodiment, the area of the outer layer occupied by the shielding pattern 63 in the conventional example is effectively used for high-density mounting flexibly adapted to the number of components, and the strip lines 62 1 , 62 electromagnetic coupling in the second gap is set to coarse or better than the conventional example. FIG. 3 is a diagram showing an embodiment corresponding to the third aspect of the present invention.

【0019】本実施形態と図2に示す請求項1、2に記
載の発明に対応した実施形態との構成の相違点は、スル
ーホール42に代わるパターン45を介して遮蔽パター
ン44と共通接地パターン64とが接続された点にあ
る。なお、本実施形態と請求項3との対応関係について
は、パターン45はパターンに対応する。
The difference between this embodiment and the embodiment corresponding to the first and second aspects of the present invention shown in FIG. 2 is that the shielding pattern 44 and the common ground pattern are provided via a pattern 45 instead of the through hole 42. 64 is connected. As for the correspondence between the present embodiment and claim 3, the pattern 45 corresponds to the pattern.

【0020】このような構成の実施形態では、多層基板
の外層の内、ストリップ線路621、622 が形成され
ていない外層に遮蔽パターン44が配置されるべき溝を
有し、さらにその外層および溝に導体の箔が貼着された
り、共通接地パターン64の代替となる導体塊がその溝
に係合されることによって実現される。したがって、本
実施形態によれば、請求項1、2に記載の発明に対応し
た実施形態と同様にして、従来例において遮蔽パターン
63によって占有されていた外層の面積が部品の点数に
柔軟に適応した高密度実装に有効に供され、かつストリ
ップ線路611 、612 の間隙における電磁的な結合が
従来例と同等以上に粗に設定される。
[0020] In an embodiment of such a configuration, among the multi-layer substrate layer has a strip line 62 1, 62 grooves should 2 shielding pattern 44 on the outer layer is not formed is placed, further the outer layer and This is realized by sticking a conductor foil in the groove or engaging a conductor mass as a substitute for the common ground pattern 64 in the groove. Therefore, according to the present embodiment, the area of the outer layer occupied by the shielding pattern 63 in the conventional example can be flexibly adapted to the number of components in the same manner as in the embodiment corresponding to the first and second aspects of the present invention. It is effectively subjected to high-density mounting, and electromagnetic coupling in the gap of the strip line 61 1, 61 2 is set to the coarse or better than the conventional example.

【0021】なお、図4は遮蔽パターン44の配置の他
の態様を示す図である。請求項1、2に記載の発明に対
応した実施形態では、ストリップ線路621 、622
共通の外層に形成され、かつ遮蔽パターン44がその外
層に直近の内層に形成されているが、例えば、これらの
ストリップ線路621 、622 が外層および内層に個別
に形成された場合には、図4(a)、(b)に示すよう
に、遮蔽パターン44が一方のストリップ線路と同じ層
に形成されたり、さらに、図4(c)に示すように、ス
トリップ線路621 、622 が形成された層に挟まれた
層に形成されてもよい。
FIG. 4 is a view showing another embodiment of the arrangement of the shielding patterns 44. As shown in FIG. In the embodiment corresponding to the first and second aspects of the present invention, the strip lines 62 1 and 622 are formed on a common outer layer, and the shielding pattern 44 is formed on an inner layer closest to the outer layer. , if these striplines 62 1, 62 2 are formed separately on the outer and inner layers, FIG. 4 (a), the (b), the shielding pattern 44 in the same layer as one of the strip line or it is formed, further, as shown in FIG. 4 (c), the striplines 62 1, 62 2 may be formed in a layer sandwiched between the formed layer.

【0022】さらに、請求項3に記載の発明に対応した
実施形態において、遮蔽パターン44の配置について
は、図4に示される請求項1、2に記載の発明に対応し
た実施形態に対応するものも適用可能である。なお、図
5は請求項3に記載の発明に対応した実施形態の第二の
構成例を示す図である。
Further, in the embodiment corresponding to the third aspect of the present invention, the arrangement of the shielding pattern 44 corresponds to the embodiment corresponding to the first and second aspects of the present invention shown in FIG. Is also applicable. FIG. 5 is a diagram showing a second configuration example of the embodiment according to the third aspect of the present invention.

【0023】請求項3に記載の発明に対応した実施形態
において、遮蔽パターン44が形成される内層と共通接
地パターン64が形成される外層とで挟まれた内層に何
らかの回路が形成される場合には、図5に示すように、
パターン45にその回路を構成するパターンが通る孔5
6が形成されてもよい。また、上述した各実施形態で
は、ストリップ線路621 、622 が共に外層に形成さ
れているが、これらのストリップ線路621 、622
双方が共通または異なる内層に形成されてもよい。
In an embodiment corresponding to the third aspect of the present invention, when a circuit is formed in an inner layer sandwiched between an inner layer on which the shielding pattern 44 is formed and an outer layer on which the common ground pattern 64 is formed. Is, as shown in FIG.
The hole 5 through which the pattern constituting the circuit passes through the pattern 45
6 may be formed. In each embodiment described above, the strip line 62 1, 62 2 but are both formed in the outer layer, these strip line 62 1, 62 2 both may be formed in a common or different lining.

【0024】[0024]

【発明の効果】上述したように請求項1〜3に記載の発
明では、不平衡回路を形成する二つの線路の間隙の如何
にかかわらずこれらの線路の間の電磁的な結合が確実に
粗に設定される。さらに、請求項2に記載の発明では、
異なる層の間の結線に慣用されるスルーホールが適用さ
れることにより遮蔽パターンが確実に接地される。
As described above, according to the first to third aspects of the present invention, regardless of the gap between the two lines forming the unbalanced circuit, the electromagnetic coupling between these lines is surely coarse. Is set to Further, in the invention according to claim 2,
The use of through holes commonly used for connection between different layers ensures that the shielding pattern is grounded.

【0025】したがって、これらの発明が適用された電
子機器では、回路基板における部品とパターンとの配置
にかかわる自由度と線路の特性とが維持され、その回路
基板の形状や電気的特性に適応しつつ高密度実装が安価
に確実に実現される。
Therefore, in the electronic apparatus to which these inventions are applied, the degree of freedom relating to the arrangement of components and patterns on the circuit board and the characteristics of the line are maintained, and the electronic apparatus is adapted to the shape and electrical characteristics of the circuit board. At the same time, high-density mounting is reliably realized at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1、2に記載の発明の構成を示す図であ
る。
FIG. 1 is a diagram showing a configuration of the invention described in claims 1 and 2;

【図2】請求項1、2に記載の発明に対応した実施形態
を示す図である。
FIG. 2 is a diagram showing an embodiment corresponding to the first and second aspects of the present invention.

【図3】請求項3に記載の発明に対応した実施形態を示
す図である。
FIG. 3 is a diagram showing an embodiment corresponding to the invention described in claim 3;

【図4】遮蔽パターン44の配置の他の態様を示す図で
ある。
FIG. 4 is a view showing another aspect of the arrangement of the shielding patterns 44.

【図5】請求項3に記載の発明に対応した実施形態の第
二の構成例を示す図である。
FIG. 5 is a diagram showing a second configuration example of the embodiment corresponding to the invention described in claim 3;

【図6】従来の高周波線路の構成例を示す図である。FIG. 6 is a diagram illustrating a configuration example of a conventional high-frequency line.

【符号の説明】[Explanation of symbols]

11 回路基板 12 線路パターン 13 共通パターン 14,44,63 遮断パターン 21,42,65 スルーホール 45 パターン 61 プリント板 62 ストリップ線路 64 共通接地パターン DESCRIPTION OF SYMBOLS 11 Circuit board 12 Line pattern 13 Common pattern 14, 44, 63 Cutoff pattern 21, 42, 65 Through hole 45 Pattern 61 Printed board 62 Strip line 64 Common ground pattern

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の層を有する回路基板と、 不平衡回路を構成する要素として前記回路基板の異なる
層あるいは共通の層に形成された二つの線路パターン
と、 前記複数の層の内、前記線路パターンが形成された層に
対して共通の方向に対向する位置に形成され、かつ前記
不平衡回路に対する駆動電力の供給路をなす共通パター
ンと、 前記複数の層の内、前記線路パターンが個別に形成され
た異なる層の何れか一方の層と、これらの異なる層ある
いは線路パターンが共に形成された共通の層と前記共通
パターンが形成された層とで挟まれた内層との何れか一
方に形成された遮蔽パターンとを備え、 前記遮蔽パターンは、前記線路パターンとの距離がこれ
らの線路パターンの間隙以下となる位置に形成され、か
つ前記共通パターンに接続されたことを特徴とする高周
波線路。
A circuit board having a plurality of layers; two line patterns formed on different layers or a common layer of the circuit board as elements constituting an unbalanced circuit; A common pattern formed at a position facing a layer in which a line pattern is formed in a common direction and forming a supply path of driving power to the unbalanced circuit; and a line pattern of the plurality of layers is individually formed. In any one of the different layers formed on the inner layer sandwiched between the common layer in which the different layers or the line patterns are formed and the layer in which the common pattern is formed. And a shielding pattern formed, wherein the shielding pattern is formed at a position where a distance from the line pattern is equal to or less than a gap between the line patterns, and is connected to the common pattern. High-frequency line, characterized in that.
【請求項2】 請求項1に記載の高周波線路において、 遮蔽パターンは、 共通パターンにスルーホールを介して接続されたことを
特徴とする高周波線路。
2. The high-frequency line according to claim 1, wherein the shielding pattern is connected to the common pattern via a through hole.
【請求項3】 請求項1に記載の高周波線路において、 遮蔽パターンは、 共通パターンが形成された層とその遮蔽パターンが形成
された層との間に形成されたパターンを介してその共通
パターンに接続されたことを特徴とする高周波線路。
3. The high-frequency line according to claim 1, wherein the shielding pattern is formed on the common pattern via a pattern formed between a layer on which the common pattern is formed and a layer on which the shielding pattern is formed. A high-frequency line characterized by being connected.
JP8251448A 1996-09-24 1996-09-24 High-frequency line Withdrawn JPH1098310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8251448A JPH1098310A (en) 1996-09-24 1996-09-24 High-frequency line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251448A JPH1098310A (en) 1996-09-24 1996-09-24 High-frequency line

Publications (1)

Publication Number Publication Date
JPH1098310A true JPH1098310A (en) 1998-04-14

Family

ID=17222986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251448A Withdrawn JPH1098310A (en) 1996-09-24 1996-09-24 High-frequency line

Country Status (1)

Country Link
JP (1) JPH1098310A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177618B2 (en) 2002-10-09 2007-02-13 Sharp Kabushiki Kaisha Low noise block down converter with a plurality of local oscillators
JP2012227683A (en) * 2011-04-19 2012-11-15 Ntt Docomo Inc Multilayer substrate circuit and method of adjusting isolation of multilayer substrate circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177618B2 (en) 2002-10-09 2007-02-13 Sharp Kabushiki Kaisha Low noise block down converter with a plurality of local oscillators
JP2012227683A (en) * 2011-04-19 2012-11-15 Ntt Docomo Inc Multilayer substrate circuit and method of adjusting isolation of multilayer substrate circuit

Similar Documents

Publication Publication Date Title
JP3265669B2 (en) Printed board
JP3206561B2 (en) Multilayer wiring board
JPH02187093A (en) Printed wiring board
JPH09199818A (en) Inter-ground connection structure
WO2004073368A1 (en) High frequency multilayer printed wiring board
JPH05191056A (en) Printed wiring board
JPH08242078A (en) Printed board
JPH1187880A (en) Printed wiring board
JPH1098310A (en) High-frequency line
JPH08316686A (en) High-frequency circuit device
JP2846803B2 (en) Multilayer wiring board
JPS63170988A (en) Hybrid integrated circuit
JP3799949B2 (en) Printed board
JPH0720943Y2 (en) Multilayer printed wiring board
JP2000223800A (en) Wiring board and its manufacture
JP2664589B2 (en) Multilayer wiring board
JP2004304134A (en) Wiring board and manufacturing method of the same
JPH1168414A (en) Transmission line with shielded line
JPH04261097A (en) Multilayer printed board
JP2500155B2 (en) Multilayer circuit board
JP3249766B2 (en) Flexible printed circuit board
EP0921715B1 (en) PCB for mounting an RF band-pass filter and method of manufacture thereof
JP3473319B2 (en) Multilayer circuit board
JPH03278701A (en) High frequency amplifier
US7120398B2 (en) Mobile communication devices having high frequency noise reduction and methods of making such devices

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202