JPH10511773A - 低電力赤外線シーンプロジェクタアレイ及びその製造方法 - Google Patents

Abstract

(57)【要約】 熱画像を投射するアレイ及びそのアレイを製造する方法。本発明のアレイは特殊処理によって作製された２層アーキテクチャと組合わされており、その結果、各画素部材（１２）は一段高いプラットフォームの上に、個別の電子両素制御回路（１４）を直接覆うように位置し、導電性トレースは、熱画像をビデオフレーム速度以上の速度で投射すべく複数の画素を制御できるように、それらの画素を結合する。個々の画素に結合されるマイクロレンズアセンブリは、いくつかの用途について、アレイの熱効率を向上させる。この製造方法においては、電子画素回路が関連する画素の下方に位置し且つ電子アレイ回路はアレイと同じチップにあり、それにより、完成後のアレイのフィルファクタ及び時定数が改善されるように、蒸着画素部材の下方に犠牲層をコンパクトなアレイとして使用した半導体マイクロブリッジ型構造が得られる。

Description

【発明の詳細な説明】 低電力赤外線シーンプロジェクタアレイ及びその製造方法 発明の分野 本発明は画像投射に関し、特に、密接してパッケージングされ且つ抵抗加熱さ れる微細構造放射器から成り、それらの放射器を駆動するために相対的に少ない 量の電力しか必要としないアレイからの赤外線（ＩＲ）画像投射に関する。放射 輝度の低い宇宙空間背景をシミュレートするために、微細構造アレイは極低温で 動作し、また、地上固定背景に対しては室温で動作する。 発明の背景 ＩＲプロジェクタアレイ技術がめざす第１の目標は、動作中に相対的に小さな 電力しか必要としない放射率の高い構造を製造することである。広いダイナミッ クレンジが可能なＩＲシーンプロジェクタを得る一般的な方式の１つは抵抗器ア レイである。 通常ＩＲスペクトル中の放射線を投射するために設計されたアレイは、電子駆 動回路に結合する多数の個別の画素構造を有する。特定の光学系の必要条件に適 合するように、広範囲にわたる画素サイズやピッチを伴ったアレイを製造できる 。従来の技術の代表的なアレイは９６個の画素を有すると考えられ、短波長ＩＲ （ＳＷＩＲ）から長波長ＩＲ（ＬＷＩＲ）にわたる波帯で動作する。所望の波長 に合わせて、あるいは動的放射クラッタシーンを生成する又は地球の上部大気の 条件をシミュレートした背景に対して複数の互いに無関係に動くターゲットを生 成するなどの投射の目的に合わせて、アレイを最適化しても良い。所望の用途の コリメータ光学系及び視野（ＦＯＶ）の条件を考慮して、画素を変形することに より、アレイの熱特性と電気的特性の変化を実現できる。 熱放射投射素子の重要なパラメータは熱時定数「Ｔ」として知られており、加 熱された素子とその素子と関連する基板との間の熱コンダクタンスをＧとし、加 熱される素子の熱質量をＣとするとき、この熱時定数は「Ｔ」＝Ｃ／Ｇにより定 義される。動的ＩＲシーンを表示するために必要な高速性能を得るためには、画 素は短い熱時定数を有していなければならない。すなわち、プロジェクタが動作 するフレーム速度の何分の一かである熱時定数を示す設計であれば良い。ミリ秒 の持続時間の熱時定数が与えられれば、画素ごとに何ミリワットもの電力を使用 して放射輝度の高いシーンを表示するために、画素を周囲温度より数百度高い温 度まで加熱しなければならない。ところが、アレイ中の隣接する画素の間の漏話 を制限するためには、隣接する画素と、画素と関連する基板との熱絶縁を維持し なければならない。 アレイの電子回路に依存して画素温度を制御すると共に、フレーム更新から次 の更新まで温度を維持して、画像フリッカを減少させる。従来よりＩＲアレイと 並んで、ＣＭＯＳ電子アドレス指定回路や製造技法の近年の進歩の結果、電子回 路が関連する画素放射器の下方に配設された２レベルＩＲアレイ構造が得られて おり、これにより、画素がＩＲアレイのほぼ全面を覆うという高いフィルファク タを実現できる。 発明の概要 本発明のＩＲシーンプロジェクタアレイの高性能、低電力という特徴は、抵抗 加熱される微細構造放射器が小さな電力しか必要とせず、フィルファクタは高く 且つ放射率も高いことに起因する高い放射効率によって得られる。さらに、本発 明では、製造に際して低温の基板と高温の材料を使用するため、広いダイナミッ クレンジにわたって応答を示す。 アレイは支持レグで懸垂される２レベルアーキテクチャで動作するので、経路 の熱漏れは非常に少なく、また、アレイの電子回路はアレイの下方にコンパクト に且つ効率良く配設されているために、高いフィルファクタが得られる。 真空環境で、熱コンダクタンスの低い材料を使用しているので、アセンブリ全 体は熱遷移から絶縁される。光学空洞が同調されるように設計されており、また 、アレイの光学的特性を最適化するように放射器と特殊膜を慎重に選択している ため、その結果、高い光学的放射率が得られる。 本発明の低温動作特性は、抵抗器、画素膜及び電子素子を慎重に選択すること によって実現される。 放射器抵抗器は以下のことにより広い動作温度範囲を有する。すなわち、熱抵 抗係数（ＴＣＲ）をケルビン温度で２０〜６５０度の範囲と負の低い値にすると 、電流により駆動される投射駆動モードに理想的に適合し、約４０ｋオームの画 素 抵抗は低い電流レベルで最適の加熱を行い、また、放射器材料は約１ｋオーム／ 平方の抵抗を有し、そのため、小さな画素形状にはめ込める４０平方のジグザグ パターンを使用することができる。熱に関する放射器の設計は低温、すなわち、 窒化シリコン膜を考慮しており、有効高温コンダクタンスを５０％低下させる低 温ヒートシンクの実現と、温度従属時定数に合わせた画素構成の事前調整を考慮 している。 熱コンダクタンスは放射輝度の減衰を規定し、加熱電力は放射輝度の増加を制 御し、融通性に富む構成は広範囲の時定数に対応し且つ再生されない電流ドルー プは５分後に１パーセント未満しか測定されないので、画素はミリ秒の応答時間 を有し、「フリッカ」はない。画素の電界効果トランジスタ（ＦＥＴ）は、放射 硬化（ラドハード）Ｒ１ＣＭＯＳ電子素子の使用によるすぐれた低温特性の恩恵 を受け、ＦＥＴのコンダクタンスは２０ケルビン度で２倍改善され、キャリアの フリーズアウトは性能に影響を及ぼさない。画素時定数は、アレイを基板に結合 する支持レグの長さを変えることにより調節可能である。 非常に高速の速度性能を達成するために、各放射器画素にコリメート用マイク ロレンズアセンブリを結合することにより、放射器をさらに小型にし、その結果 、１００％のフィルファクタをシミュレートしつつ、同じ熱コンダクタンスに対 してより短い時定数を得ることができる。また、マイクロレンズはより小さな放 射器の使用が可能になるので、画素の熱応答時間は短縮され、フレーム速度の増 加につながる。 支持された状態の放射器の下方にハイブリッド化画素駆動用電子素子を支持し 、ほぼ室温で動作することができる２レベルアーキテクチャは従来の技術と比較 して著しい改善を示し、この最新ＩＲシーン投射技術の新たな反復形態を表わし ている。 図面の簡単な説明 図１は、Ａで本発明の２レベル放射器画素の斜視図を示し、単一の放射器画素 と関連する電気回路の概略図を示す。 図２は、本発明による放射器画素の一実施形態の計算上の放射器画素温度勾配 のグラフ表示である。 図３は、画像生成装置と、ドライバと、カメラと、表示装置とに結合するシー ンプロジェクタアレイの機能素子を示す流れ図である。 図４は、マイクロレンズアセンブリに結合する放射器画素アレイを介して駆動 され且つ部分展開横断面図で示される放射器画素アレイを有し、画像を投射する のに適する光学系の立面図である。 図５は、本発明の放射器画素アレイと関連する電子アドレス指定回路の平面図 である。 図６は、本発明のアレイで使用される放射器画素を製造するための基本シーケ ンスを示す流れ図である。 図７は、２ミル画素のフィルファクタが１５％のときと、５０％のときの走査 型電子顕微鏡による２枚の顕微鏡写真を示す。 図８は、主としてアレイ中の「死滅」画素を測定する、本発明に従って製造さ れた所定のアレイにおける電流のアレイマップである。 図９は、本発明に従って製造された１つの画素の斜視図と、個々の画素電子回 路の概略電気回路図と、本発明に従って製造されたアレイの一部に関するＣＭＯ Ｓ画素電子回路の概略電気回路図とを示す。 図１０は、本発明の電子アドレス指定回路を概略図で示す。 図１１は、放射器画素を支持し、電気的に結合し且つ基板から熱絶縁するため に本発明と共に使用可能である「バスケット」接点の側面横断面図である。 図１２は、放射器画素を支持し、電気的に結合し且つ基板から熱絶縁するため に本発明と共に使用可能である「プラグ金属」接点の側面横断面図である。 図１３は、本発明のアレイを試験するために使用可能である放射器試験ステー ションの側面横断面図である。 図１４は、本発明に従って製造されたアレイのピーク放射器値の時限測定値と 時間（ミリ秒単位）との関係のグラフ表示である。 図１５は、画素温度の代表的なＦＥＴ制御と、本発明に従って製造された代表 的な画素の電流と電圧の関係とを示す２つのグラフである。 図１６ａ）〜図１６ｃ）は、本発明と共に使用可能である画素抵抗器の構成の 平面図である。 好ましい実施形態の説明 図１Ａを参照すると、本発明の２レベルＩＲアレイ１０のアーキテクチャと関 連する１つの放射器画素１２を示しており、加えて、図４にさらに示すように、 離間した支柱２１に装着されて、各放射器画素１２から発射された放射を集束す るコリメート用マイクロレンズアセンブリ２０の使用状況を示す。アレイ１０は 、典型的には、基板１６上に位置する関連した放射器画素駆動電子回路１４の上 方にそれぞれ少なくとも１つのレグ１８により支持され且つその駆動回路１４に 電気的に結合されている複数の放射器画素１２から構成される。画素１２の一実 施形態は、窒化シリコン薄膜２４の上にパターニングされたジグザグの抵抗素子 ２２を構成しており、抵抗素子２２は、レグ１８に沿って基板１６に至る導電ト レース２６と、基板上の、この画素をアレイ１０のその他の放射器画素１２と協 働して急速にアドレス指定し、それにより、画像を表わす放射を投射できるよう に適切に接続された適切な電気的カップリング（図１Ｂに示す）とによって、駆 動電子回路１４に電気的に結合している。レグ１８は窒化シリコン又は高い熱絶 縁性を表わす他の材料で形成されても良い。 駆動電子回路１４は放射器に結合し、トレース２６は、前述のように、放射器 画素１２に電気的に結合して、休止中の放射器画素１２を駆動する。アレイ１０ の動作中、駆動電子回路１４は各放射器画素１２の温度を制御し、維持する。こ の回路１４は、アレイ１０を核放射線試験環境の中で使用できるようにするため に、放射線硬化されたＣＭＯＳ半導体回路素子から構成されているのが好ましい 後述のＣＭＯＳアドレス指定電子回路５０を含む。図５に示すように、アレイ１ ０の周囲には、複数の列群電子回路３６と、少なくとも１つの行デコーダ３８と 、画素デコーダマルチプレクサセレクタ回路４０とから構成され、表示技術では 良く知られているように（Ａ．Ｐ．Ｐｒｉｔｃｈａｒｄ及びＳ．Ｐ．Ｌａｋｅの Ｐｒｏｃ．ＳＰＩＥ １９９４，１８２〜１８８ページを参照）、発射された放 射の画像を生成するために個々の放射器画素１２を適切に起動するアドレス電子 回路５０がある。デコーダ３８とマルチプレクサ３７は画素パストランジスタ３ １をターンオンすることにより、熱絶縁された放射器画素１２と直列に電気接続 している駆動ＦＥＴ３３のゲートにアナログ温度等価電圧を印加させる。図５は 、 アレイパッケージ５０の中に実装された２５６×２５６素子ダイの電気的画素レ イアウトの概略図を示す。 アレイ構造の重要な面は基板アドレス電子回路５０である。画素レベルのアド レス電子回路５０は２つの主要な機能を実行する。アドレス電子回路５０は、投 射すべき画像が与えられたときにアドレス線を使用して適正な画素を選択するた めに使用され、その後、フリッカを回避すべく、アドレスフレーム間の画素に書 込まれたアナログ温度値を維持するために使用される。行アドレス信号と列アド レス信号は画素レベルのパス抵抗器３１を選択し、パス抵抗器３１はパワーＦＥ Ｔ３３のゲートへアナログ温度信号を伝送し、パワーＦＥＴ３３は画素抵抗器２ ２を通って流れる電流を制御する。パワーＦＥＴ３３の大きさは画素を通る電流 の量を決定し、また、画素の熱コンダクタンスと組合わせられて、極低温基板と 放射器画素との画素温度差を規定する。放射器抵抗器２２は、Ｖｄｄ線３４に接 触するバイアと、駆動ＦＥＴ３３に接触するバイアとの基板１６のレベルに至る ２つのバイアを介して、アドレス電子回路５０に接触している。抵抗器２２及び ＦＥＴ３３は、抵抗器とＦＥＴの大きさを適正に選択することにより十分なパワ ーを供給することによって、画素の温度及び速度範囲に適合するように設計され ている。代表的な用途においては、画素加熱効率が高いため、十（１０）ミクロ ン×五（５）ミクロンのＦＥＴゲート寸法で、十分に数百度の温度上昇が得られ る。２ミル平方の小ささに製造できる画素セルの中に全てのセル電子回路１４は 容易に収納される。 各放射器画素１２の下方にあるセル電子回路１４はサンプルホールド回路と、 駆動トランジスタとを含む。入力線を減らすために、アレイの周囲にモノリシッ クデジタルデコーダと、アナログバッファドライバとが配置されている。放射器 画素から成る５１２×５１２アレイの場合、アレイはアドレス速度に応じて複数 の列群に編成される。通常のアドレス時間は画素ごとに一（１）マイクロ秒であ る。三十（３０）ヘルツで動作するアレイでは、八（８）つの列群で必要な速度 が得られる。従って、８つのアナログ温度信号がデジタルアドレス線を使用して アレイ全体へ導かれて行くことになる。９つのデジタル線は５１２の行のうち１ つの行を選択し、６つのデジタル線は８つの並列温度信号を適切な列群へ誘導す る。５１２×５１２画素のアレイ全体は毎秒三十（３０）フレームでアドレス指 定されるように設計されている。各画素は１マイクロ秒でアナログ信号を読取り 且つその値をサンプルホールド回路に記憶する。アレイダイの大きさは様々であ るが、３．５ミルの画素の場合、アレイの大きさは１．９インチ×１．９インチ であり、４インチの半導体ウェハ１６に適合する。アレイサイズが大きいにもか かわらず、電流の均一性は±二・五パーセント（２．５％）以内にあり、機能し ない画素は０．７％未満であった。 駆動ＦＥＴ３３に対するゲート電圧は画素電流と温度を確定する。温度情報を 含むこのアナログ信号電圧は、画素ホールドコンデンサ３５によって駆動ＦＥＴ ３３のゲートに維持される。極低温では、ホールドコンデンサ３５は数十分の時 間にわたり１パーセント未満のドループを発生させるのに十分な長さだけ電荷を 蓄積し、より速いフレーム速度においてはドループはより少なくなることがわか った。望ましくない画素温度変化の原因の１つは、ホールドコンデンサ３５の底 板で電流誘起電圧が変化し、それにより、ゲート電圧が初めに画素に書込まれた 値から変化したときに起こる。これは、アレイが大きな電流を搬送しているとき に最も重大であり、そのような事態は、アレイの広い領域が高温で動作している 場合に起こる。この影響を最小限に抑えるために、Ｖｓｓ、すなわち、接地戻り 線を第１の金属と第２の金属の双方に設けることにより、接地戻り線のコンダク タンスを最大にした。加えて、線路を水平方向と垂直方向に十字交差させた。バ イアは双方の層を接続するが、図示はされていない。この設計変更は電流経路を 二次元シートに分布させる。これは、シーンによって決まる温度変化を減少させ 且つアレイ温度の均一性を維持する上で重大であった。 温度変化の第２の原因は、アレイ中のＶｄｄの降下である。この問題を修正す るために、Ｖｄｄの変化が電流を発生させず、従って、温度変化が最小となるよ うに、アレイがドライバＦＥＴ３３を飽和状態で動作させるべく設計した。 アレイ１０を介して搬送されるべき画像により要求されるフレーム時間で個々 の画素１２をアドレス指定するためには、いくつかの画素を並行してアドレス指 定しなければならない。たとえば、１２８×１２８アレイを動作させる場合、行 デコーダ３８に対する７つの入力と、列群デコーダ３６からの４つの入力とによ って場所が確定される８つの画素へ、８つの列アナログ信号が同時に経路指定さ れる。駆動ＦＥＴ３３のゲートのコンデンサ３５がフレーム速度と比べて長い放 電時定数を有するように保証することによって、フリッカの少ない動作が得られ る。 極低温で実施された試験に基づけば、５１２×５１２アレイのチャネルごとの アドレス時間は約３００ナノ秒であった。すなわち、２００Ｈｚのフレーム速度 で動作する５１２×５１２アレイの場合には、３２のアナログチャネルで必要な アクセス時間が得られる。ビデオフレーム速度がより遅い構成では、アナログチ ャネルの数と、対応する外部並列駆動線を８まで減らすことができる。 用途によっては、アレイ１０の性能を向上させるために、マイクロレンズアセ ンブリ２０（図４）を使用しても良い。一実施形態では、マイクロレンズ２０は Ｓｉウェハをプラズマエッチングでエッチングングすることにより製造される。 レンズは３つの個別のマスクレベルを重ね合わせることによって形成されるが、 各マスクレベルは先行するレベルの２倍の工程を含むため、工程の総数は２ⁿと なる。放射器とレンズの間隔を適切に（〜２−５ミクロン）とるために、レンズ ウェハ上に２ミルの高さの独立支柱２１を電気めっきするのが好ましい。後に放 射器ダイに接合する際の準備段階として、支柱の上部に薄膜はんだをスパッタ蒸 着する。レンズ２０からアレイ１０への物理的アセンブリは、図示されていはい ないが、約二（２）ミクロンのアライメント許容差を示す装置であるＩＲアライ ナを使用して、レンズダイと放射器ダイを１ミクロン以内の精度でアライメント することにより行われる。それら２つのダイを近接させ、ＩＲアライナでアライ メントし、薄膜ヒータ（図示せず）によって、基板の上部の温度を摂氏約２５０ 度に上昇させて、適切なはんだ流動条件を達成する。 代表的な画素構成の変形としては、特定の光学系の必要条件に適合するように 、広範囲の画素サイズとピッチを伴ってアレイを製造することができる。３．５ ミルのピッチで画素を含む５１２×５１２アレイは、離れたターゲットパターン を大型コリメーティング光学系に対してビデオフレーム速度までの速度で表示す るのに有用である。図７は、１５％のフィルファクタを有する２ミルピッチのア レイを表わす走査型電子顕微鏡（ＳＥＭ）の顕微鏡写真を図７Ａで示し、５０％ の フィルファクタを有するアレイを表わす顕微鏡写真を図７Ｂで示す。図７Ａの１ ５％のフィルファクタをもつアレイは２００Ｈｚのフレーム速度が可能であり、 一方、図７Ｂの５０％のフィルファクタをもつアレイは約六十（６０）Ｈｚのフ レーム速度が可能であって、それぞれが同じ熱コンダクタンスを有する。レグ１ ８の長さはフィルファクタが５０％のアレイでは８ミクロン、フィルファクタが １５％のアレイにおいては３０ミクロンであるのが好ましい。一実施形態では、 空間分解能を向上させるために、画素は擬似六角形の形状を描くように配列され ており、基板と１つの電気接点を共用し、そこで、導電線路３４に電圧（Ｖｄｄ ）を供給する駆動バス（図１６ｃ）に電気的に結合している。基板１６は放射器 画素１２の高さから約１〜２ミクロン低い位置にあり、複数の導電トレースと、 Ｖｄｄ３４と、画素アドレス線３０と、信号電圧線３２とを含む。画素アドレス 線３０の一部は基板１６上の、トランジスタラッチ回路３１（図１Ｂに破線で示 す）の上に配設される電気接合パッドを形成している。図１６ｃは、２msecの熱 時定数を有する２ミルピッチ放射器の拡大図である。 各画素１２は、画素の光学的特性を維持し且つ画素が基板１６と熱接触しない ように保証するために、０．数ミクロン以内の凹凸しかない相対的に平坦な上面 を有する。処理中、各画素の上面の平坦な形態を維持するのが好ましく、本発明 においては、薄膜製造工程に固有の薄膜ストレスを慎重に観測し且つ制御するこ とにより、この平坦さを維持する。 通常の放射器製造工程：大半の放射器構造１０は窒化シリコン（Ｓｉ₃Ｎ₄）膜 ６２から形成されている。それらの膜は、基板１６と放射器１２との熱接触を最 小にさせるレグ１８を形成する材料の大部分をも成している。一実施形態では、 膜６２の中にジグザグ形の抵抗器２２が埋設されている。極低温での動作の場合 、そのような抵抗器材料は低いＴＣＲを有し、アレイ１０を処理する際に使用す る犠牲エッチング材料に対して耐性を示し且つ数百オーム／平方程度の面積抵抗 を有しているべきである。スパッタＴｉＮｘはこの基準に適合する膜の１つであ る。蒸着中の窒素含有量を変化させることと、後述する蒸着後の熱処理工程とに より、狭い範囲内で膜の組成を変えることができる。 放射器画素に関して、周囲に駆動電子素子１４を含む基板１６の上に犠牲層６ ０をそれぞれ蒸着し、且つパターニングすることから成る基本製造工程を図６に 示す。次に、犠牲層６０の上に窒化シリコン膜６２と、単一抵抗器膜２２の層を 交互に蒸着し、パターニングする。抵抗器２２に好ましい材料はＴｉＮｘである が、これは、通常金属から形成されている基板トレースと接触する。最終製造工 程では、適切なエッチングング剤によって犠牲層６０を除去して、自立するマイ クロブリッジ型懸垂放射器画素１２を形成する。 通常のダイ処理工程：半導体ウェハ上に完全なアレイ構造を製造するのに先立 って、基板上にポリイミドから成る薄い一時パシベーション層を設けて、「ダミ ー」抵抗器を設置し、この抵抗器を試験のために基板の電子回路に電気的に結合 する。試験は単に基板が機能するか否かを指示するだけであり、従って、動作し ていない基板でそれ以上の労力を処理に費やすことはないので、現時点では、欠 陥が存在する可能性のある基板の電子回路の修理は助長されない。試験プロセス の後に、ポリイミドを除去し、試験によって基板が動作していたと指示されれば 、本発明に従って本発明をさらに処理する。試験プロセスにポリイミドを選択し たのは、ポリイミドが電気絶縁性を有し、熱コンダクタンス特性が低く、応用し やすく且つ周知のエッチングング剤によって完全に除去されると共に、ダミー抵 抗器から基板へ電流を搬送するためにポリイミド層の中にメタライズバイアを製 造するのが比較的容易だからである。以後の処理に備えて欠陥を取り除くことが できるように、ダイシング工程を開始する前に、ウェハレベルでダイを電気的に 試験する。次に、ウェハから個々のアレイを切り取る。その後、切り取ったウェ ハ１０を排気パッケージ又は極低温デューアの中に実装するのが好ましい。ウェ ハレベルでのダイの電気的試験は、一度に１つの画素をアドレス指定し且つ試験 すべき画素がオン／オフされている間にアレイ１０により取り出される電流を測 定することにより実行される。図７に示すように、試験アレイのダイごとに電流 のマップを生成しても良い。通常、測定はＦＥＴが飽和領域で動作している状態 で行われるため、マップは主に「死滅」画素とＦＥＴ電流の均一性を表わす尺度 である。死滅画素の数は完成後のアレイの性能に寄与する主な要因である。多く の場合、死滅画素は、画素に電流を供給する基板メタライズ線路３０，３２，３ ４の間の電気的短絡によって発生する。それらの短絡回路はどの列画素をも欠陥 画 素にしてしまう影響を生じる可能性がある。死滅画素の第２の原因は、電流が放 射器抵抗器２２に到達できないことである。この種の欠陥の通常の原因は、エッ チングング段階の間に悪影響を受け、切断されてしまった抵抗器の開きであるか 、又は抵抗器２２と基板の電子素子１４との電気的接触が悪くなることが原因に なるであろう。 アレイの均一性及び欠陥に関する電気的測定：上記の種類の欠陥が観測された とき、それらの欠陥は、行及び列の故障を伴う１００のダイのうちわずか５つに 限られていた。アレイの品質を良く表わす尺度は、平均電流から２０パーセント を越えて外れた電流を有する画素の数である。ダイの中には、１６０００個の画 素のうち１つしか死滅画素をもたないものもある。大半のダイについて、画素電 流の標準偏差は３から５パーセント範囲であった。 観測した５１２×５１２アレイにおいては、平均電流流れは３パーセントの標 準偏差を伴って、１４７マイクロアンペアと測定された。そのようなアレイの２ ６２１４４個の画素のうち、１９１９個（すなわち、わずか０．７％）が標準偏 差範囲から外れており、死滅していたのは全体の画素の中の８９５個（０．３％ ）であった。残った死滅画素は１つの列と、２つの行の中に含まれていた。尚、 このレベルの画素故障は十分に高画質の画像を生成しうるものである。 光学的な構成の利点は、光学的にも一様であるジグザグ形の抵抗器２２に対し て抵抗の高い材料を使用することにより得られる。前述のように、窒化シリコン を使用しているため、熱絶縁特性にすぐれ且つ周知の半導体処理技法に従ってい るので、フィルファクタを非常に高くすることができる。また、ギャップを同調 可能な構造を使用しているため、各画素は、ギャップ間隔×発射された放射の波 長の関数である放射を投射できる。 代表的には、赤外線シーンプロジェクタを使用して、赤外線感知ハードウェア システムを試験し、所望の所定の人工シーンに対する動的応答をシミュレートす ることができる。多くの場合、それらの試験は赤外線感知ハードウェアの実際の 現場での試験に代えて実施でき、従って、試験コストを相当に節約できる。文献 から、赤外線シーンプロジェクタアレイによる方法をいくつか利用できる。本発 明者は多くの種類のＩＲシーンプロジェクタ技術を調査し、抵抗加熱型赤外線シ ーンプロジェクタ技術は最も大きな融通性を提供し、周知の方法の中では最も高 い性能であるが、２レベル窒化シリコン画素１２のマイクロブリッジ構造は高い 放射輝度出力と、少ない電力消費との最良の組合わせであると感じている。後に 挙げた種類では、この技法を使用して５１２×５１２の寸法の非常に大型のアレ イを製造することができる。 繰り返すと、マイクロブリッジ構造は、標準のＩＣプロセスを使用してアドレ ス指定電子素子の上面にモノリシックに製造された窒化シリコンマイクロブリッ ジであるのが好ましい。電子読出し素子は、たとえば、ＣＭＯＳ，ＴＦＴ，Ｂｉ ＣＭＯＳ，バイポーラ，ＧａＡｓデバイス，ＳＯＩデバイスなどのいくつかのデ バイスの中の１つであれば良い。一実施形態で使用される特定のデバイスはＣＭ ＯＳデバイスを使用しており、その場合、放射面がスペースの関係で電子読出し 素子と競合しないように、マイクロブリッジ画素１２は各画素の電子読出し素子 の上方に懸垂されている。従って、フィルファクタが非常に高い構成を得ること ができ、３．５ミルピッチの構成では、この構造を使用して８９％のフィルファ クタが得られるであろう。マイクロブリッジ画素１２を構成する窒化シリコン材 料によって、マイクロブリッジとシリコン基板との間の熱コンダクタンスを非常 に低くすることもできる。この熱絶縁特性は、２５００００個を越える画素が一 度にターンオンされるような面積の広いアレイでは特に重要である。通常の実施 形態は画素ごとに０．１μＷ／Ｋの電力条件を有していて良く、隣接する画素の クロスカップリングはほとんど存在しない。真空で動作するとき、隣接する画素 が共用する接点はシリコン基板への電気的接点のみであり、シリコン基板はヒー トシンクとして作用するので、クロスカップリングの量は実質的に零である。マ イクロブリッジの薄い横断面しか隣接する画素にさらされないので、放射カップ リングも非常に少ない。犠牲層 真空にしておかないと、（気体分子のブラウン運動を経て）空気のコンダクタ ンスがマイクロブリッジの熱漏れを約２倍の大きさにしてしまうおそれがあるの で、マイクロブリッジ画素構造１２の熱絶縁はデバイスを真空中で動作させるこ とによって助けられる。図６でわかるように、構造を製造するとき、犠牲層の上 に構造を形成するのが好ましい。工程の終了時に、犠牲層を除去して、構造をシ リコン基板１６から熱絶縁する。ここで示す構造の犠牲層としていくつかの異な る膜を使用しうることは当業者には明らかなことである。 二酸化シリコンは、本発明で犠牲層として使用しられる一般に知られ、使用さ れている誘電体層である。この材料は、周知の湿式エッチング技法によりＨＦに 基づく化学作用を利用して除去できるであろう。犠牲層の側方エッチ速度を容易 にするために、マイクロブリッジと犠牲層との間に他のエッチ加速層を追加して も良い。この構造の犠牲層として、構造をアンダカットするために酸素プラズマ を使用してエッチングできるポリイミドを使用しても良い。そのような乾式エッ チ工程の結果、はるかに選択性が高く且つ損傷は少ない構造が製造される。熱絶縁レグ 面積の広いアレイの場合、これまで説明した構造の熱絶縁機能をいくつかの面 で向上させても良い。第１に、熱コンダクタンスを減少させるために、レグ構造 を薄くしても良い。レグ１８の厚さをどの程度に制限するかは、使用される材料 の機械的強さによって決まる。レグ１８の構造があまりに薄いために構造のゆが み又は湾曲が生じた場合には、空洞２３は重大な性能の一部を失い、マイクロブ リッジの本体、すなわち、画素１２がシリコン基板１６に接触し、その結果、熱 絶縁が失われてしまうであろう。発明者の製造過程においては、レグ１８は５０ ００Åまでの範囲の厚さを有していた。当業者により不適当な実験を行わずに４ ０００Åというレグ１８の厚さを得られるべきである。 レグの熱抵抗はマイクロブリッジ画素１２の抵抗と比べて大きくなければなら ない。大きな熱抵抗は、動作中にマイクロブリッジ画素１２の熱勾配が大きくな るのを阻止する。勾配が大きくなると、画素１２の有効放射領域が狭くなり、放 射温度が不均一になるという結果を招くであろう。構造を設計している間、レグ １８の長さと、放射器１２の応答速度及びそのフィルファクタとの関係を調整し なければならない。 一実施形態では、マイクロブリッジ構造について高い放射率を得るために、マ イクロブリッジ構造はギャップ２３の内部に反射体７０と、吸収体層７２とを使 用する。マイクロブリッジ層と、真空ギャップ２３と、反射体７０とから構成さ れるスタックは、２〜２０μｍの波長帯域の放射に対してＱの低い共振空洞を形 成する。抵抗器２２の抵抗率が高いため、放射器の抵抗器パターン２２は放射器 空洞２３の総光学的応答を変化させない。これにより、マイクロブリッジに抵抗 器パターンが存在するか否かにかかわらず、窒化シリコンマイクロブリッジが覆 っている領域の全てにおいて高い放射率が得られる。 マイクロブリッジを製造する場合、窒化シリコン膜は犠牲層に装着されるとき に圧縮応力を受ける。犠牲層のエッチングを経て構造が解放されると、膜の応力 は緩和され、ブリッジは接触領域を中心としてねじれる傾向を示す。マイクロブ リッジは、その本体がわずかにねじれて、レグはねじり運動から張力を受けるよ うに、四角でマイクロブリッジの本体に装着する構成になっている。すなわち、 本体は相対的に小さい応力で平坦な画素構造のままであろうが、この構造を放射 器として効率良く動作させるために必要な熱絶縁を維持するためには、平坦な画 素構造は重要である。 窒化シリコンマイクロブリッジ画素１２の下方の吸収体層７２によって、広い 帯域にわたり高い放射率が得られる。約〜４００オーム／平方の薄い材料層はス タックの中で最適の吸収を示し、反射体と真空ギャップによりセットアップされ る共振を離調するように作用する。本発明においては、犠牲層のエッチング処理 中にエッチング剤に対して弾性を有し且つスパッタ蒸着の間に制御可能であると いう理由により、この吸収体層７２としてＮｉＣｒの薄い層を使用する。物理的支持，熱絶縁及び導電性接点 ： 構造全体を支持する強力な接触領域がなければ、低い熱コンダクタンスと高い 放射率は可能ではないであろう。同じ構造で、基板１６に電気的，熱的にも適切 に接触しなければならない。放射率を最適にするために設計された四分の一波長 構造の場合、この接点の足跡を最小にするためには、この接点の深さは１．８μ ｍまで、一辺は１０μｍ未満でなければならない。アレイの総歩留まりを考える と、そのようなバイアを介して適切な電気的接触を行うことはきわめて重要であ る。マイクロブリッジ画素１２を貫通するメタライズも、アドレス指定電子素子 ５０からのメタライズに接触しなければならない。接点は、犠牲層のエッチング 中に使用されるエッチング剤に耐えるものでなければならない。この接点を製造 するために、２つの方式を使用できる。その第１は図１１に示す「バスケット」 接点であって、主として湿式エッチングによる犠牲層プロセスに使用され、第２ の方式は、主として乾式エッチングによる犠牲層プロセスに使用される、図１２ に示す「プラグ」接点である。これら２つについては、以下にさらに詳細に説明 する。 犠牲層を除去するための湿式エッチ工程の間に、エッチング剤が接点領域の下 方のプラナリゼーション酸化物に作用を及ぼすこともありうる。バスケット接点 の目的は、絶縁と支持の２つの役割を果たすマイクロブリッジ画素１２の機械的 に強力な支持体を構成することであり、同時に歩留まりの良い電気的接点を提供 する。マイクロブリッジ画素１２からアドレス指定電子素子５０のメタライゼー ションに至る電気接点を形成するレグ１８上の段差被覆率を改善するために、接 点は２段に形成されている。第１の段はマイクロブリッジの高さから真空ギャッ プ２３の底まで下がっている。この段の高さは通常は１〜１．８μｍである。段 の被覆を容易にするために、側壁はテーパ形状になっている。第２の段はプラナ リゼーション酸化物からアドレス指定電子素子に至る。 レグ１８用の金属は、基板１５上の金属への接触を得るためにそれらの段の上 でパターニングされる。熱絶縁構造は、熱コンダクタンスを最小にするためにレ グ１８上の金属をできる限り薄くすることを必要とする構成である。バスケット 接点６０の機械的な強さは、マイクロブリッジ本体でも使用されている窒化シリ コン層に起因するものである。犠牲層のエッチングの間に使用されるエッチング 剤によって起こりうる作用からレグ金属を遮断するために、レグ金属はそれらの 窒化物層の間にはさまれている。 銅をベースとする金属又はアルミニウムをベースとする金属のいずれかを使用 するプラグ金属６４をバスケット接点に適用して、レグ金属と基板金属との電気 的接触をさらに良く確保しても良い。このプラグ金属６４は、犠牲層エッチング の間に湿式エッチング剤に対してバスケットの底部を密封する。このプラグ金属 がないと、湿式エッチ工程におけるエッチング剤が薄膜構造の中の亀裂に侵入し て、プラナリゼーション酸化物に作用を及ぼし、バスケット接点が乗っている土 台を除去してしまうという事態も起こりうる。プラグ金属６４を加えることによ り、エッチング剤がプラナリゼーション酸化物に侵入する可能性は低下する。プ ラグ金属は接点の機械的強度を向上させ、犠牲層のエッチング後にマイクロブリ ッジ画素１２が湾曲しないように安定させる。 ポリイミドなどの乾式エッチングされた犠牲層を使用する場合には、プラナリ ゼーション酸化物は乾式エッチングの影響をはるかに受けにくい。同様に高い電 気的歩留まりと機械的強度を得るために、接点領域を著しく簡略化しても良い。 プラグ接点は、バスケット接点を製造するプロセスと比較して、プロセス中の２ つのマスク層を減少させるであろう。まず、リフトオフ工程によって、プラグ金 属６４を蒸着し、パターニングしても良い。レグ金属をプラグ金属のすぐ上でパ ターニングできるように、プラグ金属の上面は底部の画素窒化物の上面と同じ高 さでなければならない。次に、上部ブリッジ窒化物をレグ金属の上に蒸着し、パ ターニングする。この工程において使用されるポリイミドとメタライゼーション との間の選択性が高いため、この工程を経た電気的歩留まりはすぐれている。窒 化シリコン材料はすぐれた機械的安定度を示し、アレイに十分な機械的歩留まり を与える。ＴｉＷＮ 本発明ではいくつかの抵抗器材料を使用できるが、適切な光学的特性と、低電 流を得るためには、それらの材料は好ましくは１００オームから１Ｋオームの範 囲の面抵抗を有していなければならない。抵抗膜は高温でも安定していなければ ならず、また、再現性をもって蒸着可能でなければならない。蒸着工程の間に気 体環境を制御することにより様々な膜抵抗を変化させることができれば、利点が 追加される。この条件に適合する遷移金属窒化物はいくつかあるが、おそらく、 ＴｉＷＮ及びＴｉＮが最も良いであろう。 スパッタ蒸着ＴｉＷＮがシーンプロジェクタアレイ１０の抵抗器２２の材料と して使用されている。この材料は、画素ごとに低い動作電流を維持するために要 求される抵抗率の高い膜を形成し、また、同時に、ＴＣＲが非常に低いため、画 素は広い温度範囲にわたって動作できる。ここで説明されるシーンプロジェクタ 放射器は２０Ｋと１０００Ｋの間で動作する。スパッタリング工程の間の窒素の 流量によって材料の抵抗率を確定できるので、ＴｉＷＮ材料の蒸着は制御しやす い。抵抗は３倍の範囲にわたって、製造作業ごとに再現性をもって制御できるで あろう。大きな動作電流に対する大きな許容範囲 ５１２×５１２シーンプロジェクタのような面積の広い放射器アレイを動作さ せる場合、アレイ全体に電力を供給するために要求される電流の量は、バス線の 両側で大きな電圧降下を招くであろう。最も重大な電圧変化は接地線で起こり、 アナログ電圧は外部接地線を基準としているので、内部接地線の変化はゲート電 圧に同じ量の変化を発生させることがわかった。従って、動作条件に応じて、接 地線における電圧上昇の量は５０％までの放射輝度損失を生じさせる。 本発明では、接地線の電圧降下を最小限に抑えるために、アレイの接地グリッ ドを水平方向及び垂直方向に配線している。これにより、バス線の実効抵抗は低 下する。電圧降下のロールオフも１つの行又は１つの列にまたがって急激に起こ るのではなく、半径方向に徐々に起こるのであるが、これは、従来の技術で知ら れ且つ実施されているように、バス線が一方向にのみ経路指定された場合である 。水平接地線は各画素で垂直接地線に接続して、電流の導通経路を複数形成する 。 本発明において採用されているもう１つの有効な抵抗低減技法は、画素ごとに 基板を介して接地電位又は基準電位に接続させるというものである。室温のとき 、これは各画素の接地電圧の上昇を抑えるのに有効な方法であることがわかる。 ２ミルピッチの画素の場合、各画素における基板抵抗は通常約１００オームであ る。ウェハの裏面は、このプロセスを補助するための広い接地接点として働く。 Ｖ_DDバス線の変化も各画素の動作電流に影響を及ぼしかない。ＦＥＴ電流はピ ンチオフの後に飽和するので、画素電流はＶ_DDの変化による影響を比較的受けな い。ＦＥＴの大きさと放射器電流を設計するときには、負荷線が飽和領域でＦＥ Ｔ Ｉ〜Ｖ 曲線と交差するように、ドライバＦＥＴのバイアス点を慎重に考慮す る必要がある。これにより、バス線におけるＶ_DDの変化が放射器の出力放射輝度 に影響を及ぼすのを回避する。 本発明を好ましい実施形態に関連して説明したが、次に示す請求の範囲により 定義される本発明の趣旨の中に含まれる変形は当業者には認識されるであろう。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年１１月１１日 【補正内容】 補正明細書 る。従来よりＩＲアレイと並んて、ＣＭＯＳ電子アドレス指定回路や製造技法の 近年の進歩の結果、電子回路が関連する画素放射器の下方に配設された２レベル ＩＲアレイ構造が得られており、これにより、画素がＩＲアレイのほぼ全面を覆 うという高いフィルファクタを実現できる。 引例としては、英国特許第ＧＢ−Ａ−２２７４９４３号、世界特許第ＷＯ−Ａ −９３２６０５０号及びＤ．Ｒ．Ｓｔａｕｆｆｅｒ他の「Ｔｈｅｒｍａｌ ｓｃ ｅｎｅ ｐｒｏｊｅｃｔｏｒｓ ｕｓｉｎｇ ｍｉｃｒｏｅｍｉｔｔｅｒｓ」（ １９９１年１１月刊Ｏｐｔｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ第３０巻第１１号 の１６６４ページ）が挙げられる。 発明の概要 本発明のＩＲシーンプロジェクタアレイの高性能、低電力という特徴は、抵抗 加熱される微細構造放射器が小さな電力しか必要とせず、フィルファクタは高く 且つ放射率も高いことに起因する高い放射効率によって得られる。さらに、本発 明では、製造に際して低温の基板と高温の材料を使用するため、広いダイナミッ クレンジにわたって応答を示す。 アレイは支持レグで懸垂される２レベルアーキテクチャで動作するので、経路 の熱漏れは非常に少なく、また、アレイの電子回路はアレイの下方にコンパクト に且つ効率良く配 補正請求の範囲 １．広帯域赤外線画像を放射する装置（１０）において、 複数の空洞を有する半導体基板（１６）と； 基板（１６）上に複数の空洞に近接して配設され、画素アドレス指定信号と、 電圧信号と、駆動電圧とを含む電気信号を基板（１６）の様々な部分へ経路指定 するアドレス手段（５０）と； アドレス手段（５０）に結合し、それぞれが基板（１６）の複数の空洞の１つ の上方に配設されている少なくとも２つの放射器画素部材（１２）であって、各 放射器画素部材（１２）はトランジスタ手段（３３）を支持する第１のレベルと 、第１のレベルの上方に離間して配設されて、放射器画素部材（１２）を構成す る第２のレベルとの２レベル微細構造から成り、第１のレベルは窒化シリコンか ら形成され、第２のレベルは吸収体層（７２）を有し且つ第１のレベルは吸収体 層（７２）の反対側でそれに面する反射体層（７０）を有するような放射器画素 部材（１２）と； 各画素部材（１２）を接続し、支持し且つ基板（１６）から熱絶縁する手段と ； 各画素部材（１２）に結合する電気抵抗材料のトレース（２６）及び基板（１ ６）に物理的，電気的に結合する少なくとも１つのレグ（１８）と； 画素アドレス指定信号，電圧信号及び駆動電圧を各放射器画素部材（１２）に 電気的に結合する電子制御手段（１４）とを具備し、 前記トランジスタ手段（３３）は電気抵抗材料のトレース（２６）を介して制 御された量の電流を駆動し且つトレース（２６）の温度を維持する装置。 ２．電気抵抗材料は第２のレベルに埋設されており且つ抵抗材料は窒化チタン から形成されている請求項１記載の装置。 ３．電子制御手段（１４）は、複数の個別画素列群電気配線部にそれぞれ電気 的に結合する両素デコーダ／マルチプレクサ選択回路（４０）と、行イネーブル デコーダ（３８）とを具備する請求項２記載の装置。 ４．アレイ構成を成して配設され且つ８０パーセントより大きいフィルファク タを有する複数の放射器画素部材（１２）をさらに具備する請求項３記載の装置 。 ５．１つのマイクロレンズ（２０）が各放射器画素部材（１２）に光学的に結 合するように、複数の独立した支柱（２１）によって基板（１６）に結合された マイクロレンズアセンブリ（２０）をさらに具備する請求項４記載の装置。 ６．複数の独立した支柱（２１）は、先に基板（１６）に電気めっきされたマ イクロレンズアセンブリ（２０）に近接する薄膜はんだの層を伴って窒化シリコ ンから形成されている請求項５記載の装置。 ７．複数の放射器画素（１２）は３．５ミルピッチのアレイを構成する請求項 ４記載の装置。 ８．アレイは２６２１４４個の放射器画素から成る少なくとも５１２×５１２ のアレイを構成する請求項７記載の装置。

Claims (1)

1. 【特許請求の範囲】 １．広帯域赤外線画像を放射する装置において、 複数の空洞を有する半導体基板と； 基板上に複数の空洞に近接して配設され、画素アドレス指定信号と、電圧信号 と、駆動電圧とを含む電気信号を基板の様々な部分へ経路指定するアドレス手段 と； アドレス手段に結合し、基板の複数の空洞の中の１つの空洞の上方に配設され た少なくとも２つの放射器画素部材と； 各画素部材を接続し、支持し且つ基板から熱絶縁する手段と； 各画素部材に結合する電気抵抗材料のトレース及び基板に物理的，電気的に結 合する少なくとも１つのレグと； 画素アドレス指定信号，電圧信号及び駆動電圧を各放射器画素部材に電気的に 結合する電子制御手段と； 電気抵抗材料のトレースを介して制御された量の電流を駆動し且つトレースの 温度を維持するトランジスタ手段とを具備する装置。 ２．放射器画素はトランジスタ手段を支持する第１のレベルと、第１のレベル の上方に配設され、放射器画素を構成する第２のレベルとの２レベル微細構造か ら成り、第２のレベルは窒化シリコンから形成されている請求項１記載の装置。 ３．電気抵抗材料は第２のレベルに埋設されており且つ抵抗材料は窒化チタン から形成されている請求項１記載の装置。 ４．電子制御手段は、複数の個別画素列群電気配線部にそれぞれ電気的に結合 する画素デコーダ／マルチプレクサ選択回路と、行イネーブルデコーダとを具備 する請求項３記載の装置。 ５．アレイ構成を成して配設され且つ８０パーセントより大きいフィルファク タを有する複数の放射器画素部材をさらに具備する請求項４記載の装置。 ６．１つのマイクロレンズが各放射器画素部材に光学的に結合するように、複 数の独立した支柱によって基板に結合されたマイクロレンズアセンブリをさらに 具備する請求項５記載の装置。 ７．複数の独立した支柱は、先に基板に電気めっきされたマイクロレンズアセ ンブリに近接する薄膜はんだの層を伴って窒化シリコンから形成されている請求 項６記載の装置。 ８．複数の放射器画素は３．５ミルピッチのアレイを構成する請求項５記載の 装置。 ９．アレイは２６２１４４個の放射器画素から成る少なくとも５１２×５１２ のアレイを構成する請求項８記載の装置。 １０．熱画像を投射するアセンブリを製造する方法において、 半導体基板の上部に複数の空洞をエッチングする工程と； 各空洞の上方の、半導体の面の上部とほぼ同じ高さの平面に配設される電子読 出し手段を製造する工程と； 電子読出し手段の上に、半導体基板に空洞の周囲の一部で重なり合う犠牲層を 蒸着する工程と； 犠牲層の上に下部材料層を蒸着する工程と； 下部層の上に電気抵抗材料のトレースをパターニングする工程と； 電気抵抗材料のトレースの上に上部材料層を蒸着する工程と； トランジスタ手段が空洞を占め、下部層はトランジスタ手段の上方に配設され て、トレースを支持し且つ上部層はトレース及び下部層をほぼ覆う状態で支えな しで自立した２層微細構造が得られるように、アセンブリを選択エッチング材料 の溶液の中に浸漬する工程とから成る方法。 １１．基板の基端部に独立支柱を電気めっきする工程と； 先端部に薄膜はんだを蒸着する工程と； 複数のレンズ素子を有するマイクロレンズアセンブリを各レンズ素子が１つの 放射器画素に対応するように基板とアライメントする工程と； 独立支柱の遠端部をマイクロレンズアセンブリにはんだ付けする工程とをさら に含む請求項１０記載の方法。