JPH10335607A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半球状シリコン結晶粒を有するスタックトキ
ャパシタ構造を有するＤＲＡＭの半球状シリコン結晶粒
の形成不良を防ぎ、なお且つ半球状シリコン結晶粒への
不純物導入を充分に行い、空乏化による容量低下を防ぐ
手段の提供。 【解決手段】 ＭＯＳトランジスタが作り込まれた半導
体基板に第１のシリコン膜を形成し、所望の形状に加工
し、第１のシリコン膜の表面に自然酸化膜を形成し、続
いて不純物を含む第２のシリコン膜と不純物を含まない
第３のシリコン膜を形成し、さらに大気に暴露すること
なく引き続きアニールすることにより、半球状シリコン
結晶粒を形成する。その後エッチバックにより電極間を
分離し、これを蓄積電極とし、次いで誘電体膜とプレー
ト電極を形成しキャパシタとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特にＤＲＡＭ(Dynamic Random Access Memory)等の
キャパシタを有する半導体装置の製造方法に関する。

【０００２】

【従来の技術】１トランジスタ１キャパシタで一つのメ
モリセルが構成されるＤＲＡＭは、メモリセルの縮小に
よる高集積化が図られてきた。メモリセル面積の縮小に
伴って、キャパシタの占有面積が減少し、ソフトエラー
耐性から必要とされる蓄積電荷容量（約２５ｆＦ）を確
保するのが困難になって来ている。

【０００３】現在では、積層型（スタック型）と呼ばれ
る蓄積電極が広く一般に用いられており、さらにこの蓄
積電極表面に微細な半球状のシリコン結晶粒、すなわち
ＨＳＧ−Ｓi(Hemispherical Grain-Silicon)を形成して
電極の実効的な表面積を増大させる方法も用いられるよ
うになってきた。

【０００４】このＨＳＧ−Ｓiの形成は、清浄なアモル
ファスシリコン膜表面を非晶質一結晶の遷移温度領域で
アニールし、アモルファスシリコン膜表面に結晶核を形
成すると共に、シリコン原子の表面マイグレーションに
よって結晶を成長させるものである。

【０００５】したがって、母体となるアモルファスシリ
コン膜表面は、自然酸化膜や、有機物汚染のない、清浄
な表面である必要があり、ＨＳＧ−Ｓi形成時のアニー
ル雰囲気も、高真空かあるいは非酸化性の雰囲気である
必要がある。

【０００６】また、結晶化したシリコンの表面は、アモ
ルファスシリコンの表面よりも安定で、シリコン原子の
表面マイグレーションが起こりにくく、ＨＳＧ−Ｓiは
形成されない。したがってＨＳＧ−Ｓiを形成する表面
は、アモルファスシリコンでなければならない。

【０００７】ＨＳＧ−Ｓiの形成方法としてはその成膜
の形態から、セレクティブＨＳＧ法とブランケットＨＳ
Ｇ法があり、それぞれ下記のような利点と欠点を有す
る。

【０００８】セレクティブＨＳＧ法は、すでに形成され
た蓄積電極表面のみに選択的にＨＳＧを形成する方法で
あり、ブランケットＨＳＧ法に比べて、成膜後のエッチ
バック工程が不要であり、少ない工程数で済むというメ
リットがある。特開平５−３１５５４３号公報には、セ
レクティブＨＳＧ法を用いて蓄積電極パターニング後、
アモルファスシリコンを堆積し、エッチバックして電極
間を分離後にＨＳＧ−Ｓiを形成する方法が示されてい
る。

【０００９】また、セレクティブＨＳＧ法は、エッチバ
ック工程によって、蓄積電極の形状が制限されないの
で、シリンダ型、フィン型などの複雑な形状の蓄積電極
にも適用可能であるという利点もある。

【００１０】しかしながら、セレクティブＨＳＧ法での
ＨＳＧ形成は、雷極表面の状態に非常に敏感に依存し、
特に自然酸化膜の存在や有機物の汚染によって、ＨＳＧ
が形成されないといった欠陥が発生しやすいという問題
を抱えている。

【００１１】これに対して、ブランケットＨＳＧ法は、
その名のとおり、全面にＨＳＧを形成する方法である。
まず母体となるアモルファスシリコン膜を全面に成膜
後、大気に暴露することなく、引き続きアニールを行
い、ＨＳＧを形成する。

【００１２】そのため、自然酸化膜、有機物汚染による
欠陥が全く発生しないという利点がある。ただし、全面
に成膜するために、エッチバック等の方法で、蓄積電極
間を分離する必要があり、電極の形状もエッチバック工
程によって制限される。

【００１３】以下、図３（ａ）〜（ｅ）を参照し、従来
の技術をブランケットＨＳＧ法を中心に説明する。まず
図３（ａ）に示すように、ＭＯＳ−ＦＥＴ（電界効果ト
ランジスター）等が作り込まれた半導体基板のドレイン
２にコンタクトホールを開孔し、不純物として燐を含む
第１のシリコン膜９を既知の減圧化学気相成長法を用い
てアモルファス状態に成膜する。

【００１４】次に、図３（ｂ）に示すように、第１のシ
リコン膜９を既知の写真蝕刻技術を用いて所望の形状に
加工し、蓄積電極の一部とする。図中、単独の蓄積電極
のみ示されるが、実際にはこれがアレイ状に形成される
ことになる。

【００１５】次いで、希釈弗酸等により第１のシリコン
膜９の自然酸化膜を除去し、図３（ｃ）に示すように減
圧化学気相成長法を用いて、シラン（ＳiＨ₄）またはジ
シラン（Ｓi₂Ｈ₆）を含むガス系から第２のシリコン膜
１５を全面に成膜する。このときの成膜条件は、第２の
シリコン膜１５がアモルファス状になるように設定され
る。

【００１６】続いて、大気に暴露することなく高真空ま
たは、非酸化性の雰囲気中でアニールを行い図３（ｄ）
に示すように、第２のシリコン膜１５の表面に半球状シ
リコン結晶粒１３を成長させる。

【００１７】その後、既知の異方性ドライエッチング技
術を用いてエッチバックを行い、図３（ｅ）に示すよう
に蓄積電極間を分離する。この後、誘電体膜とプレート
電極を形成して、キャパシタとする（不図示）。

【００１８】

【発明が解決しようとする課題】ブランケットＨＳＧ法
は、蓄積電極表面の自然酸化膜や有機物汚染に対して鈍
感であり、プロセスマージンの広い、優れた方法であ
る。

【００１９】しかしながら蓄積電極が、部分的にＨＳＧ
化されないか、あるいは充分な大きさに成長しないとい
う欠陥が、第１のシリコン膜９の膜厚を厚くするにした
がって発生するようになってきた。ＨＳＧ化されなかっ
た蓄積電極は、容量が足りず、正常動作が不能となり、
ビット不良を引き起すという欠陥がある。

【００２０】調査の結果、第１のシリコン膜９の一部が
結晶化し、それによりＨＳＧ−Ｓiが成長する前に第２
のシリコン膜１５も結晶化したことが判明した。すでに
述べたように、結晶化した表面には、ＨＳＧ−Ｓiは形
成されない。

【００２１】第１のシリコン膜９の膜厚が厚くなるにし
たがって欠陥の発生が増加した理由は、成膜時間が長く
なることにより、熱履歴がより長くなり、膜中あるいは
下地層間膜界面で、結晶核が形成されやすくなったから
である。膜中の結晶成長の速度がアモルファスシリコン
の成膜速度よりも速いので、結晶化が表面にまで到達し
てしまったと考えられる。

【００２２】従来の技術では、電気的接続性を重視し
て、蓄積電極表面の自然酸化膜を除去してから、第２の
シリコン膜１５を成膜していたので、図４に示すように
第１のシリコン膜９が結晶化した場合、それに引きずら
れて、容易に第２のシリコン膜１５も結晶化したものと
考えられる。

【００２３】そこで、第２のシリコン膜１５を成膜する
前に、アンモニア／過酸化水素水の混合溶液で処理し、
緻密な自然酸化膜で表面を覆い、第１のシリコン膜９の
結晶化に引きずられないようにすることにより、ＨＳＧ
化されないという欠陥を激減させることができるように
なった。

【００２４】また反面、形成されたＨＳＧに充分に不純
物が供給されず、空乏化によって期待されるように容量
が増加しないという問題が起こった。形成されたＨＳＧ
−Ｓiはそのままでは不純物を含まず、後で何らかの方
法で不純物を導入する必要がある。

【００２５】従来技術では、第１のシリコン膜９中の不
純物を、第２のシリコン膜１５を通してＨＳＧ−Ｓiに
熱拡散させていたが、第２のシリコン膜１５を成膜する
前に形成した自然酸化膜が、不純物拡散のバリアまたは
トラップとして働き、ＨＳＧ−Ｓiに充分に不純物が供
給されなくなっていることが判明した。

【００２６】そこで、ＨＳＧ−Ｓiに不純物が供給され
やすいように、第２のシリコン膜１５に不純物をドープ
してＨＳＧ−Ｓiを形成したところ、ＨＳＧ−Ｓiの成長
速度が遅くなり、充分な大きさのＨＳＧ−Ｓiを得るこ
とができなくなった。図５に５６５℃でのアニール時間
とＨＳＧ−Ｓiのグレインサイズの関係を示す。

【００２７】ＨＳＧ−Ｓiの大きさを、例えば７０ｎｍ
に制御しようとすると、これまでノンドープのアモルフ
ァスシリコンを用いていた場合（図中「●」のケース）
に、５分間程度のアニール時間で充分であったものが、
２.０３Ｅ２０[atoms／cc]のドープトアモルファスシリ
コンでは（図中「×」のケース）、約５０分間のアニー
ルが必要になる。

【００２８】母体となるアモルファスシリコン膜中に不
純物として燐が含まれている場合、シリコン原子の表面
マイグレーションは、燐の脱離によって律速され、不純
物濃度が高いほど、ＨＳＧ−Ｓiの成長速度は遅くなる
ものである。

【００２９】また膜中の結晶は、逆に不純物濃度が高い
ほうが成長しやすくなり、ＨＳＧ−Ｓiが十分に成長す
る前に第２のシリコン膜１５中の結晶が成長して表面に
達すると、そこでＨＳＧ−Ｓiの成長が停止するので、
単純にアニール時間を延ばしても大きなグレインサイズ
が得られるとは限らない。

【００３０】上記のように、従来の技術では、結晶化に
よるＨＳＧ形成不良欠陥を抑制しつつ、ＨＳＧに充分な
不純物を導入し、高い容量値を得ることは困難であっ
た。

【００３１】本発明の目的は、上記のような諸問題のな
い、結晶化に伴うＨＳＧ−Ｓiの形成不良が防止され、
ＨＳＧ−Ｓiの成長速度を容易に制御することが可能
で、充分な不純物をＨＳＧ−Ｓiに供給することが可能
な、空乏化による容量低下を防止することのできる半導
体装置の製造方法を提供することにある。

【００３２】

【課題を解決するための手段】上記の課題・目的は以下
に示す本発明によって解決・達成される。すなわち本発
明は、上部電極、誘電体膜、下部電極からなるキャパシ
タを有する半導体装置の製造方法において、前記下部電
極の形成方法が、半導体基板の一主面上に不純物が添加
された第１のシリコン膜を減圧化学気相成長法により非
晶質または多結晶質に形成する工程、前記第１のシリコ
ン膜を所望の形状に加工する工程、該第１のシリコン膜
の表面に自然酸化膜を形成する工程、減圧化学気相成長
法により不純物を添加した第２のシリコン膜を非晶質に
全面に形成する工程、引き続き大気に暴露することなく
減圧化学気相成長法により不純物を添加しない第３のシ
リコン膜を非晶質に全面に形成する工程、引き続き大気
に暴露することなく非酸化性の雰囲気中でアニールし第
３のシリコン膜を結晶化させ半球状シリコン結晶粒を全
面に形成する工程、異方性のエッチングによりエッチバ
ックを行う工程、の各工程を含むことを特徴とする半導
体装置の製造方法、ならびに該製造方法によって得られ
る半導体装置を開示するものである。

【００３３】本発明の半導体装置の製造方法は、上部電
極、誘電体膜、下部電極から構成されるキャパシタを有
する半導体装置の製造方法であって、前記下部電極の形
成方法が、半導体基板の一主面上に、不純物を添加され
た第１のシリコン膜を減圧化学気相成長法を用いて非晶
質、または多結晶質に形成する工程と、前記第１のシリ
コン膜を所望の形状に加工する工程と、該第１のシリコ
ン膜の表面に自然酸化膜を形成する工程と、減圧化学気
相成長法により、不純物を添加した第２のシリコン膜を
非晶質に全面に形成する工程と、引き続き大気に暴露す
ることなく減圧化学気相成長法によって不純物を添加し
ない第３のシリコン膜を非晶質に全面に形成する工程
と、引き続き大気に暴露することなく、非酸化性の雰囲
気中でアニールし、第３のシリコン膜を結晶化させ、半
球状シリコン結晶粒を全面に形成する工程と、異方性の
エッチングによってエッチバックを行う工程とを含むこ
とを特徴とする。

【００３４】本発明の半導体装置の製造方法は、前記第
１のシリコン膜表面の自然酸化膜の膜厚が、厚さ２ｎｍ
以下であることを特徴とするものであり、また本発明の
半導体装置の製造方法は、前記第２のシリコン膜に添加
される不純物が燐であり、燐の濃度が、１〜３Ｅ２０[a
toms／cc]であることを特徴とする。

【００３５】また本発明の半導体装置の製造方法は、前
記第２のシリコン膜の膜厚が、１０〜７０ｎｍであるこ
を特徴とするものであり、また本発明の半導体装置の製
造方法は、前記第３のシリコン膜の膜厚が、５〜６０ｎ
ｍであることを特徴とするものである。

【００３６】

【発明の実施の形態】以下、図面を参照して本発明の実
施態様を説明する。

【００３７】

【実施例】以下、図面に基づいて実施例により本発明を
詳細に説明するが、本発明がこれらによって何ら限定さ
れるものではない。

【００３８】［実施例１］本発明の第１の実施例につい
て、図１（ａ）〜（ｅ）を参照して説明する。まず、図
１（ａ）に示すようにＭＯＳ−ＦＥＴ等が作り込まれた
半導体基板のドレイン２上にコンタクトホールを開孔
し、不純物として燐を含む第１のシリコン膜９を既知の
減圧化学気相成長法を用いてアモルファス状態に成膜す
る。

【００３９】次に、図１（ｂ）に示すように、第１のシ
リコン膜９を既知の写真蝕刻技術を用いて所望の形状に
加工し、蓄積電極の一部とする。ここまでは、従来技術
と同様である。

【００４０】次に、６０℃のアンモニア／過酸化水素水
の混合液に３分間浸漬し、パーティクルを除去すると同
時に、第１のシリコン膜９の表面に緻密な自然酸化膜１
０を形成する。

【００４１】本実施例では、アンモニア／過酸化水素水
（ＡＰＭ洗浄）を用いているが、その他、硫酸／過酸化
水素水（ＳＰＭ洗浄）等の、膜厚２ｎｍ程度の緻密な酸
化膜が形成される方法であれば、いずれの方法でもよ
い。これらは、半導体製造工程において、洗浄方法とし
てごく一般的に用いられているものである。

【００４２】この自然酸化膜は充分に薄く、トンネル電
流によって電気的な接続は確保されるので問題とはなら
ない。他の方法は例えば、低温酸化、急速加熱酸化等に
よって、極薄い熱酸化膜を形成する方法も考えられる
が、３ｎｍを越える膜厚になると酸化膜自体の抵抗が無
視できなくなるので、注意が必要である。

【００４３】このように緻密な自然酸化膜で第１のシリ
コン膜９を覆うことにより、図２に示すように後に成膜
する第２のシリコン膜１１と第３のシリコン膜１２が、
下地の第１のシリコン膜９にできた結晶により結晶化す
るのを防ぐことができる。

【００４４】次に図１（ｃ）に示すように減圧化学気相
成長法を用いて、シラン（ＳiＨ4）またはジシラン（Ｓ
i2Ｈ6）と、ホスフィン（ＰＨ3）を含むガス系から、不
純物として燐を含む第２のシリコン膜１１を全面に成膜
する。

【００４５】膜中燐濃度は１.ＯＥ２０〜３.０Ｅ２０[a
toms／cc]になるようにする。これ以上濃度が薄いとＨ
ＳＧ−Ｓiへの燐の供給が不十分になり、また、これ以
上濃いと容易に膜中から結晶化が始まってしまう。

【００４６】第２のシリコン膜１１の膜厚は１０〜７０
ｎｍ程度になるように成膜する。第２のシリコン膜１１
の膜厚が１０ｎｍより薄いと後の熱工程で、充分にＨＳ
Ｇ−Ｓiに不純物を拡散させるのが困難になる。

【００４７】次に、引き続き、大気に暴露することな
く、シラン（ＳiＨ₄）またはジシラン（Ｓi₂Ｈ₆）を含
むガス系から、第３のシリコン膜１２を５〜６０ｎｍ程
度の膜厚に成膜する。

【００４８】この膜厚が５ｎｍより薄いと、後に述べる
アニール工程により、たちまちＨＳＧ−Ｓi成長のため
に消費され、ＨＳＧのサイズが充分な大きさにはならな
い。また、６０ｎｍ以上に厚いと第２のシリコン膜から
充分に不純物を熱拡散させるのが困難になる。

【００４９】第２のシリコン膜１１と第３のシリコン膜
１２の成膜条件は、非晶質になるように設定し、成膜温
度５３０〜５９０℃、成膜圧力０.２〜８０Ｔｏｒｒの
範囲において可能である。一般に低い成膜温度、高い成
膜圧力で、アモルファスになりやすい。

【００５０】このように、不純物を含む第２のシリコン
膜１１と、不純物を含まない第３のシリコン膜１２を設
けることにより、ＨＳＧの成長速度を落とすことなく、
充分な不純物の量を後の熱工程によってＨＳＧに供給す
ることが可能になり、結晶化によるＨＳＧ形成不良を防
ぎつつ、空乏化による容量低下の問題を解決することが
できる。

【００５１】次に、ガスを止め、そのまま大気に暴露す
ることなく、非晶質−結晶化の遷移温度付近でアニール
を行って、図１（ｄ）に示すように全面にＨＳＧ−Ｓi
を形成する。

【００５２】アニール温度は好ましくは５５０〜５８０
℃で行う。図５に、第２のシリコン膜１１として、厚さ
３０ｎｍ、不純物として燐を２.０Ｅ２０[atoms／cc]含
むアモルファスシリコンを用い、第３のシリコン膜ｌ２
としてノンドープのアモルファスシリコンを２０ｎｍの
膜厚としたときの、アニール時間とＨＳＧ−Ｓiのグレ
インサイズの関係（図中「△」のケース）を示す。

【００５３】グレインサイズが６０ｎｍを越えたところ
で急に成長速度が落ちているのは、ＨＳＧ−Ｓiの成長
のために第３のシリコン膜が消費され、第２のシリコン
膜が表面に現れたためである。

【００５４】この現象を用いれば、任意のグレインサイ
ズで成長速度を落とすことができ、グレインサイズを制
御しやすくなる。（図１（ｅ）および図２は第３のシリ
コン膜１２が残っている場合を示している）。

【００５５】その後、異方性ドライエッチング技術を用
いてエッチバックを行い、図１（ｅ）に示すように蓄積
電極間を分離する。

【００５６】この後、誘電体膜とプレート電極を形成し
て、キャパシタとする（不図示）。ここで、誘電体膜
は、酸化膜／窒化膜構造のものであり、減圧化学気相成
長法によって成膜された窒化シリコン膜の表面の一部を
８５０℃、２０分間パイロジェニック酸化したものであ
る。このときの熱履歴によって、不純物をＨＳＧ−Ｓi
に熱拡散させている。

【００５７】［実施例２］本発明の第２の実施例は、図
１（ａ）における、第１のシリコン膜９を多結晶状態に
成膜するものである。本発明では、図１（ｂ）に示すよ
うに、第２のシリコン膜１１（図１（ｃ）参照）の成膜
前に、第１のシリコン膜９の表面を緻密な自然酸化膜１
０で覆うので、たとえ、第１のシリコン膜９が結晶化し
ていても、その影響が第２のシリコン膜１１に及ぶこと
がない。

【００５８】したがって、第１のシリコン膜を成膜しパ
ターニングした後、ＰＯＣｌ₃による熱拡散によって燐
を導入してもよい。この場合、希弗酸等で燐ガラス層を
除去してから、自然酸化膜を硫酸／過酸化水素水の混合
液に５分間浸漬して形成し、その後、第１の実施例と同
様にしてキャパシタを形成した。

【００５９】

【発明の効果】上記のように、第１のシリコン膜の表面
を緻密な自然酸化膜で覆うことによって、結晶化に伴う
ＨＳＧ−Ｓiの形成不良を防ぐと共に、ＨＳＧ形成の母
体となるアモルファスシリコン膜を不純物を含む第２の
シリコン膜と第３のシリコン膜に分けることにより、Ｈ
ＳＧ−Ｓiの成長速度を容易に制御することが可能にな
り、さらには充分な不純物をＨＳＧ−Ｓiに供給するこ
とが可能となり、空乏化による容量低下を防止すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１および第２の実施例を示す工程説
明図。

【図２】本発明の第１および第２の実施例を示す模式的
断面図。

【図３】従来技術を示す工程説明図。

【図４】従来技術におけるＨＳＧ−Ｓi形成不良欠陥を
示す模式的断面図。

【図５】ＨＳＧ−Ｓiのグレインサイズとアニール時間
の関係を示すグラフ図。

【符号の説明】

１ 半導体基板 ２ ドレイン ３ ソース ４ ゲート電極 ５ フィールド酸化膜 ６ 第１の層間絶縁膜 ７ ビットライン ８ 第２の層間絶縁膜 ９ 第１のシリコン膜 ９ａ 結晶化した第１のシリコン膜 １０ 自然酸化膜 １１ 第２のシリコン膜（本発明） １２ 第３のシリコン膜（本発明） １２ａ 結晶化した第２のシリコン膜（従来技術） １３ 半球状シリコン結晶粒（ＨＳＧ−Ｓi） １４ エッチバックにより転写された凹凸 １５ 第２のシリコン膜（従来技術）

Claims (6)

【特許請求の範囲】
1. 【請求項１】 上部電極、誘電体膜、下部電極からなる
   キャパシタを有する半導体装置の製造方法において、前
   記下部電極の形成方法が、半導体基板の一主面上に不純
   物が添加された第１のシリコン膜を減圧化学気相成長法
   により非晶質または多結晶質に形成する工程、前記第１
   のシリコン膜を所望の形状に加工する工程、該第１のシ
   リコン膜の表面に自然酸化膜を形成する工程、減圧化学
   気相成長法により不純物を添加した第２のシリコン膜を
   非晶質に全面に形成する工程、引き続き大気に暴露する
   ことなく減圧化学気相成長法により不純物を添加しない
   第３のシリコン膜を非晶質に全面に形成する工程、引き
   続き大気に暴露することなく非酸化性の雰囲気中でアニ
   ールし第３のシリコン膜を結晶化させ半球状シリコン結
   晶粒を全面に形成する工程、異方性のエッチングにより
   エッチバックを行う工程、の各工程を含むことを特徴と
   する半導体装置の製造方法。
2. 【請求項２】 前記第１のシリコン膜表面の自然酸化膜
   の膜厚が、２ｎｍ以下である請求項１記載の半導体装置
   の製造方法。
3. 【請求項３】 前記第２のシリコン膜に添加される不純
   物が、燐である請求項１記載の半導体装置の製造方法。
4. 【請求項４】 前記第２のシリコン膜に添加される燐の
   濃度が、１〜３Ｅ２０[atoms／cc]である請求項３記載
   の半導体装置の製造方法。
5. 【請求項５】 前記第２のシリコン膜の膜厚が、１０〜
   ７０ｎｍである請求項１記載の半導体装置の製造方法。
6. 【請求項６】 前記第３のシリコン膜の膜厚が、５〜６
   ０ｎｍである請求項１記載の半導体装置の製造方法。