JPH10319063A

JPH10319063A - 静電容量変化量検出装置及びこれに用いられる積分器

Info

Publication number: JPH10319063A
Application number: JP12712397A
Authority: JP
Inventors: Homare Masuda; 誉増田; Yasuhide Yoshikawa; 康秀吉川
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 1997-05-16
Filing date: 1997-05-16
Publication date: 1998-12-04

Abstract

(57)【要約】【課題】構造を簡単にし、基準容量とセンサ容量との
差が正の値でなければならないという条件を無くし、さ
らに従来複雑な処理で得ていた２つのセンサ容量の容量
比を容易に得られる静電容量変化量検出装置と、これに
好適な積分器とを提供する。【解決手段】検出対象の物理量及び化学量に応じて変
化する２つの静電容量（Ｃ１，Ｃ２）のうちいずれか一
方を定数の一部とする積分器（１２）と、積分器の出力
電圧の値に応じて２つの静電容量（Ｃ１，Ｃ２）のいず
れか一方を選択して積分器の要素とする選択回路（１
５）と、積分器の出力部と入力部との間に設けた帰還回
路（１３，１４）と、積分器の出力を矩形波に変換する
出力回路（１１）とを含み、出力回路（１１）から、２
つの静電容量（Ｃ１，Ｃ２）の比率で決定されるデュー
ティ比を持つ矩形波信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電容量の変化量
を検出又は測定する検出装置に関する。

【０００２】

【従来の技術】従来、静電容量の変化を検出し或いは測
定する装置として、静電容量型センサが知られている。
そして、検出信号を生成するためのインタフェース回路
として、多くの場合、静電容量型センサを周波数決定素
子とする発振回路が使用されている。

【０００３】この回路の発振周波数をω、センサの静電
容量をＣ，容量の変化率をΔＣとすると、発振周波数ω
は静電容量Ｃに応じて変化し、その変化率は、次のよう
に表わされる。

【０００４】

【数１】従来の静電容量型センサを含む発振回路の発振周波数
（ω）は、センサの全容量（Ｃ_S ＝Ｃ_B ＋ΔＣ）によっ
て決定される。ここで、Ｃ_B はセンサがある基準状態に
ある時の静電容量（ベース容量）、ΔＣは静電容量の変
化量である。このため、センサの全容量（Ｃ_S ）に比べ
て変化量（ΔＣ）が小さい場合には、発振周波数の変化
量も小さくなる。これが容量測定のダイナミックレンジ
を狭め、高精度化を困難にしている。また、寄生容量お
よび浮遊容量などの誤差要因も問題になる。

【０００５】このような問題点を解決するものとして、
検出対象の物理量または化学量に応じた静電容量を有す
る検出器の静電容量（Ｃ_S ）と基準静電容量（Ｃ_r ）と
の差を定数の一部とする差動容量反転積分器を含み、こ
れらの静電容量の差で発振周波数を決定する発振回路を
備えたことを特徴とする静電容量変化量検出装置が発明
され、本出願人により特許出願されている（特開平８−
６２２６６号）。この検出装置に用いられている差動容
量反転積分器は、オペアンプの（＋）側の入力端子を接
地すると共に（−）側の入力端子に抵抗を接続し、オペ
アンプの出力端子と（−）側の入力端子の間には、フィ
ードバック要素として、反転増幅器（ゲイン＝−ｋ）に
直列接続した基準容量（Ｃ_r ）とセンサ容量（Ｃ_S ）と
を並列接続して構成したものである。この構成により、
積分器は、基準容量（Ｃ_r ）とセンサ容量（Ｃ_S ）との
差（Ｃ_S −ｋＣ_r ）を定数の一部とする積分器となって
いる。

【０００６】

【発明が解決しようとする課題】しかし、このような差
動容量反転積分器を含んだ静電容量変化量検出装置は、
差動容量反転積分器のフィードバック要素に反転増幅器
を含むので、構成が複雑になり、且つ基準容量（Ｃ_r ）
とセンサ容量（Ｃ_S ）との差（Ｃ_S −ｋＣ_r ）が正の値
でなければ動作しないという問題点があった。

【０００７】また、静電容量の変化量を検出するため
に、センサ容量を２つ（Ｃ_S ⁺，Ｃ_S ^-）に分け、一方のセ
ンサ容量（Ｃ_S ⁺）が増加し、他方のセンサ容量（Ｃ_S ^-）
が減少するように構成された２つのセンサを使用して両
センサの容量比をとる方法も提案されている。この場
合、２つの静電容量に対して２つのアナログスイッチと
第２の基準容量（Ｃ_C ）とを設け、アナログスイッチの
切替え信号により前記発振回路から２種類の発振出力を
生成し、これら２種類の発振出力をディジタル信号処理
回路で割算することにより、前記２つの静電容量の差に
対応した発振出力の比を検出している。しかし、この方
法では、２つのセンサ容量（Ｃ_S ⁺，Ｃ_S ^-）の容量比を得
るための信号処理が複雑であるという問題点があった。

【０００８】本発明の目的は、構成を簡単にし、基準容
量とセンサ容量との差が正の値でなければならないとい
う条件を無くし、さらに従来複雑な処理で得ていた２つ
のセンサ容量の容量比を容易に得られる静電容量変化量
検出装置と、これに好適な積分器とを提供することであ
る。

【０００９】

【課題を解決するための手段】本発明の静電容量変化量
検出装置は、検出対象の物理量および化学量に応じて変
化する２つの静電容量のうちいずれか一方を定数の一部
とする積分器と、この積分器の出力電圧の値に応じて２
つの静電容量のいずれか一方を選択して積分器の要素と
する選択回路と、前記積分器の出力部と入力部との間に
設けた帰還回路と、前記積分器の出力を矩形波に変換す
る出力回路とを含み、前記出力回路から、前記２つの静
電容量の比率で決定されるデューティ比を持つ矩形波信
号を出力することを特徴とする。

【００１０】より具体的な態様では、前記帰還回路は、
積分器の出力を反転加算する反転加算器と、この反転加
算器の出力と自己の出力とを比較する比較器とで構成さ
れ、この比較器の出力を積分器の入力とする。

【００１１】本発明の別の態様は、検出対象の物理量お
よび化学量に応じて変化する２つの静電容量のうちいず
れか一方を定数の一部とする積分器と、前記積分器の出
力電圧の値に応じて前記静電容量のいずれか一方を選択
して前記積分器の要素とする選択回路と、前記積分器の
出力を反転加算する反転加算器と、前記反転加算器の出
力と自己の出力とを比較する第１比較器と、前記反転加
算器の出力と第１比較器の出力とを比較する第２比較器
と、前記第１比較器の出力と第２比較器の出力との排他
的論理和を取り反転する出力回路とを含み、前記第１比
較器の出力を前記積分器の入力とすることにより、前記
出力回路から、前記２つの静電容量の比率で決定される
パルス幅を持つ矩形波信号を出力することを特徴とす
る。

【００１２】以上の構成において、２つの静電容量は、
一方の静電容量が増加し、他方の静電容量が減少するこ
とで、２つの静電容量の和が一定値となるように構成す
ることが好ましい。

【００１３】本発明の積分器は、検出対象の物理量およ
び化学量に応じて変化する２つの静電容量と、前記２つ
の静電容量のうちいずれか一方を定数の一部とする積分
回路と、前記積分回路の出力電圧の値に応じて前記２つ
の静電容量のいずれか一方を選択して前記積分回路の要
素とする選択回路とを備えたことを特徴とする。

【００１４】前記選択回路は、例えば、２つの静電容量
と積分回路の出力端子との間に接続された２つのダイオ
ードから成る。この場合、２つのダイオードは互いに逆
向きに接続され、前記積分回路が負の電圧を出力したと
きは一方の静電容量を選択し、前記積分回路が正の電圧
を出力したときは、他方の前記静電容量を選択するよう
に構成される。

【００１５】

【作用及び効果】本発明の静電容量変化量検出装置で
は、選択回路により、積分器の出力電圧の値に応じて２
つの静電容量のいずれか一方が交互に選択され、積分要
素となる。このため、積分器は２つの静電容量の比率に
対応した振動波形を出力するので、これを出力回路で矩
形波に変換することにより、２つの静電容量の比率に対
応したデューティ比を有する矩形波信号が得られる。

【００１６】本発明の別の態様によれば、検出対象の物
理量および化学量に応じて変化する２つの静電容量の比
率でパルス幅が決定される矩形波信号が得られる。

【００１７】以上の構成において、２つの静電容量のう
ち一方の静電容量が増加し、他方の静電容量が減少する
ことで２つの静電容量の和が一定値となるように構成す
ると、前記矩形波の周波数は一定となるので、後の信号
処理が容易になる。

【００１８】また、本発明の積分器によれば、積分回路
の出力電圧によって２つの静電容量のいずれか一方を積
分回路の要素として選択することができる。

【００１９】本発明によれば、静電容量型センサから検
出信号を生成するためのインタフェース回路として、よ
り簡潔な構成でレシオメトリック信号処理を行う回路が
提供される。この回路は、基本的には弛張発振器である
が、従来のものは、容量の変化を周波数で検出するのに
対し、本発明は、容量の変化をデューティ比で検出す
る。よって時間領域での信号処理が可能となり、測定が
高速化される。以下、詳細に説明する。

【００２０】

【発明の実施の形態】差動容量型センサは、図１に示す
ように、共通の電極を介して接続した２つの静電容量
（キャパシタ）Ｃ₁ ，Ｃ₂ から成る等価回路で表わされ
る。検出対象の変位ｘに対応して静電容量が直線的に変
化する１次元変移センサでは、２つの静電容量Ｃ₁ ，Ｃ
₂ は次式で表わされる。

【００２１】

【数２】ここで、Ｃ₀ は検出器の静電容量の合計である。一方、
差動圧力検出装置では圧力差ｘに対応して電極間の間隔
が直線的に変化するので、静電容量Ｃ₁ ，Ｃ₂は次式で
表わされる。

【００２２】

【数３】静電容量の変化が、（１）式のように直線的な場合、
（２）式のように双曲線的な場合のいずれでも、センサ
で検出される測定値ｘは、静電容量の合計値Ｃ₀から独
立した次式で表わされ、レシオメトリックな変化をす
る。

【００２３】

【数４】実施例１図２は、２つの静電容量Ｃ₁ ，Ｃ₂ の変化量を検出する
装置の回路構成を示す。この回路は、発振回路１０と出
力回路１１とから成る。発振回路１０は、積分器１２、
反転加算器１３及び比較器１４で構成されている。ここ
で、反転加算器１３と比較器１４は帰還回路を構成し、
比較器１４の出力を積分器１２にフィードバックするこ
とによって弛張発振回路を構成している。

【００２４】積分器１２は、オペアンプＡ₁ と、抵抗Ｒ
_t と、２つの静電容量Ｃ₁ 及びＣ₂と、２つのダイオー
ドＤ₁ 及びＤ₂ とを含み、オペアンプＡ₁ の（＋）側の
入力端子を接地すると共に（−）側の入力端子に抵抗Ｒ
_t を接続し、オペアンプＡ₁の出力端子と（−）側の入
力端子との間には、フィードバック要素として、ダイオ
ードＤ₁ のアノード側に接続された静電容量Ｃ₁ とダイ
オードＤ₂ のカソード側に接続された静電容量Ｃ₂ とを
並列接続して構成したものである。２つのダイオードＤ
₁ 及びＤ₂ をこのように接続することにより、２つの静
電容量Ｃ₁ ，Ｃ₂ を選択的に切り換える選択回路１５が
構成されている。積分器１２は、それ自身の出力で２つ
のダイオードＤ₁ 及びＤ₂ のいずれか一方を導通状態と
し、静電容量Ｃ₁ 及びＣ₂ のいずれか一方に電気的に接
続することにより、積分出力を生成する。なお、ダイオ
ードＤ₁ 及びＤ₂ は理想的なもので、ダイオード自体の
電圧降下は無視できるものとする。ここで、抵抗Ｒ_t に
流れる電流をＩ₁ 、オペアンプＡ₁ の出力電圧をＶ₁ 、
静電容量Ｃ₁ とダイオードＤ₁ の接続点の電位をＶ_C1、
静電容量Ｃ₂ とダイオードＤ₂ の接続点の電位をＶ_C2と
する。

【００２５】反転加算器１３は、オペアンプＡ₂ と、抵
抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ とを含み、オペアンプＡ₂ の（＋）
側の入力端子を接地すると共に（−）側の入力端子に抵
抗Ｒ₁ ，Ｒ₂ を接続し、オペアンプＡ₂ の出力端子と
（−）側の入力端子との間に抵抗Ｒ₃ を接続して構成し
たものである。抵抗Ｒ₁ の他方の端子は、積分器１２の
静電容量Ｃ₁ に接続され、抵抗Ｒ₂ の他方の端子は、積
分器１２の静電容量Ｃ₂に接続される。この反転加算器
１３は、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ の値をすべて等しくする
ことで重み（−１）を持つ。また、選択回路１５のダイ
オードＤ₁ 及びＤ₂ は同時に導通状態にならないので、
反転加算器１３は反転ボルテージフォロアとして動作す
る。ここで、オペアンプＡ₂ の（−）側の入力端子の電
位をＶ₂ とする。

【００２６】比較器１４は、オペアンプＡ₃ と、抵抗Ｒ
₄ ，Ｒ₅ とで構成される。オペアンプＡ₃ の（−）端子
を反転加算器１３のオペアンプＡ₂ の出力端子に接続す
る一方、出力端子に抵抗Ｒ₄ 及びＲ₅ を直列に接続し
て、抵抗Ｒ₅ を接地させる。抵抗Ｒ₄ 及びＲ₅ の接続点
からオペアンプＡ₃ の（＋）入力端子に接続することに
より、比較器１４は閾値電圧Ｖ_d ，Ｖ_u を持つヒステリ
シスコンパレータとして動作する。ここで、オペアンプ
Ａ₃ の（−）側の入力端子の電位をＶ₃ とし、抵抗Ｒ₄
及びＲ₅ の接続点の電位をＶ₄ とする。

【００２７】出力回路１１は、オペアンプＡ₄ を含み、
その（−）側の入力端子を接地すると共に、（＋）側の
入力端子を積分器１２のオペアンプＡ₁ の出力端子に接
続することにより、発振回路内の信号波形をディジタル
信号に変換して出力する。ここで、オペアンプＡ₄ の出
力端子のディジタル信号をＶ₅ とする。

【００２８】図２における発振回路１０は、積分器１２
の入力Ｖ₄ 及び出力Ｖ₁ の各電圧の正負の状態により、
４つの状態Ｔ_i （ｉ＝１，２，３，４）に分けられる。
図３（ａ）〜（ｄ）は各状態の積分器１２の等価回路、
図４は各部の波形を示す。

【００２９】図３において、Ｔ₁ 状態は、Ｖ₄ ＝Ｖ_u 、
Ｖ₁ ＞０の状態である。この状態では、ダイオードＤ₂
が導通、Ｖ_C2＝Ｖ₁ であり、積分器１２が積分している
静電容量はＣ₂ である。比較器１４の出力がＨ状態（Ｖ
₄ ＝Ｖ_u ）で、且つオペアンプＡ₁ の出力Ｖ₁ が正の
時、（ａ）に示すように、抵抗Ｒ_t を通して静電容量Ｃ
₂ の電荷を放電する。静電容量Ｃ₂ の電荷は抵抗Ｒ_t を
流れる電流Ｉ₁ によって変化し、オペアンプＡ₁ の出力
Ｖ₁ は減少する。静電容量Ｃ₂ の初期電圧をＶ_dとする
と、Ｔ₁ 状態の期間はＶ₁ ＝Ｖ_d の時からＶ₁ ＝０とな
るまでである。

【００３０】図４に示すように、オペアンプＡ₁ の出力
Ｖ₁ は直線的に減少する。この動作は、オペアンプＡ₁
の出力Ｖ₁ が０になり、ダイオードＤ₂ が切断（非導
通）状態になるまで続く。Ｔ₁ 状態の期間は、次のよう
になる。

【００３１】Ｔ₁ ＝Ｃ₂ Ｒ_t Ｖ_d ／Ｖ_u …（４）オペアンプＡ₁ の出力Ｖ₁ が減少して０以下になると、
状態はＴ₁ からＴ₂ に切り替わる。状態切替えの瞬間
に、ダイオードＤ₂ は切断状態、ダイオードＤ₁は導通
状態になる。この状態では、Ｖ_C1＝Ｖ₁ であり、積分器
１２が積分している静電容量はＣ₁ である。ただし、Ｖ
₄ ＝Ｖ_u のままである。このため、オペアンプＡ₁ の出
力Ｖ₁ は引き続き時間と共に減少していく。このＴ₂ 状
態の期間は、Ｖ₁ ＝０の時からＶ₁ ＝−Ｖ_u となるまで
である。

【００３２】図３（ｂ）に示すように、Ｔ₂ 状態では、
積分器１２は抵抗Ｒ_t を通して静電容量Ｃ₁ に電荷を充
電する。オペアンプＡ₁ の出力Ｖ₁ は、比較器１４の閾
値電圧−Ｖ_u に到達するまで継続して減少していく。Ｔ
₂ 状態の期間は、次のようになる。

【００３３】Ｔ₂ ＝Ｃ₁ Ｒ_t …（５）このＴ₂ 状態の期間は、電圧に関係しない。なぜなら、
比較器の閾値電圧で積分器が駆動されるからである。オ
ペアンプＡ₁ の出力Ｖ₁ が比較器１４の閾値電圧−Ｖ_u
に達した時、比較器の出力Ｖ₄ は−Ｖ_d となり、状態は
Ｔ₂ からＴ₃ に切り替わる。この状態では、Ｖ₁ ＜０、
ダイオードＤ₁ が導通状態、Ｖ_C1＝Ｖ₁であり、積分器
１２が積分する静電容量はＣ₁ である。積分器１２は抵
抗Ｒ_t を通してＣ₁ の電荷を放電し、オペアンプＡ₁ の
出力Ｖ₁ は増大する。Ｔ₃ 状態の期間は、Ｖ₁ ＝−Ｖ_u
の時からＶ₁ ＝０となるまでである。

【００３４】図３（ｃ）に示すように、この状態では積
分器１２はＣ₁ の電荷を放電する。この動作は、オペア
ンプＡ₁ の出力Ｖ₁ ＝０となり、ダイオードＤ₁ が切断
状態になるまで続く。Ｔ₃ 期間は、次のようになる。

【００３５】Ｔ₃ ＝Ｃ₁ Ｒ_t Ｖ_u ／Ｖ_d …（６）オペアンプＡ₁ の出力Ｖ₁ が増加して正の電圧になる
と、状態はＴ₃ からＴ₄に切り替わる。状態切替えの瞬
間に、ダイオードＤ₁ は切断状態、ダイオードＤ₂ は導
通状態になる。この状態では、Ｖ_C2＝Ｖ₁ であり、積分
器１２が積分する静電容量はＣ₂ である。ただし、Ｖ₄
＝−Ｖ_d のままである。このため、オペアンプＡ₁ の出
力Ｖ₁ は時間と共に増加していく。このＴ₄ 状態の期間
は、Ｖ₁ ＝０の時からＶ₁ ＝Ｖ_d となるまでである。

【００３６】図３（ｄ）に示すように、この状態の積分
器１２は静電容量Ｃ₂ を充電する。オペアンプＡ₁ の出
力Ｖ₁ は、電圧Ｖ_d に到達するまで継続して増加してい
く。Ｔ₄ 状態の期間は次のようになる。なお、Ｔ₂ 状態
の期間と同様、Ｔ₄ 状態の期間も電圧によって変動しな
い。

【００３７】Ｔ₄ ＝Ｃ₂ Ｒ_t …（７）こうして得られた発振波形は、オペアンプＡ₄ を含む出
力回路１１でディジタル信号Ｖ₅ に変換される。オペア
ンプＡ₄ は、発振波形の三角波を矩形波に変換する働き
をする。ディジタル信号Ｖ₅ のＨレベルの期間をＴ_H 、
Ｌレベルの期間をＴ_L とすると、これらは次式で与えら
れる。

【００３８】Ｔ_H ＝Ｔ₁ ＋Ｔ₄ ＝Ｃ₂ Ｒ_t （Ｖ_u ＋Ｖ_d ）／Ｖ_u …（８）Ｔ_L ＝Ｔ₂ ＋Ｔ₃ ＝Ｃ₁ Ｒ_t （Ｖ_u ＋Ｖ_d ）／Ｖ_d …（９）従って、デューティ比Ｄは次のようになる。

【００３９】

【数５】もし、Ｖ_u ＝Ｖ_d ならばε_V ＝０となり、デューティ比
Ｄは、正確に２つの静電容量Ｃ₁ とＣ₂ の容量比を表わ
す。デューティ比Ｄは、ディジタル信号Ｖ₅ をゲート信
号として高周波クロックをゲートすることにより、簡単
に検出（測定）できる。例えば、後段にカウンタ回路を
設けることにより、デューティ比Ｄを数値に変換でき
る。また、この測定は、１サイクルのディジタル信号Ｖ
₅ 出力で完結する。アナログ値を得るためには、ディジ
タル信号Ｖ₅ にローパスフィルタを入れればよい。

【００４０】以上のように、図２の回路によれば、差動
容量検出の高速信号処理が可能である。

【００４１】実施例２上記実施例１では、選択回路１５を構成する２つのダイ
オードＤ₁ 及びＤ₂ を理想的なものとしたが、実際の回
路ではそうでない場合が多く、非線形誤差の要因とな
る。他に非線形誤差の要因として、比較器１４の閾値電
圧Ｖ_u とＶ_d の不一致、オペアンプのスルーレート（sl
ew rate ）や応答遅れ、オペアンプのオフセット電圧な
どがある。

【００４２】そこで、第２の実施例として、ダイオード
Ｄ₁ 及びＤ₂ に起因する誤差及び比較器１４の閾値電圧
Ｖ_u とＶ_d の不一致要因による非線形誤差を取り除くこ
とができる静電容量変化量検出装置について説明する。

【００４３】図６は、その回路構成を示す。これは、比
較器１４の閾値電圧Ｖ_u とＶ_d の不一致に起因する誤差
を取り除くため、前述のように電圧によって変動しない
期間を持つＴ₂ 及びＴ₄ の状態に着目し、この状態にあ
る信号のみを取り出すインタフェース回路として構成さ
れる。この回路は、前記第１実施例の発振回路１０にお
ける比較器１４を変更して第１比較器１６とし、更に第
２比較器１７と出力回路１８を加えて構成されている。
第１比較器１６は、第２比較器１７で使用する電圧を取
り出すために前記比較器１４を変更したものである。従
って、発振回路１０は、積分器１２、反転加算器１３及
び第１比較器１６で構成され、第１比較器１６の出力を
積分器１２にフィードバックすることにより、弛張発振
回路を構成している。

【００４４】積分器１２は、オペアンプＡ₁ と、抵抗Ｒ
_t と、２つの静電容量Ｃ₁ 及びＣ₂と、２つのダイオー
ドＤ₁ 及びＤ₂ とを含み、オペアンプＡ₁ の（＋）側の
入力端子を接地すると共に（−）側の入力端子に抵抗Ｒ
_t を接続し、オペアンプＡ₁の出力端子と（−）側の入
力端子との間には、フィードバック要素として、ダイオ
ードＤ₁ のアノード側に接続された静電容量Ｃ₁ とダイ
オードＤ₂ のカソード側に接続された静電容量Ｃ₂ とを
並列接続して構成されている。２つのダイオードＤ₁ 及
びＤ₂ をこのように接続することにより、２つの静電容
量Ｃ₁ ，Ｃ₂ を選択する選択回路１５を構成する。積分
器１２は、それ自身の出力で２つのダイオードＤ₁ 及び
Ｄ₂ のいずれか一方を導通状態とし、静電容量Ｃ₁ 及び
Ｃ₂ のいずれか一方に電気的に接続して、積分出力を生
成することができる。ここで、抵抗Ｒ_t に流れる電流を
Ｉ１、オペアンプＡ₁ の出力電圧をＶ₁ 、静電容量Ｃ₁
とダイオードＤ₁ の接続点の電位をＶ_C1、静電容量Ｃ₂
とダイオードＤ₂ の接続点の電位をＶ_C2とする。

【００４５】反転加算器１３は、オペアンプＡ₂ と、抵
抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ とを含み、オペアンプＡ₂ の（＋）
側の入力端子を接地すると共に（−）側の入力端子にＲ
₁ 及びＲ₂ を接続し、オペアンプＡ₂ の出力端子と
（−）側の入力端子との間には、抵抗Ｒ₃ を接続して構
成したものである。抵抗Ｒ₁ の他方の端子は積分器１２
の静電容量Ｃ₁ に接続され、抵抗Ｒ₂ の他方の端子は積
分器１２の静電容量Ｃ₂ に接続される。反転加算器１３
は、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ の値をすべて等しくすること
で重み（−１）を持つ。また、選択回路１５のダイオー
ドＤ₁ 及びＤ₂ は同時に導通状態にならないので、反転
加算器１３は反転ボルテージフォロアとして動作する。
ここで、オペアンプＡ₂ の（−）側の入力端子の電位を
Ｖ₂ とする。

【００４６】第１比較器１６は、オペアンプＡ₃ と抵抗
Ｒ₄ ，Ｒ₅ ，Ｒ₆ とで構成される。オペアンプＡ₃ の
（−）端子を反転加算器１３のオペアンプＡ₂ の出力端
子に接続する一方、出力端子に抵抗Ｒ₄ ，Ｒ₅ 及びＲ₆
を直列に接続して、抵抗Ｒ₆ を接地する。抵抗Ｒ₄ とＲ
₅ の接続点からオペアンプＡ₃ の（＋）入力端子に接続
することにより、第１比較器１６は、閾値電圧Ｖ_d 、Ｖ
_u を持ったヒステリシスコンパレータとして動作する。
ここで、オペアンプＡ₃ の（−）側の入力端子の電位を
Ｖ₃ 、オペアンプＡ₃ の出力端子の電位をＶ₆ 、抵抗Ｒ
₄ とＲ₅ の接続点の電位をＶ₄ 、抵抗Ｒ₅ とＲ₆ の接続
点の電位をαＶ₄ とする。αの値は、電源電圧の影響を
小さくするよう決定される。詳細については後述する。

【００４７】第２比較器１７は、オペアンプＡ₅ で構成
され、オペアンプＡ₅ の（−）側の入力端子を、第１比
較器１６の抵抗Ｒ₅ とＲ₆ との接続点に接続すると共
に、（＋）側の入力端子を反転加算器１３のオペアンプ
Ａ₂ の出力Ｖ₃ に接続することにより、αＶ₄ とオペア
ンプＡ₂ の出力Ｖ₃ との電位を比較してディジタル値を
出力する。ここで、オペアンプＡ₅ の出力端子のディジ
タル信号をＶ₇ とする。

【００４８】出力回路１７は、排他的論理和（Exclusiv
e OR）回路Ｕ₁ と否定（ＮＯＴ）回路Ｕ₂ とで構成され
る。排他的論理回路Ｕ₁ には、第１比較器のオペアンプ
Ａ₃の出力Ｖ₆ と、第２比較器のオペアンプＡ₅ の出力
Ｖ₇ とを入力し、Ｕ₁ の出力を否定回路Ｕ₂ に入力す
る。否定回路Ｕ₂ の出力をＶ₈ とする。

【００４９】図６における発振回路１０の動作は、図２
の回路と同様であるので、以下では主に第２比較器１７
と出力回路１７の動作について説明する。

【００５０】図７（ａ）は図６における発振回路１０の
波形、図７（ｂ）は第２比較器１７の出力Ｖ₇ の波形を
示す。

【００５１】第１比較器１６の電圧αＶ₄ は、オペアン
プＡ₃ の出力Ｖ₆ を抵抗Ｒ₄ ，Ｒ₅，Ｒ₆ で分圧するこ
とにより、抵抗Ｒ₅ 及びＲ₆ の間に発生する。反転加算
器１３のオペアンプＡ₂ の出力Ｖ₃ の電位が上昇し、α
Ｖ₄ を超えると、第２比較器１７のオペアンプＡ₅ の出
力Ｖ₇ はＨになる。逆にＶ₃ の電位が減少し、αＶ₄以
下になると、Ｖ₇ はＬになる。

【００５２】ここで、Ｖ₆ とＶ₇ が共にＨとなる期間を
Ｔ₅ 、Ｖ₆ とＶ₇ が共にＬとなる期間をＴ₆ とする。こ
の２つの期間Ｔ₅ ，Ｔ₆ は、それぞれ前述の図２の回路
におけるＴ₂ とＴ₄ の期間中にあるので、Ｔ₂ ，Ｔ₄ と
同様、これらの期間は、電源電圧によって非線形誤差を
生じさせない。

【００５３】第２実施例の回路について誤差を含んだ場
合の計算をすると、次のようになる。

【００５４】まず、オペアンプＡ₁ の入力バイアス電流
をＩ_B とし、各オペアンプの入力オフセット電圧をＶ
_offn（ｎ＝１，３，４）とする。

【００５５】Ｖ₆ とＶ₇ が共にＨとなるＴ₅ 状態では、
電流（Ｖ_u −Ｖ_off1）／Ｒ_t −Ｉ_Bが静電容量Ｃ₁ に流
れ、Ｖ₃ は、（αＶ_u −Ｖ_off4）から（Ｖ_u −Ｖ_off3）
に変化する。従って、Ｔ₅ は

【００５６】

【数６】一方、Ｖ₆ とＶ₇ が共にＬとなるＴ₆ 状態では、電流
（−Ｖ_d −Ｖ_off1）／Ｒ_t −Ｉ_B が静電容量Ｃ₂ に流
れ、Ｖ₃ は、（−αＶ_d −Ｖ_off4）から（−Ｖ_d −Ｖ
_off3）に変化する。従って、Ｔ₆ は

【００５７】

【数７】となる。

【００５８】上記（１２）及び（１３）式より、容量比
を求めると、

【００５９】

【数８】ここで、（１５）式の２項目の中括弧内が非線形誤差の
要因である。これを０にできれば、Ｖ_u の影響を無くす
ことができる。つまり、

【００６０】

【数９】で、決定される値を用いればよい。

【００６１】Ｔ₅ 及びＴ₆ の期間を取り出す手段とし
て、例えば、排他的論理和をとって反転する出力回路１
７が用いられる。図８は、この出力回路１７の入力Ｖ₆
及びＶ₇ と出力Ｖ₈ の波形図である。

【００６２】次に、設計例を説明する。

【００６３】Ａ₁ （型番ＡＤ７１１Ｊ）：入力バイアス電流Ｉ_B 〜１５ｐＡ＜５０ｐＡ，オフセット電圧Ｖ_off1〜０．３ｍＶ＜２．０ｍＶＡ₃ ，Ａ₄ （型番ＣＭＰ−０４）：オフセット電圧Ｖ_off3，Ｖ_off4 〜０．４ｍＶ＜１．０
ｍＶ，Ｖ_d ＝Ｖ_u ＝１０Ｖ，Ｒ₁ ＝Ｒ₂ ＝Ｒ₃ ＝１ＫΩ，Ｒ_t ＝２５ＭΩ α＝０．１Ｖ_u とＲ_t より、Ｃ₁ ＝Ｃ₂ ＝１０ｐＦのときの発振周
波数ｆ＝１ｋＨｚ以上のパラメータを使用し、全ての誤
差が強め合う符号で働くとして、（１２）式に代入する
と、

【００６４】

【数１０】結果として、簡単な回路にもかかわらず、分解能は０．
１％を超える結果が得られた。

【００６５】実験例図２の回路において、オペアンプにＬＦ４１１を用い
た。性能評価のため、平行板コンデンサによる検出器を
用いた。デューティ比の測定には、30ＭＨｚのクロック
を用いた。

【００６６】静電容量Ｃ₁ ，Ｃ₂ は（２）式のｘで与え
られ、外側の２つの電極に挟まれた中央電極を持つ。合
計容量はＣ₀ ＝３ｐＦ又は６ｐＦである。

【００６７】図９は、Ｃ₀ ＝６ｐＦのときの測定結果を
示す。発振周波数は、Ｃ₁ ＝Ｃ₂ のとき、０．５ＫＨｚ
となるようにＲ_t で調整してある。各測定値（プロッ
ト）は、それぞれの位置で２０回測定した結果の平均値
をとったものである。位置の調整は、マイクロメータの
ネジで１０μｍのスケールで調整した。

【００６８】分解能は、Ｃ₀ ＝３ｐＦにして評価した。
標準偏差による評価は、２×１０^-3％で、デューティ比
の計測から６０ａＦの変化を検出できる。これらの結果
は、前述の評価と一致する。

【図面の簡単な説明】

【図１】差動容量検出器の２つの静電容量の等価回路
図。

【図２】本発明の静電容量変化量検出装置の回路図。

【図３】本発明の積分器の各状態における等価回路図。

【図４】図２の回路の各部の波形図。

【図５】図２の回路の出力回路の波形図。

【図６】本発明の静電容量変化量検出装置の別の態様の
回路図。

【図７】図６の回路図の各部の波形図。

【図８】図６の回路の出力回路の波形図。

【図９】実験で測定された出力信号のデューティ比と変
位を示す図。

【符号の説明】

１０…発振回路、１１，１８…出力回路、１２…積分
器、１３…反転加算器、１４…比較器、１５…選択回
路、１６…第１比較器、１７…第２比較器、Ａ₁ ，Ａ
₂ ，Ａ₃ ，Ａ₄ ，Ａ₅ …オペアンプ、Ｃ₁ ，Ｃ₂ …静電
容量、Ｄ₁ ，Ｄ₂ …ダイオード、Ｕ₁ …排他的論理和回
路、Ｕ₂ …否定回路。

Claims

【特許請求の範囲】

【請求項１】検出対象の物理量および化学量に応じて変
化する２つの静電容量のうちいずれか一方を定数の一部
とする積分器と、前記積分器の出力電圧の値に応じて前
記２つの静電容量のいずれか一方を選択して前記積分器
の要素とする選択回路と、前記積分器の出力部と入力部
との間に設けた帰還回路と、前記積分器の出力を矩形波
に変換する出力回路とを含み、前記出力回路から、前記
２つの静電容量の比率で決定されるデューティ比を持つ
矩形波信号を出力するようにした静電容量変化量検出装
置。
【請求項２】請求項１の静電容量変化量検出装置におい
て、前記帰還回路は、前記積分器の出力を反転加算する
反転加算器と、前記反転加算器の出力と自己の出力とを
比較する比較器とで構成され、前記比較器の出力を前記
積分器の入力とすることを特徴とする静電容量変化量検
出装置。
【請求項３】検出対象の物理量および化学量に応じて変
化する２つの静電容量のうちいずれか一方を定数の一部
とする積分器と、前記積分器の出力電圧の値に応じて前
記２つの静電容量のいずれか一方を選択して前記積分器
の要素とする選択回路と、前記積分器の出力を反転加算
する反転加算器と、前記反転加算器の出力と自己の出力
とを比較する第１比較器と、前記反転加算器の出力と前
記第１比較器の出力とを比較する第２比較器と、前記第
１比較器の出力と前記第２比較器の出力との排他的論理
和をとって反転する出力回路とを含み、前記第１比較器
の出力を前記積分器の入力とすることにより、前記出力
回路から、前記２つの静電容量の比率で決定されるパル
ス幅を持つ矩形波信号を出力するようにしたことを特徴
とする静電容量変化量検出装置。
【請求項４】請求項１乃至３のいずれか記載の静電容量
変化量検出装置において、前記２つの静電容量は、一方
の静電容量が増加し、他方の静電容量が減少すること
で、前記２つの静電容量の和が一定となるように構成さ
れている静電容量変化量検出装置。
【請求項５】検出対象の物理量および化学量に応じて変
化する２つの静電容量と、前記２つの静電容量のうちい
ずれか一方を定数の一部とする積分回路と、前記積分回
路の出力電圧の値に応じて前記２つの静電容量のいずれ
か一方を選択して前記積分回路の要素とする選択回路と
を備えたことを特徴とする積分器。
【請求項６】請求項５の積分器において、前記選択回路
は、前記２つの静電容量と前記積分回路の出力端子との
間に接続された２つのダイオードからなり、前記２つの
ダイオードの接続方向を互いに逆向きにすることによ
り、前記積分回路が負の電圧を出力したとき一方の前記
静電容量を選択し、前記積分回路が正の電圧を出力した
ときに他方の前記静電容量を選択するように構成されて
いる積分器。