Nothing Special   »   [go: up one dir, main page]

JPH10318835A - 光センサモニタ回路 - Google Patents

光センサモニタ回路

Info

Publication number
JPH10318835A
JPH10318835A JP9129187A JP12918797A JPH10318835A JP H10318835 A JPH10318835 A JP H10318835A JP 9129187 A JP9129187 A JP 9129187A JP 12918797 A JP12918797 A JP 12918797A JP H10318835 A JPH10318835 A JP H10318835A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
circuit
constant current
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9129187A
Other languages
English (en)
Other versions
JP3527911B2 (ja
Inventor
Makoto Tanaka
田中　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12918797A priority Critical patent/JP3527911B2/ja
Publication of JPH10318835A publication Critical patent/JPH10318835A/ja
Application granted granted Critical
Publication of JP3527911B2 publication Critical patent/JP3527911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Automatic Focus Adjustment (AREA)

Abstract

(57)【要約】 【課題】 複数の素子からなる光センサを、使用する領
域に応じてピークをモニタすることにより、ダイナミッ
クレンジを最適にすることを可能にする。 【解決手段】 アレイ状またはエリア状に配置された複
数のフォトダイオード１1〜１n、オペアンプ２1〜２n、
積分容量３1〜３n、リセット用の第１のスイッチ４1〜
４nからなる光センサ回路に、ドレインをＧＮＤに接続
したｐ型トランジスタ５1〜５nと定電流源６1〜６nとか
らなるソースフォロア回路を接続し、その出力に第２の
スイッチ７1〜７n、を介して共通のモニタ出力線９によ
り互いに接続して、ピークのモニタ出力ＭOUTとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、カメラ等の自動焦
点装置に用いられ、複数の電荷蓄積型の光電変換素子を
備えた光センサをモニタする光センサモニタ回路に関す
るものである。
【０００２】
【従来の技術】従来、カメラ等の自動焦点装置や測光装
置のセンサとして、電荷蓄積型の光電変換素子を備えた
光センサ回路をアレイ状またはエリア状に並べたものを
使用し、その素子面に被写体像をレンズを介して結像さ
せている。これらの光センサ回路では、映像データをえ
るため光電荷を一定時間積分する。その積分時間を決め
るため、各光センサ回路の中で最も受光量の多い、すな
わち最も出力の大きい光センサ回路のデータに相当する
データをモニタ出力している。一般的には、このような
モニタ出力をピーク出力と呼んでいる。図９に従来の光
センサモニタ回路を示す。この回路は光を検知するフォ
トダイオード１1〜１n、オペアンプ２1〜２nと積分容量
３1〜３nからなる積分回路、積分回路をリセットするス
イッチ４1〜４n、オペアンプ２1〜２nの出力をゲートに
入力し、ドレインをＧＮＤに接続したトランジスタ５1
〜５n、前述のピークをモニタする回路用の定電流源６
から構成されている。このピークをモニタするための回
路は、各オペアンプ２1〜２nの出力をそれぞれトランジ
スタ５1〜５nによって構成されるソースフォロア回路に
入力し、その各出力を接続したものと等価である。
【０００３】次に、従来の回路の動作を説明する。動作
の初期としてスイッチ４1〜４nをＯＮさせる。すると各
光センサ回路のオペアンプ２1〜２nの出力はＶREFとな
り、また、モニタ出力ＭOUTは（ＶREF＋Ｐｃｈトランジ
スタのＶth値）にほぼ近い値となる。その後、スイッチ
４1〜４nを一斉に０ＦＦさせると、フォトダイオード１
1〜１nで発生した光電荷はそれぞれ積分容量３1〜３nに
積分されオペアンプ２ 1〜２nの出力はそれぞれそのフォ
トダイオード１1〜１nが受光した光量に応じて下降す
る。すると、モニタ出力ＭOUTはオペアンプ２1〜２nの
出力の最大値（この場合最も下降している出力）に追従
して下降する。
【０００４】
【発明が解決しようとする課題】ところで、従来はカメ
ラも一点測距が主流であったため、測距に使用するセン
サデータ（各画素の積分データ）は全センサ領域のデー
タであった。そのため、モニタするセンサ領域は全セン
サ領域が適当であった。しかしながら、最近では、カメ
ラも多点測距などが一般的になり、従来よりもセンサを
構成する画素数が多くなるとともに、一度の測距では、
測距する方向に応じて、センサの全領域を使用するので
はなく一部のセンサ領域のセンサデータを使用するよう
になってきている。そのため、従来と同様に全センサ領
域をモニタしたのでは、測距に使用しない領域にピ−ク
があった場合、そのピークのモニタ出力を基準にして積
分時間を設定してしまうと、実際に測距に使用したい領
域のダイナミックレンジを十分にとれなくなるという課
題があった。
【０００５】
【課題を解決するための手段】そこで上記課題を解決す
るために、請求項１の発明は、アレイ状またはエリア状
に配置された複数の光電変換素子から受光量に応じて発
生する電荷を素子ごとに接続されている電荷電圧変換回
路により電圧に変換し、その変換電圧を、ドレインをＧ
ＮＤに接続したＰ型トランジスタのゲートまたはドレイ
ンをＶDDに接続したＮ型トランジスタのゲートにそれぞ
れ入力するとともに、各トランジスタのソースまたはド
レインに共通の定電流源を接続して定電流源の出力電圧
を取り出すことにより、光電変換素子の最大出力値をモ
ニタする光センサモニタ回路において、電荷電圧変換回
路ごとに前記トランジスタと定電流源を接続するととも
に、各定電流源の出力側に第２のスイッチを介して共通
のモニタ出力線を接続したことを特徴とする。
【０００６】請求項２の発明は、アレイ状またはエリア
状に配置された複数の光電変換素子から受光量に応じて
発生する電荷を素子ごとに接続されている電荷電圧変換
回路により電圧に変換し、その変換電圧を、ドレインを
ＧＮＤに接続したＰ型トランジスタのゲートまたはドレ
インをＶDDに接続したＮ型トランジスタのゲートにそれ
ぞれ入力するとともに、各トランジスタのソースまたは
ドレインに共通の定電流源を接続して定電流源の出力電
圧を取り出すことにより、光電変換素子の最大出力値を
モニタする光センサモニタ回路において、電荷電圧変換
回路ごとに前記トランジスタと定電流源を接続するとと
もに、光電変換素子および電荷電圧変換回路を複数のブ
ロックに区分して、各ブロックごとに各定電流源の出力
側にブロックモニタ線を接続した後、各ブロックモニタ
線を第２のスイッチを介して共通のモニタ出力線に接続
したことを特徴とする。
【０００７】請求項３の発明は、アレイ状またはエリア
状に配置された複数の光電変換素子から受光量に応じて
発生する電荷を素子ごとに接続されている電荷電圧変換
回路により電圧に変換し、その変換電圧を、ドレインを
ＧＮＤに接続したＰ型トランジスタのゲートまたはドレ
インをＶDDに接続したＮ型トランジスタのゲートにそれ
ぞれ入力するとともに、各トランジスタのソースまたは
ドレインに共通の定電流源を接続して定電流源の出力電
圧を取り出すことにより、光電変換素子の最大出力値を
モニタする光センサモニタ回路において、電荷電圧変換
回路ごとに前記トランジスタを接続するとともに、各ト
ランジスタのソースまたはドレインにそれぞれ第２のス
イッチを介して共通の定電流源を接続したことを特徴と
する。
【０００８】請求項４の発明は、アレイ状またはエリア
状に配置された複数の光電変換素子から受光量に応じて
発生する電荷を素子ごとに接続されている電荷電圧変換
回路により電圧に変換し、その変換電圧を、ドレインを
ＧＮＤに接続したＰ型トランジスタのゲートまたはドレ
インをＶDDに接続したＮ型トランジスタのゲートにそれ
ぞれ入力するとともに、各トランジスタのソースまたは
ドレインに共通の定電流源を接続して定電流源の出力電
圧を取り出すことにより、光電変換素子の最大出力値を
モニタする光センサモニタ回路において、電荷電圧変換
回路ごとに前記トランジスタを接続するとともに、各ト
ランジスタのソースまたはドレインにそれぞれ第２のス
イッチを介して共通の定電流源線に接続した後、定電流
源線に第３のスイッチを介して複数の定電流源を接続し
たことを特徴とする。
【０００９】請求項５の発明は、アレイ状またはエリア
状に配置された複数の光電変換素子から受光量に応じて
発生する電荷を素子ごとに接続されている電荷電圧変換
回路により電圧に変換し、その変換電圧を、ドレインを
ＧＮＤに接続したＰ型トランジスタのゲートまたはドレ
インをＶDDに接続したＮ型トランジスタのゲートにそれ
ぞれ入力するとともに、各トランジスタのソースまたは
ドレインに共通の定電流源を接続して定電流源の出力電
圧を取り出すことにより、光電変換素子の最大出力値を
モニタする光センサモニタ回路において、電荷電圧変換
回路ごとに前記トランジスタを接続するとともに、光電
変換素子および電荷電圧変換回路を複数のブロックに区
分して各ブロックごとに各トランジスタのソースまたは
ドレインをブロック共通線により互いに接続した後、各
ブロック共通線と全体共通の定電流源を第２のスイッチ
を介して接続したことを特徴とする。
【００１０】請求項６の発明は、アレイ状またはエリア
状に配置された複数の光電変換素子から受光量に応じて
発生する電荷を素子ごとに接続されている電荷電圧変換
回路により電圧に変換し、その変換電圧を、ドレインを
ＧＮＤに接続したＰ型トランジスタのゲートまたはドレ
インをＶDDに接続したＮ型トランジスタのゲートにそれ
ぞれ入力するとともに、各トランジスタのソースまたは
ドレインに共通の定電流源を接続して定電流源の出力電
圧を取り出すことにより、光電変換素子の最大出力値を
モニタする光センサモニタ回路において、電荷電圧変換
回路ごとに前記トランジスタを接続するとともに、光電
変換素子および電荷電圧変換回路を複数のブロックに区
分して各ブロックごとに各トランジスタのソースまたは
ドレインをブロック共通線により互いに接続した後、各
ブロック共通線と全体共通の定電流源線を第２のスイッ
チを介して接続し、次いで定電流源線に第３のスイッチ
を介して複数の定電流源を接続したことを特徴とする。
【００１１】請求項７の発明は、請求項２または請求項
５または請求項６の発明において、各ブロックの光電変
換素子をそれぞれ同数にして構成したことを特徴とす
る。
【００１２】請求項８の発明は、請求項２または請求項
５または請求項６の発明において、アレイ状またはエリ
ア状に配置された光電変換素子の中央部分を区分して形
成されたブロックの光電変換素子の数を端に区分形成さ
れたブロックの素子数よりも多くしたことを特徴とす
る。
【００１３】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は、請求項１記載の発明に係る第１
の実施形態を示す回路図である。この光センサモニタ回
路は、アレイ状またはエリア状に配置された複数の光電
変換素子であるところのフォトダイオード１1〜１n、電
荷電圧変換回路であるところのオペアンプ２1〜２nと積
分容量３1〜３nからなる積分回路、積分回路をリセット
する第１のスイッチ４1〜４n、ソースフォロア回路を構
成しドレインをＧＮＤに接続したｐ型トランジスタ５1
〜５n、ソースフォロア回路の定電流源６1〜６n、ソー
スフォロア回路の出力に接続された第２のスイッチ７1
〜７n、第２のスイッチ７1〜７nの他端側に接続された
共通のモニタ出力線９により構成され、各ソースフォロ
ア回路の出力はモニタ出力線９により互いに接続され、
ピークのモニタ出力ＭOUTとなる。
【００１４】次に、図１の回路の動作を説明する。動作
の初期として先ず、第２のスイッチ７1〜７nの内、測距
に使用する光センサ回路の第２のスイッチをＯＮさせ
る。次に、第１のスイッチ４1〜４nをＯＮさせる。する
と各光センサ回路のオペアンプ２1〜２nの出力はＶREF
となり、また、モニタ出力ＭOUTは、ＶREFにＰｃｈトラ
ンジスタのＶth値を加えた電位にほぼ近い値となる。そ
の後、第１のスイッチ４ 1〜４nを一斉にＯＦＦさせる
と、フォトダイオード１1〜１nで発生した光電荷はそれ
ぞれ積分容量３1〜３nに積分されオペアンプ２1〜２nの
出力はそれぞれそのフォトダイオード１1〜１nが受光し
た光量に応じて下降する。すると、モニタ出力ＭOUTは
オペアンプ２1〜２nの出力のなかで、第２のスイッチに
よって選択されているもの、すなわち、第２のスイッチ
のＯＮしているオペアンプの出力の最大値（この場合最
も下隆している出力）に追従して下降する。これによ
り、任意の領域を指定してその中のピークをモニタする
ことが可能となる。さらに、そのモニタしたピーク値に
基づいて、実際に測距に使用したい領域のダイナミック
レンジを十分なものに設定することが可能になる。
【００１５】図２は、請求項２記載の発明に係る第２の
実施形態を示す回路図である。この実施形態は、図１の
実施形態におけるモニタ出力部の接続を変えたものであ
り、図１と共通する部分は同一符号を付して説明を省略
し、異なる部分について説明する。図１に示した第１の
実施形態では、各光センサ回路にピーク選択用の第２の
スイッチがすべて接続されているが、実際に測距に使用
するセンサ領域は３〜７個程度の素子からなる領域であ
ることが多く、ピーク出力をモニタするために画素単位
で指定できなくとも、適当な数の光センサ回路を１ブロ
ックとして選択できれば十分である場合が多い。
【００１６】そこで、この実施形態では、図２に示すよ
うに、複数の光センサ回路を１ブロックとしてｍ個（ｎ
＞ｍ）のブロックに区分し、各ブロックは、それぞれの
ソースフォロア回路の出力をブロックモニタ線１０1〜
１０mに接続してから、ブロック選択用の第２のスイッ
チ７1〜７mを介して、共通のモニタ出力線９へ接続する
構成としたものである。この実施形態では、モニタしよ
うとするセンサ領域をブロック単位で選択できるように
したことで、センサ領域を選択するための第２のスイッ
チの数が少なくなり、さらにはそれを制御する回路の規
模も小さくて済むことになる。
【００１７】図３は、請求項３記載の発明に係る第３の
実施形態を示す回路図である。図１に示した第１の実施
形態では、各光センサ回路にソースフォロア回路が接続
されていたが、この実施形態ではこのソースフォロア回
路をピークモニタ用回路として使用し、ソースフォロア
回路の入力トランジスタだけを各光センサ回路に接続す
るものとした。すなわちこの回路は、光を検知するフォ
トダイオード１1〜１n、オペアンプ２1〜２nと積分容量
３1〜３nからなる積分回路、積分回路をリセットする第
１のスイッチ４1〜４n、オペアンプ２1〜２nの出力がゲ
ートに入力されるとともにドレインがＧＮＤに接続され
ているｐ型トランジスタ５1〜５n、ｐ型トランジスタ５
1〜５nのソースに接続された第２のスイッチ７1〜７n、
第２のスイッチ７1〜７nの他端側に共通して接続された
定電流源６により構成される。この実施形態では、定電
流源を各光センサ回路ごとに持たない構成としたこと
で、この光センサ回路をＬＳＩ等で設計する場合にレイ
アウトの自由度が向上する。
【００１８】図４は、請求項４記載の発明に係る第４の
実施形態を示す回路図である。この実施形態の回路は、
光を検知するフォトダイオード１1〜１n、オペアンプ２
1〜２nと積分容量３1〜３nからなる積分回路、積分回路
をリセットする第１のスイッチ４1〜４n、オペアンプ２
1〜２nの出力がゲートに入力されているとともにドレイ
ンがＧＮＤに接続されているｐ型トランジスタ５1〜
５n、ｐ型トランジスタ５1〜５nのソースに接続された
第２のスイッチ７1〜７n、第２のスイッチ７1〜７nの他
端側に共通して接続された定電流源線１１、定電流源線
１１に並列に接続された第３のスイッチ８1〜８k、第３
のスイッチ８1〜８kの他端側にそれぞれ接続された定電
流源６1〜６kにより構成されている。
【００１９】これは、図３に示した第３の実施形態が定
電流源が全体で１つなので、モニタ出力のため選択した
光センサ回路の数によってオペアンプ２1〜２nのピーク
に対する追従性が図１の実施形態と若干変わることを改
善しようとしたものである。すなわち、この実施形態で
は、ｋ＝ｎとしておき、第２のスイッチ７1〜７nと第３
のスイッチ８1〜８kを連動させてＯＮすれば、本回路は
図１の実施形態の回路と等価となり、オペアンプ２1〜
２nのピークに対する追従性が図１の実施形態の回路と
同様にすることができる。ただし、もともとピークの追
従性はセンサに結像された被写体像によって若干異なる
ため、必ずしもｋ＝ｎである必要はない。
【００２０】図５は、請求項５記載の発明に係る第５の
実施形態を示す回路図である。この実施形態は、図１の
実施形態におけるモニタ出力部の接続を変えたものであ
り、図１と共通部分は同一符号を付して説明を省略し、
異なる部分について説明する。この実施形態の回路は、
図２の実施形態と同様に、複数の光センサ回路を１ブロ
ックとしてｍ個（ｎ＞ｍ）のブロックに区分し、ｐ型ト
ランジスタ５1〜５nのソース側をブロックごとにブロッ
ク共通線１２1〜１２mにより互いに接続した後、各ブロ
ック共通線１２1〜１２mと全体共通の定電流源６とをブ
ロック選択用の第２のスイッチ７1〜７mを介して接続し
たものである。この実施形態では、モニタしようとする
センサ領域をブロック単位で選択できるようにしたこと
で、センサ領域を選択するための第２のスイッチの数が
少なくなり、さらにはそれを制御する回路の規模も小さ
くて済むことになる。
【００２１】図６は、請求項６記載の発明に係る第６の
実施形態を示す回路図である。この実施形態は、図５の
実施形態に接続される定電流源を複数にしたものであ
り、図５と共通する部分は同一符号を付して説明を省略
し、異なる部分について説明する。図において、ブロッ
ク選択用の第２のスイッチ７1〜７mの右端側を全体共通
の定電流源線１３に接続するとともに、定電流源線１３
に第３のスイッチ８1〜８kを介して定電流源６1〜６kを
接続したものである。この回路は、図４の実施形態と同
様に、オペアンプ２1〜２nのピークに対する追従性を改
善することができる。
【００２２】図７は、請求項７記載の発明に係る第７の
実施形態を示す図である。この第７の実施形態は、図２
の第２の実施形態、図５の第５の実施形態、図６の第６
の実施形態を、一般的なカメラで用いられる位相差検出
方式の光センサ回路アレイに適用したものであり、ブロ
ック単位でモニタ検出する際の光センサ回路の分割方法
を示す。図では、左用のセンサアレイと右用のセンサア
レイにおけるそれぞれのセンサのブロック分割例を示
し、両アレイを構成するセンサの数をｎとし、分割する
ブロック数ｍを５としたものであり、各ブロックを均等
に分割すると、ブロック内のセンサ数は、それぞれｎ／
５となる。この実施形態では、各ブロック内の光センサ
回路の数が等しいため、多点測距として用いた場合に、
センサの被写体に対する全視野角が均等となり、フレキ
シブル性が最大となる利点が得られる。
【００２３】図８は、請求項８記載の発明に係る第８の
実施形態を示す図である。この第８の実施形態は、図７
の第７の実施形態におけるブロック分割の他の方法を示
すものである。この実施形態では、全視野角を測距に使
用しない場合に適用されるものであり、その視野角を細
かく制御したい場合に適用される。すなわち、図に示さ
れるように、アレイの中央部のブロック３内の光センサ
回路の数をアレイ端のブロック１，２，４，５内の光セ
ンサ回路数の６倍として、ブロックの分割をした。この
ように分割すると、図７のように均等分割した場合に比
べて、結像レンズの光量落ち特性等に対応可能となり、
その分、性能や使い勝手が向上する利点が得られる。
【００２４】なお、第７および第８の実施形態では、ブ
ロック数ｍを５としたが、他の分割数の場合も同様にて
適用可能である。また、これらの実施形態は、エリア状
に構成された光センサ回路に対しても同様に適用可能で
ある。また、図１から図６に示した各実施形態では、ソ
ースフォロア回路として、ドレインをＧＮＤに接続した
Ｐ型トランジスタを用いたが、ドレインをＶDDに接続し
たＮ型トランジスタを用いてソースフォロア回路を構成
することも可能である。
【００２５】これらのことから、上述した各実施形態に
よれば、任意の領域を指定してその中のピークをモニタ
することが可能となり、実際に使用する領域についての
ダイナミックレンジを最適に設定することができる。そ
の結果、本発明を測距に用いる場合は測距に使用したい
センサ領域に適したモニタ領域を選択することにより、
測距に使用したいセンサ領域のより最適な積分時間を制
御することが可能になる。
【００２６】
【発明の効果】以上述べたように請求項１および請求項
３および請求項４の発明によれば、個々の光電変換素子
ごとにその使用の有無を第２のスイッチにより設定して
実際に使用する光電変換素子だけをモニタすることがで
きる。
【００２７】請求項２および請求項５および請求項６の
発明によれば、個々の光電変換素子をブロックに区分し
ておき、個々の光電変換素子の使用の有無をブロック単
位で第２のスイッチにより設定することで、実際に使用
する光電変換素子を含むブロックだけをモニタすること
ができる。
【００２８】請求項７の発明によれば、ブロックの光電
変換素子の数を均等にすることで、本発明を多点測距と
して用いる場合に、センサの被写体に対する全視野角が
均等となり、フレキシブル性が最大となる利点が得られ
る。
【００２９】請求項８の発明によれば、中央部分に形成
されるブロックの光電変換素子の数を端のブロックより
も多くしたことで、素子の配置位置にもとづく検知特性
に対応した設定が可能となる。
【図面の簡単な説明】
【図１】請求項１記載の発明に係る第１の実施形態を示
す回路図である。
【図２】請求項２記載の発明に係る第２の実施形態を示
す回路図である。
【図３】請求項３記載の発明に係る第３の実施形態を示
す回路図である。
【図４】請求項４記載の発明に係る第４の実施形態を示
す回路図である。
【図５】請求項５記載の発明に係る第５の実施形態を示
す回路図である。
【図６】請求項６記載の発明に係る第６実施形態を示す
回路図である。
【図７】請求項７記載の発明に係る第７の実施形態を示
す図である。
【図８】請求項８記載の発明に係る第８の実施形態を示
す図である。
【図９】従来例を示す回路図である。
【符号の説明】
１1〜１n フォトダイオード ２1〜２n オペアンプ ３1〜３n 積分容量 ４1〜４n 第１のスイッチ ５1〜５n ｐ型トランジスタ ６，６1〜６k，６n 定電流源 ７1〜７m，７n 第２のスイッチ ８1〜８k 第３のスイッチ ９ 共通のモニタ出力線 １０1〜１０m ブロックモニタ線 １１ 定電流源線 １２1〜１２m ブロック共通線 １３ 全体共通の定電流源線

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタと定電流源を
    接続するとともに、各定電流源の出力側に第２のスイッ
    チを介して共通のモニタ出力線を接続したことを特徴と
    する光センサモニタ回路。
  2. 【請求項２】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタと定電流源を
    接続するとともに、光電変換素子および電荷電圧変換回
    路を複数のブロックに区分して、各ブロックごとに各定
    電流源の出力側にブロックモニタ線を接続した後、各ブ
    ロックモニタ線を第２のスイッチを介して共通のモニタ
    出力線に接続したことを特徴とする光センサモニタ回
    路。
  3. 【請求項３】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタを接続すると
    ともに、各トランジスタのソースまたはドレインにそれ
    ぞれ第２のスイッチを介して共通の定電流源を接続した
    ことを特徴とする光センサモニタ回路。
  4. 【請求項４】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタを接続すると
    ともに、各トランジスタのソースまたはドレインにそれ
    ぞれ第２のスイッチを介して共通の定電流源線に接続し
    た後、定電流源線に第３のスイッチを介して複数の定電
    流源を接続したことを特徴とする光センサモニタ回路。
  5. 【請求項５】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタを接続すると
    ともに、光電変換素子および電荷電圧変換回路を複数の
    ブロックに区分して各ブロックごとに各トランジスタの
    ソースまたはドレインをブロック共通線により互いに接
    続した後、各ブロック共通線と全体共通の定電流源を第
    ２のスイッチを介して接続したことを特徴とする光セン
    サモニタ回路。
  6. 【請求項６】 アレイ状またはエリア状に配置された複
    数の光電変換素子から受光量に応じて発生する電荷を素
    子ごとに接続されている電荷電圧変換回路により電圧に
    変換し、その変換電圧を、ドレインをＧＮＤに接続した
    Ｐ型トランジスタのゲートまたはドレインをＶDDに接続
    したＮ型トランジスタのゲートにそれぞれ入力するとと
    もに、各トランジスタのソースまたはドレインに共通の
    定電流源を接続して定電流源の出力電圧を取り出すこと
    により、光電変換素子の最大出力値をモニタする光セン
    サモニタ回路において、 電荷電圧変換回路ごとに前記トランジスタを接続すると
    ともに、光電変換素子および電荷電圧変換回路を複数の
    ブロックに区分して各ブロックごとに各トランジスタの
    ソースまたはドレインをブロック共通線により互いに接
    続した後、各ブロック共通線と全体共通の定電流源線を
    第２のスイッチを介して接続し、次いで定電流源線に第
    ３のスイッチを介して複数の定電流源を接続したことを
    特徴とする光センサモニタ回路。
  7. 【請求項７】 請求項２または請求項５または請求項６
    記載の光センサモニタ回路において、各ブロックの光電
    変換素子をそれぞれ同数にして構成したことを特徴とす
    る光センサモニタ回路。
  8. 【請求項８】 請求項２または請求項５または請求項６
    記載の光センサモニタ回路において、アレイ状またはエ
    リア状に配置された光電変換素子の中央部分を区分して
    形成されたブロックの光電変換素子の数を端に区分形成
    されたブロックの素子数よりも多くしたことを特徴とす
    る光センサモニタ回路。
JP12918797A 1997-05-20 1997-05-20 光センサモニタ回路 Expired - Fee Related JP3527911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12918797A JP3527911B2 (ja) 1997-05-20 1997-05-20 光センサモニタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12918797A JP3527911B2 (ja) 1997-05-20 1997-05-20 光センサモニタ回路

Publications (2)

Publication Number Publication Date
JPH10318835A true JPH10318835A (ja) 1998-12-04
JP3527911B2 JP3527911B2 (ja) 2004-05-17

Family

ID=15003303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12918797A Expired - Fee Related JP3527911B2 (ja) 1997-05-20 1997-05-20 光センサモニタ回路

Country Status (1)

Country Link
JP (1) JP3527911B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065317A1 (fr) * 1999-04-27 2000-11-02 Hamamatsu Photonics K.K. Photodetecteur
JP2006270182A (ja) * 2005-03-22 2006-10-05 Canon Inc 固体撮像素子
GB2426814A (en) * 2005-06-01 2006-12-06 Avago Technologies General Ip Optical sensors
JP2007057677A (ja) * 2005-08-23 2007-03-08 Canon Inc 焦点検出用固体撮像装置、及び同固体撮像装置を用いたカメラ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065317A1 (fr) * 1999-04-27 2000-11-02 Hamamatsu Photonics K.K. Photodetecteur
US6757627B2 (en) 1999-04-27 2004-06-29 Hamamatsu Photonics K.K. Photo-detecting apparatus
JP2006270182A (ja) * 2005-03-22 2006-10-05 Canon Inc 固体撮像素子
JP4566793B2 (ja) * 2005-03-22 2010-10-20 キヤノン株式会社 撮像素子
GB2426814A (en) * 2005-06-01 2006-12-06 Avago Technologies General Ip Optical sensors
GB2426814B (en) * 2005-06-01 2010-03-10 Avago Technologies General Ip Optical sensors
JP2007057677A (ja) * 2005-08-23 2007-03-08 Canon Inc 焦点検出用固体撮像装置、及び同固体撮像装置を用いたカメラ

Also Published As

Publication number Publication date
JP3527911B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
US11588991B2 (en) Solid-state imaging device and electronic camera
US10165212B2 (en) Solid-state imaging device having voltage lines including openings corresponding to pixel units
JP4372789B2 (ja) ２段階変換利得イメージャ
EP1995785B1 (en) Image sensing apparatus
US9030583B2 (en) Imaging system with foveated imaging capabilites
KR101198249B1 (ko) 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
KR102146231B1 (ko) 고체 촬상 소자 및 촬상 장치
JPH08149376A (ja) 固体撮像装置
JP2008546313A (ja) 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素
KR20210083292A (ko) 울트라-하이 동적 범위 cmos 센서
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
JPH10318835A (ja) 光センサモニタ回路
US20050062866A1 (en) Multiplexed pixel column architecture for imagers
EP0871326A2 (en) Motion-detecting image sensor incorporating signal digitization
JP6825675B2 (ja) 撮像素子及び撮像装置
CN113707680B (zh) 图像感测装置
JP2018198441A (ja) 固体撮像素子及び撮像装置
JP2015100004A (ja) 固体撮像素子及び撮像装置
JP7439772B2 (ja) 撮像素子及び撮像装置
JP6760907B2 (ja) 撮像素子及び撮像装置
JP6798532B2 (ja) 撮像素子及び撮像装置
JPH11122545A (ja) 動き検出用固体撮像装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031022

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees