Nothing Special   »   [go: up one dir, main page]

JPH10303089A - Manufacture of laminated substrate - Google Patents

Manufacture of laminated substrate

Info

Publication number
JPH10303089A
JPH10303089A JP10056265A JP5626598A JPH10303089A JP H10303089 A JPH10303089 A JP H10303089A JP 10056265 A JP10056265 A JP 10056265A JP 5626598 A JP5626598 A JP 5626598A JP H10303089 A JPH10303089 A JP H10303089A
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
bonded substrate
cleaning
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10056265A
Other languages
Japanese (ja)
Other versions
JP3902321B2 (en
Inventor
Etsuro Morita
悦郎 森田
Yukio Kawai
幸夫 川合
Toru Taniguchi
徹 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP05626598A priority Critical patent/JP3902321B2/en
Publication of JPH10303089A publication Critical patent/JPH10303089A/en
Application granted granted Critical
Publication of JP3902321B2 publication Critical patent/JP3902321B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a laminated substrate by which voids can be eliminated, a heat treatment time for lamination can be reduced and an excessive thermal stress, contamination and OSF can be suppressed. SOLUTION: After both an active layer A substrate 11 and a supporting B substrate 12 are subjected to SC1 washing, they are subjected to diluted HF washing (HF:H2 O=1:50-400). By the diluted HF washing, Si-F couplings are once formed in the wafer surfaces. As the Si-F couplings are easily attacked by HF because of polarization, Si atoms in the wafer surfaces leave in the forms of SiF4 and the wafer surfaces are terminated by H-radicals. After the mirror surfaces of both the substrates are put on the other at a room temperature, they ate subjected to a heat treatment for lamination at 880-1100 deg.C for 20-120 minutes. As the Si surfaces are terminated by H-radicals, H2 O molecules are produced in the heat treatment for lamination and released through the boundary between both the lamination surfaces. With this constitution, a heat treatment time for lamination can be reduced and, further, the contamination of the substrates and OSF can be avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は張り合わせ基板の
製造方法、特にパワー素子、複合素子などに使用される
張り合わせ基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a bonded substrate, and more particularly to a method of manufacturing a bonded substrate used for a power element, a composite element, and the like.

【0002】[0002]

【従来の技術】一般に、シリコンウェーハ同士を張り合
わせるには、OH基を持った表面が必要とされている。
ウェーハ表面をこのように制御・形成するには、SC1
(Standard Cleaning 1)洗浄液を
用いて洗浄して表面に自然酸化膜を形成する。または、
この後、表面のconc.HF処理を行い、表面にSi
−F結合をいったん生じさせ、その後純水リンスにより
FをOH基に置換していた(特開平5−198549号
公報)。したがって、張り合わせ強化熱処理は、OH基
により終端されたシリコン面(張り合わせ面)に対して
行われる。よって、この熱処理時、H2Oが張り合わせ
界面から抜け出る際に凝集してウェーハ外周部にボイド
が発生し易くなり、良品基板の収率が悪くなっていた。
2. Description of the Related Art Generally, in order to bond silicon wafers together, a surface having an OH group is required.
To control and form the wafer surface in this way, use SC1
(Standard Cleaning 1) A natural oxide film is formed on the surface by cleaning using a cleaning solution. Or
After this, the conc. Perform HF treatment and apply Si
A -F bond was generated once, and then F was replaced with an OH group by pure water rinsing (Japanese Patent Laid-Open No. 5-198549). Therefore, the bonding strengthening heat treatment is performed on the silicon surface (bonding surface) terminated by the OH group. Therefore, during this heat treatment, when H 2 O escapes from the bonding interface, it is agglomerated and voids are easily generated in the outer peripheral portion of the wafer, and the yield of non-defective substrates is deteriorated.

【0003】そこで、これを回避するために、張り合わ
せ基板を2時間近くも1200℃程度の高温の雰囲気中
に晒しておかなければならなかった。具体的には、上記
SC1洗浄処理したシリコンウェーハの鏡面同士を室温
のクリーンルーム内にて重ね合わせて密着させる。そし
て、この重ね合わされて一体化した張り合わせ基板を、
1200℃程度で2時間保持する。
In order to avoid this, the bonded substrate must be exposed to a high-temperature atmosphere of about 1200 ° C. for almost two hours. More specifically, the mirror surfaces of the silicon wafers subjected to the SC1 cleaning treatment are overlapped and adhered in a clean room at room temperature. Then, this laminated substrate that has been integrated
Hold at about 1200 ° C. for 2 hours.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の張り合わせ基板の製造方法にあっては、重ね
合わせ後の熱処理を1100℃を越える高温度で行って
いたため、以下の不具合が生じていた。すなわち、近
時、デバイスプロセスにあっては低温化の要請が高まっ
ている。例えば誘電体分離基板、選択研磨を施した基
板、VDMOS用の基板などをこの張り合わせの方法を
用いて作製することがあった。このようなパターン付き
ウェーハを張り合わせるとき、上記高温熱処理ではパタ
ーンの伸縮量が大きくなっていたという不具合があっ
た。また、このような高温熱処理では、張り合わせ基板
の活性層部分にOSF(Oxidation Indu
ced Stacking Fault)を発生させる
おそれがあった。
However, in such a conventional method for manufacturing a bonded substrate, the heat treatment after the superposition is performed at a high temperature exceeding 1100 ° C., so that the following problems occur. . That is, recently, there has been an increasing demand for lowering the temperature of the device process. For example, in some cases, a dielectric isolation substrate, a substrate subjected to selective polishing, a substrate for VDMOS, and the like are manufactured by using this bonding method. When laminating such patterned wafers, there was a problem that the amount of expansion and contraction of the pattern was increased in the high-temperature heat treatment. In such a high-temperature heat treatment, an OSF (Oxidation Indus) is formed on the active layer portion of the bonded substrate.
There was a possibility that a sed Stacking Fault would occur.

【0005】[0005]

【発明の目的】そこで、この発明の目的は、低温熱処理
により張り合わせ基板を作製する方法を提供するもので
ある。また、この発明の目的は、過度の熱ストレス、例
えばパターンずれなどが生じていない張り合わせ基板を
製造することである。また、この発明の目的は、汚染お
よびOSFが生じない張り合わせ基板を提供することで
ある。さらに、この発明は、ボイド発生が少ない張り合
わせ基板を提供することを、その目的としている。ま
た、短時間の熱処理で張り合わせ基板を作製可能とする
ことを、その目的としている。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for producing a bonded substrate by low-temperature heat treatment. Another object of the present invention is to manufacture a bonded substrate free from excessive thermal stress, for example, a pattern shift. Another object of the present invention is to provide a bonded substrate free from contamination and OSF. Further, another object of the present invention is to provide a bonded substrate in which generation of voids is small. Another object of the present invention is to enable a bonded substrate to be manufactured by a short heat treatment.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明
は、第1のシリコンウェーハと第2のシリコンウェーハ
とを準備する工程と、これらの第1のシリコンウェーハ
および第2のシリコンウェーハの各表面に希HF洗浄を
施す工程と、第1のシリコンウェーハと第2のシリコン
ウェーハとを重ね合わせる工程と、この重ね合わせたシ
リコンウェーハ同士を880〜1100℃で20〜12
0分間熱処理することにより、張り合わせ基板を製造す
る工程とを含む張り合わせ基板の製造方法である。この
温度条件としたのは、880℃未満ではボイド発生率が
増大するからである。また、1100℃を超えると、加
熱温度が高すぎて、パターンずれなどの過度の熱ストレ
ス、炉からの汚染、OSFが発生し易くなるからであ
る。好ましい熱処理時間は20〜120分間であり、2
0分間未満では熱処理時間が短か過ぎてシリコンウェー
ハの張り合わせ界面にボイドが発生し易くなる。また、
120分間を超えるとOSFの発生が多くなる。また、
ここでいう希HF洗浄とは、一般的なシリコンウェーハ
のHF洗浄よりも低濃度のHF(フッ酸)を用いた洗浄
を意味する。
According to a first aspect of the present invention, there is provided a process of preparing a first silicon wafer and a second silicon wafer, and a step of preparing the first silicon wafer and the second silicon wafer. A step of performing a dilute HF cleaning on each surface, a step of superposing the first silicon wafer and the second silicon wafer, and a step of superposing the superposed silicon wafers at 880 to 1100 ° C. for 20 to 12 hours.
And performing a heat treatment for 0 minutes to produce a bonded substrate. The reason for this temperature condition is that if the temperature is lower than 880 ° C., the void generation rate increases. If the temperature exceeds 1100 ° C., the heating temperature is too high, and excessive thermal stress such as pattern shift, contamination from a furnace, and OSF are likely to occur. The preferred heat treatment time is 20 to 120 minutes,
If the time is less than 0 minute, the heat treatment time is too short, and voids are easily generated at the bonding interface of the silicon wafer. Also,
If the time exceeds 120 minutes, the occurrence of OSF increases. Also,
Here, the dilute HF cleaning means cleaning using a lower concentration of HF (hydrofluoric acid) than HF cleaning of a general silicon wafer.

【0007】請求項2に記載の発明は、第1のシリコン
ウェーハと第2のシリコンウェーハとの間に絶縁膜を介
在させたSOI基板を張り合わせにより製造する張り合
わせ基板の製造方法において、第1のシリコンウェーハ
および第2のシリコンウェーハの各表面に希HF洗浄を
施す工程と、第1のシリコンウェーハと第2のシリコン
ウェーハとを、それらの間に絶縁膜を介在させて重ね合
わせる工程と、重ね合わせた後、880〜1100℃の
温度で、20〜120分間の条件で熱処理することによ
り、張り合わせ基板を製造する工程とを備えた張り合わ
せ基板の製造方法である。これらの温度条件、熱処理時
間については請求項1に記載の発明の場合と同じ理由に
よる。
According to a second aspect of the present invention, there is provided a method for manufacturing a bonded substrate, wherein an SOI substrate having an insulating film interposed between a first silicon wafer and a second silicon wafer is manufactured by bonding. A step of performing a dilute HF cleaning on each surface of the silicon wafer and the second silicon wafer, a step of overlapping the first silicon wafer and the second silicon wafer with an insulating film interposed therebetween, After the bonding, a heat treatment is performed at a temperature of 880 to 1100 ° C. for 20 to 120 minutes, thereby manufacturing a bonded substrate. These temperature conditions and heat treatment time are based on the same reason as in the first aspect of the present invention.

【0008】請求項3に記載の発明は、鏡面研磨された
ポリシリコン層を表面に有する第1のシリコンウェーハ
を準備する工程と、第2のシリコンウェーハを準備する
工程と、これらの第1のシリコンウェーハおよび第2の
シリコンウェーハの各表面に希HF洗浄を施す工程と、
第1のシリコンウェーハのポリシリコン層を第2のシリ
コンウェーハの表面に重ね合わせる工程と、重ね合わせ
た後、これらを880〜1100℃で、20〜120分
間熱処理することにより張り合わせ基板を製造する工程
とを備えた張り合わせ基板の製造方法である。ここでい
うポリシリコン層を表面に有する第1のシリコンウェー
ハには、活性層用ウェーハの場合と、支持基板用ウェー
ハの場合の両方を含む。なお、第1のシリコンウェーハ
と第2のシリコンウェーハの両方が、ポリシリコン層を
有するものであってもこの発明の効果が得られる。ま
た、上記温度条件、熱処理時間とした理由は、請求項1
に記載の発明の場合と同じである。
According to a third aspect of the present invention, there is provided a step of preparing a first silicon wafer having a mirror-polished polysilicon layer on its surface, a step of preparing a second silicon wafer, and a step of preparing the first silicon wafer. Performing a dilute HF cleaning on each surface of the silicon wafer and the second silicon wafer;
A step of superposing the polysilicon layer of the first silicon wafer on the surface of the second silicon wafer, and a step of producing a bonded substrate by heat-treating these at 880 to 1100 ° C. for 20 to 120 minutes. And a method for manufacturing a bonded substrate comprising: The first silicon wafer having a polysilicon layer on the surface includes both a case of an active layer wafer and a case of a support substrate wafer. Note that the effects of the present invention can be obtained even if both the first silicon wafer and the second silicon wafer have a polysilicon layer. The reasons for the above temperature conditions and heat treatment time are as follows.
This is the same as the case of the invention described in (1).

【0009】請求項4に記載の発明は、表面にポリシリ
コン層を有する第1のシリコンウェーハを準備する工程
と、表面に絶縁膜を有する第2のシリコンウェーハを準
備する工程と、これらの第1のシリコンウェーハのポリ
シリコン層表面および第2のシリコンウェーハの絶縁膜
表面にそれぞれ希HF洗浄を施す工程と、第1のシリコ
ンウェーハのポリシリコン層と第2のシリコンウェーハ
の絶縁膜とを重ね合わせる工程と、重ね合わせた後、こ
れらを880〜1100℃で、20〜120分間熱処理
することにより張り合わせ基板を製造する工程とを備え
た張り合わせ基板の製造方法である。これらの温度条
件、熱処理時間の限定は、請求項1に記載の発明の場合
と同じ理由による。
According to a fourth aspect of the present invention, there is provided a step of preparing a first silicon wafer having a polysilicon layer on the surface, a step of preparing a second silicon wafer having an insulating film on the surface, Performing dilute HF cleaning on the surface of the polysilicon layer of the first silicon wafer and the surface of the insulating film of the second silicon wafer, respectively, and overlapping the polysilicon layer of the first silicon wafer with the insulating film of the second silicon wafer This is a method for manufacturing a bonded substrate, which includes a step of bonding, and a step of manufacturing a bonded substrate by heat-treating these at 880 to 1100 ° C. for 20 to 120 minutes after being superposed. These temperature conditions and heat treatment times are limited for the same reason as in the first aspect of the present invention.

【0010】請求項5に記載の発明は、上記第1のシリ
コンウェーハはパターン形成層をポリシリコン層で被覆
している請求項3または請求項4に記載の張り合わせ基
板の製造方法である。
The invention according to claim 5 is the method for manufacturing a bonded substrate according to claim 3 or 4, wherein the first silicon wafer has a pattern formation layer covered with a polysilicon layer.

【0011】請求項6に記載の発明は、上記熱処理は、
酸素雰囲気または窒素ガス雰囲気で行う請求項1〜請求
項5のいずれか1項に記載の張り合わせ基板の製造方法
である。
[0011] According to a sixth aspect of the present invention, the heat treatment comprises:
The method for producing a bonded substrate according to any one of claims 1 to 5, wherein the method is performed in an oxygen atmosphere or a nitrogen gas atmosphere.

【0012】請求項7に記載の発明は、上記希HF洗浄
に使用される洗浄液は、HF:H2O=1:Xとしたと
き、50≦X≦400である請求項1〜請求項6のいず
れか1項に記載の張り合わせ基板の製造方法である。X
の値をこの範囲としたのは、Xが50未満では、ウェー
ハ表面のSi−F結合のFがOH基に置換した場合に、
OH基の比率が高くなりすぎて、ウェーハ外周部でのボ
イド発生率が増大するからである。また、Xが400を
越えると、自然酸化膜の除去に時間がかかりすぎるから
である。
According to a seventh aspect of the present invention, in the cleaning solution used for the dilute HF cleaning, when HF: H 2 O = 1: X, 50 ≦ X ≦ 400. The method for manufacturing a bonded substrate according to any one of the above items. X
The value of was within this range, when X was less than 50, when F of the Si-F bond on the wafer surface was replaced with an OH group,
This is because the ratio of OH groups becomes too high, and the void generation rate at the outer peripheral portion of the wafer increases. If X exceeds 400, it takes too much time to remove the natural oxide film.

【0013】[0013]

【作用】請求項1に記載の発明では、まず、第1のシリ
コンウェーハ(PW:鏡面ウェーハ)および第2のシリ
コンウェーハ(PW)を準備する。これらのシリコンウ
ェーハは、いずれも少なくともSC1液中に浸して洗浄
を行い、最後に希HF洗浄を施しておく。希HF洗浄す
ることにより、まずHF分子がウェーハ表面のSi−O
結合と反応して、Si−F結合を形成する。このSi−
F結合は分極しているので、HFの攻撃を受け易く、こ
れによりウェーハ表面のSiはSiF4として脱離して
Si表面はH基により終端される。次に、これらの第1
のシリコンウェーハと第2のシリコンウェーハとを例え
ば室温にて重ね合わせる。これらのシリコンウェーハの
鏡面同士を密着させるものである。そして、この重ね合
わせたウェーハを880〜1100℃の温度で20〜1
20分間熱処理する。この結果、ボイドが発生していな
い張り合わせ基板を作製することができる。H2が張り
合わせ界面から容易に離脱することができるからであ
る。これは、H2は体積が非常に小さいからである。こ
の低温熱処理の結果、張り合わせ基板において、過度の
熱ストレス、汚染が起き難く、OSFも発生しにくい。
According to the first aspect of the present invention, first, a first silicon wafer (PW: mirror surface wafer) and a second silicon wafer (PW) are prepared. Each of these silicon wafers is cleaned by immersing it in at least the SC1 solution, and finally, performing dilute HF cleaning. By dilute HF cleaning, HF molecules are first converted to Si-O on the wafer surface.
Reacts with the bond to form a Si-F bond. This Si-
Since the F bond is polarized, it is easily attacked by HF, whereby Si on the wafer surface is desorbed as SiF 4 and the Si surface is terminated by H groups. Next, these first
And the second silicon wafer are overlapped, for example, at room temperature. The mirror surfaces of these silicon wafers are brought into close contact with each other. Then, the superposed wafers are heated at a temperature of 880 to 1100 ° C. for 20 to 1
Heat treat for 20 minutes. As a result, a bonded substrate free of voids can be manufactured. This is because H 2 can easily be separated from the bonding interface. This, H 2 is because the volume is very small. As a result of this low-temperature heat treatment, excessive heat stress and contamination hardly occur in the bonded substrate, and OSF is hardly generated.

【0014】請求項2に記載の発明では、第1のシリコ
ンウェーハと第2のシリコンウェーハとの間に絶縁膜を
介在させて重ね合わせるものとする。すなわち、まず、
これらのシリコンウェーハには、SC1、希HFの各洗
浄を施しておく。そして、これらのシリコンウェーハ
(表面は鏡面)を絶縁膜を介在させて重ね合わせた状態
で、880〜1100℃の温度で、20〜120分間の
条件で熱処理する。この結果、張り合わせによるSOI
基板を製造することができる。
In the second aspect of the present invention, the first silicon wafer and the second silicon wafer are overlapped with an insulating film interposed therebetween. That is, first,
These silicon wafers are subjected to SC1 and diluted HF cleaning. Then, in a state where these silicon wafers (surfaces are mirror surfaces) are stacked with an insulating film interposed therebetween, heat treatment is performed at a temperature of 880 to 1100 ° C. for 20 to 120 minutes. As a result, the SOI
A substrate can be manufactured.

【0015】請求項3に記載の発明では、まず、表面を
鏡面研磨したポリシリコン層をその表面に有する第1の
シリコンウェーハを準備する。また、表面が鏡面研磨さ
れた第2のシリコンウェーハを準備する。そして、これ
らのシリコンウェーハの表面(鏡面)には、それぞれS
C1洗浄後希HF洗浄を施しておく。次に、この第1の
シリコンウェーハのポリシリコン層を第2のシリコンウ
ェーハの表面に重ね合わせ、密着させる。鏡面同士を密
着させるものである。この重ね合わせは、例えばクリー
ンルーム内の室温で行う。そして、重ね合わせた後、こ
れを880〜1100℃で、20〜120分間熱処理す
る。この結果、ポリシリコン層をシリコン層とシリコン
層との間に介在させた張り合わせ基板を作製することが
できる。20分間未満の熱処理では、接合した界面にボ
イド(未接合部)が発生するからである。120分を越
えると、ポリシリコン層の伸縮量が大きくなり過ぎるか
らである。
According to the third aspect of the present invention, first, a first silicon wafer having on its surface a polysilicon layer whose surface is mirror-polished is prepared. Also, a second silicon wafer whose surface is mirror-polished is prepared. The surface (mirror surface) of these silicon wafers is S
After C1 cleaning, dilute HF cleaning is performed. Next, the polysilicon layer of the first silicon wafer is overlaid on and adhered to the surface of the second silicon wafer. The mirror surfaces are brought into close contact with each other. This superposition is performed, for example, at room temperature in a clean room. Then, after overlapping, this is heat-treated at 880 to 1100 ° C. for 20 to 120 minutes. As a result, it is possible to manufacture a bonded substrate in which the polysilicon layer is interposed between the silicon layers. This is because if the heat treatment is performed for less than 20 minutes, voids (unbonded portions) are generated at the bonded interface. If the time exceeds 120 minutes, the amount of expansion and contraction of the polysilicon layer becomes too large.

【0016】請求項4に記載の発明では、まず、ポリシ
リコン層を有する第1のシリコンウェーハを準備する。
また、表面に絶縁膜を有する第2のシリコンウェーハを
準備する。そして、これらのシリコンウェーハの表面に
は、つまりポリシリコン層表面および絶縁膜表面にそれ
ぞれ希HF洗浄を施しておく。次に、この第1のシリコ
ンウェーハのポリシリコン層の表面と第2のシリコンウ
ェーハの絶縁層表面同士を重ね合わせ、例えば室温で密
着させる。そして、重ね合わせた後、これらを880〜
1100℃で、20〜120分間熱処理する。希HF洗
浄によりウェーハ表面がH基で終端されているので、張
り合わせ熱処理によりその界面にH2が生じる。ところ
が、H2は体積が非常に小さく、熱処理の時間が比較的
短くても張り合わせ界面から抜け出やすい。この結果、
ウェーハ外周部にボイドが発生しにくく、かつ、汚染や
OSFも起きにくい、ポリシリコン層を有する張り合わ
せ基板を、良好な生産性により作製することができる。
In the present invention, first, a first silicon wafer having a polysilicon layer is prepared.
Further, a second silicon wafer having an insulating film on the surface is prepared. Then, the surfaces of these silicon wafers, that is, the polysilicon layer surface and the insulating film surface are each subjected to dilute HF cleaning. Next, the surface of the polysilicon layer of the first silicon wafer and the surface of the insulating layer of the second silicon wafer are overlapped with each other and brought into close contact, for example, at room temperature. Then, after overlapping, these are 880-
Heat treatment is performed at 1100 ° C. for 20 to 120 minutes. Since the wafer surface is terminated with H groups by dilute HF cleaning, H 2 is generated at the interface by the bonding heat treatment. However, H 2 volume is very small, easy exit from the interface bonding even heat treatment time is relatively short. As a result,
A bonded substrate having a polysilicon layer, in which voids are less likely to occur in the outer peripheral portion of the wafer and less likely to cause contamination and OSF, can be manufactured with good productivity.

【0017】請求項5に記載の発明では、上記第1のシ
リコンウェーハにパターン層を形成しておく。このパタ
ーン層をポリシリコン層で被覆し、ポリシリコン層表面
を鏡面研磨しておく。この第1のシリコンウェーハを第
2のシリコンウェーハと重ね合わせ、熱処理する。熱処
理温度は880〜1100℃と比較的低温であり、しか
も、熱処理時間も20〜120分間と比較的短いので、
パターンずれなどの過度の熱ストレスが少ない、パター
ン形成層をシリコン層間に介在させた張り合わせ基板を
作製することができる。
According to a fifth aspect of the present invention, a pattern layer is formed on the first silicon wafer. This pattern layer is covered with a polysilicon layer, and the surface of the polysilicon layer is mirror-polished. The first silicon wafer is superimposed on the second silicon wafer and heat-treated. Since the heat treatment temperature is relatively low at 880 to 1100 ° C., and the heat treatment time is relatively short at 20 to 120 minutes,
It is possible to manufacture a bonded substrate having a pattern forming layer interposed between silicon layers and having less excessive thermal stress such as pattern shift.

【0018】請求項6に記載の発明では、上記熱処理
は、酸素雰囲気または窒素ガス雰囲気で行うものとす
る。ドライO2雰囲気でもよく、ウェットO2雰囲気でも
よい。または、N2ガス雰囲気での加熱でもよい。
In the invention described in claim 6, the heat treatment is performed in an oxygen atmosphere or a nitrogen gas atmosphere. A dry O 2 atmosphere or a wet O 2 atmosphere may be used. Alternatively, heating in an N 2 gas atmosphere may be used.

【0019】請求項7に記載の発明では、上記希HF洗
浄に使用される洗浄液は、HF:H2O=1:Xとした
とき、50≦X≦400としたものである。上記第1の
シリコンウェーハと第2のシリコンウェーハとを重ね合
わせる前に、これらのシリコンウェーハの表面に上記範
囲のHF洗浄液を用いた希HF洗浄を施しておく。この
結果、通常のHF洗浄に比べて、シリコンウェーハの張
り合わせ面のOH基の密度が小さくなり、よって張り合
わせ熱処理後の張り合わせ界面に発生するH2Oの量が
少なくなる。よって、張り合わせ基板の周辺部へのボイ
ドの発生率をより低減することができることとなる。
In the seventh aspect of the present invention, the cleaning liquid used for the dilute HF cleaning is such that when HF: H 2 O = 1: X, 50 ≦ X ≦ 400. Before laminating the first silicon wafer and the second silicon wafer, the surfaces of these silicon wafers are subjected to dilute HF cleaning using an HF cleaning solution in the above range. As a result, compared to normal HF cleaning, the density of OH groups on the bonding surface of the silicon wafer is reduced, and the amount of H 2 O generated at the bonding interface after the bonding heat treatment is reduced. Therefore, the rate of occurrence of voids in the peripheral portion of the bonded substrate can be further reduced.

【0020】[0020]

【発明の実施の形態】以下この発明の実施例を図面を参
照して説明する。図1はこの発明の第1実施例に係る張
り合わせ基板の製造方法を示すフローシートである。図
2は第1実施例に係る張り合わせ基板のボイド発生率を
示すグラフである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to a first embodiment of the present invention. FIG. 2 is a graph showing a void generation rate of the bonded substrate according to the first example.

【0021】この第1実施例では、シリコンウェーハ同
士(シリコン面同士)を直接張り合わせるものとする。
図1において示すように、この場合、2枚の鏡面研磨シ
リコンウェーハ(活性層用A板,支持層用B板)11,
12には、ともに、SC1洗後、希HF洗浄(HF:H
2O=1:50〜400)を施しておく。希HF洗浄に
より、HF分子がウェーハ表面のSi−O結合と反応
し、Si−F結合となる。このSi−F結合は分極して
いるのでHFの攻撃を受け易く、これによりウェーハ表
面のSiはSiF4 となって脱離し、ウェーハ表面は
H基により終端される。そして、これらの鏡面同士を重
ね合わせた室温での張り合わせ後、張り合わせ基板13
に対して張り合わせ熱処理を施す。この熱処理温度は8
80〜1100℃で、時間は120分とする。熱処理は
2ガス雰囲気で行った。
In the first embodiment, silicon wafers (silicon surfaces) are directly bonded to each other.
As shown in FIG. 1, in this case, two mirror-polished silicon wafers (A plate for active layer, B plate for support layer) 11,
In both cases, SC1 washing and dilute HF washing (HF: H
2 O = 1: 50-400). By the dilute HF cleaning, HF molecules react with Si—O bonds on the wafer surface to form Si—F bonds. Since the Si—F bond is polarized, it is susceptible to HF attack, whereby Si on the wafer surface is desorbed as SiF 4, and the wafer surface is terminated with H groups. Then, after bonding these mirror surfaces together at room temperature, the bonded substrate 13
Is subjected to a lamination heat treatment. This heat treatment temperature is 8
At 80 to 1100 ° C, the time is 120 minutes. The heat treatment was performed in a N 2 gas atmosphere.

【0022】この際、希HF洗浄によりシリコンウェー
ハ表面がH基で終端されているので、張り合わせ熱処理
により張り合わせ界面にはH2が生じる。H2は体積が非
常に小さい。よって、この張り合わせ界面で生じたH2
は、熱処理時間が比較的短くても、その張り合わせ界面
から抜け出やすい。さらにこの後、超音波照射によるボ
イド検査を行い、また、面取り、A板の研削・研磨によ
りA板を所定厚さとし、洗浄することとなる。
At this time, since the surface of the silicon wafer is terminated with H groups by the dilute HF cleaning, H 2 is generated at the bonding interface by the bonding heat treatment. H 2 volume is very small. Therefore, H 2 generated at this bonding interface
Is easy to escape from the bonding interface even if the heat treatment time is relatively short. Further, thereafter, a void inspection by ultrasonic irradiation is performed, and the A plate is made to have a predetermined thickness by chamfering and grinding and polishing of the A plate, and the A plate is cleaned.

【0023】図2には張り合わせ熱処理温度とボイド発
生率との関係を示している。このグラフに示すように、
880℃以上の熱処理ではボイド発生率が低減された。
このボイド発生率は上記超音波照射による検査(超音波
探傷法)に基づいている。また、熱処理温度は比較的低
温寄りの温度(880〜1100℃)に設定されている
ので、120分間という比較的短時間の熱処理であって
も、張り合わせ基板の汚染(熱処理炉からの重金属汚染
など)が起きにくい。また、OSFが発生しにくい。こ
のOSFの測定は公知の方法で行った。すなわち、セコ
エッチング等の選択的なエッチング後、顕微鏡観察する
測定方法により行った。
FIG. 2 shows the relationship between the bonding heat treatment temperature and the void generation rate. As shown in this graph,
The heat treatment at 880 ° C. or higher reduced the void generation rate.
This void generation rate is based on the inspection by ultrasonic irradiation (ultrasonic flaw detection method). Further, since the heat treatment temperature is set to a relatively low temperature (880 to 1100 ° C.), even if the heat treatment is performed for a relatively short time of 120 minutes, contamination of the bonded substrate (such as heavy metal contamination from a heat treatment furnace). ) Is less likely to occur. OSF is less likely to occur. The measurement of the OSF was performed by a known method. That is, the measurement was performed by a measuring method of observing with a microscope after selective etching such as secco etching.

【0024】図3にはこの発明の第2実施例を示す。こ
の実施例では、SOI(Silicon On Ins
ulator)基板作製の手順を示す。使用するシリコ
ンウェーハは、活性層用のA板、支持用のB板のいずれ
か一方の鏡面に所定厚さの酸化膜を被着しておくものと
する。A板またはB板の表面に所定厚さのSiO2膜を
形成し、これらを重ね合わせることにより、張り合わせ
SOI基板を作製する。これらのシリコンウェーハは、
ともに、SCl洗浄、リンス、希HF洗浄(HF:H2
O=1:50〜400)、純水リンスを経て、重ね合わ
される。または、活性層用の酸化膜を有するシリコンウ
ェーハでは、SCl洗浄を施しておくこともできる。こ
のSC1洗浄で酸化膜上のパーティクルを除去しておく
ことができるからである。張り合わせは、室温で行い、
その後の熱処理は、880〜1100℃で、20〜12
0分間行うものとする。熱処理後の活性層の研削・研磨
等は上記実施例と同様とする。この実施例にあっても上
記実施例と同様にボイド発生が少ないSOI基板を作製
することができる。
FIG. 3 shows a second embodiment of the present invention. In this embodiment, SOI (Silicon On Ins) is used.
ulrator) A procedure for producing a substrate will be described. The silicon wafer to be used has an oxide film of a predetermined thickness deposited on one of the mirror surfaces of the A plate for the active layer and the B plate for the support. A bonded SOI substrate is manufactured by forming an SiO 2 film having a predetermined thickness on the surface of the A plate or the B plate and overlaying them. These silicon wafers
In both cases, SCl cleaning, rinsing, dilute HF cleaning (HF: H 2
O = 1: 50-400), and after being rinsed with pure water, they are superposed. Alternatively, a silicon wafer having an oxide film for an active layer may be subjected to SCl cleaning. This is because particles on the oxide film can be removed by this SC1 cleaning. Lamination is performed at room temperature,
Subsequent heat treatment is performed at 880 to 1100 ° C. for 20 to 12 hours.
It shall be performed for 0 minutes. Grinding and polishing of the active layer after the heat treatment are the same as in the above embodiment. Also in this embodiment, an SOI substrate with less generation of voids can be manufactured as in the above embodiment.

【0025】図4にはこの発明の第3実施例を示す。こ
の第3実施例では間にポリシリコン膜を介在させたシリ
コンウェーハ同士の張り合わせを示す。まず、活性層用
の第1のシリコンウェーハ(A板)と、ポリシリコン膜
を被着した第2のシリコンウェーハ(B板)とを準備す
る。この第1のシリコンウェーハは一面に鏡面研磨を施
したCZウェーハとする。また、第2のシリコンウェー
ハは、例えばCVDにより所定厚さのポリシリコン膜を
鏡面ウェーハに被着しておく。次に、これらの第1のシ
リコンウェーハと第2のシリコンウェーハとを、まず、
SC1液で洗浄し、リンス後、希HF液で洗浄する。こ
の希HF洗浄液は、HF:H2O=1:(50〜40
0)とする。また、この洗浄時間はSiOXをウェーハ
表面から除去することができるまでとする。そして、こ
の後、純水による流水リンスを行った。その後の乾燥は
スピンドライで行った。
FIG. 4 shows a third embodiment of the present invention. In the third embodiment, bonding of silicon wafers with a polysilicon film interposed therebetween is shown. First, a first silicon wafer (A plate) for an active layer and a second silicon wafer (B plate) coated with a polysilicon film are prepared. This first silicon wafer is a CZ wafer having one surface subjected to mirror polishing. In addition, the second silicon wafer has a polysilicon film of a predetermined thickness deposited on the mirror-finished wafer by, for example, CVD. Next, the first silicon wafer and the second silicon wafer are first
After washing with SC1 solution and rinsing, washing with diluted HF solution is performed. This dilute HF cleaning solution is HF: H 2 O = 1: (50 to 40
0). The cleaning time is set so that SiO X can be removed from the wafer surface. Then, running water rinsing with pure water was performed. Subsequent drying was performed by spin drying.

【0026】次いで、この乾燥後30分以内に、このウ
ェーハを用いて室温で所定条件下に重ね合わせて接着し
た。第1のシリコンウェーハと第2のシリコンウェーハ
とを張り合わせるものである。なお、この張り合わせは
室温で行う。そして、この張り合わせた基板を熱処理す
る。例えば880〜1100℃、20〜120分間、ド
ライO2雰囲気で加熱する。そして、この張り合わせ基
板について、例えば超音波測定などで張り合わせ界面に
ボイドが存在しないかを、検査・確認した。この実施例
にあっても上記各実施例と同様にボイド発生が低減され
た張り合わせ基板を得ることができる。
Next, within 30 minutes after the drying, the wafers were superposed and bonded at room temperature under predetermined conditions. The first silicon wafer is bonded to the second silicon wafer. This bonding is performed at room temperature. Then, the bonded substrate is heat-treated. For example, heating is performed at 880 to 1100 ° C. for 20 to 120 minutes in a dry O 2 atmosphere. Then, the bonded substrate was inspected and confirmed for any voids at the bonded interface by, for example, ultrasonic measurement. Also in this embodiment, a bonded substrate with reduced generation of voids can be obtained as in the above embodiments.

【0027】図5はこの発明の第4実施例を示してい
る。この実施例では、ウェーハ表面にパターンを形成
し、これをポリシリコン層21で被覆したA板22(ポ
リシリコン層表面は鏡面研磨しておく)を、B板23に
張り合わせる。SC1洗浄、リンス、希HF洗浄、リン
スの後、室温で重ね合わせるものとする。鏡面同士を重
ね合わせるものである。さらに、880〜1100℃で
120分間の熱処理を施した後、公知の方法(超音波、
IRなど)でボイド検査を行った。
FIG. 5 shows a fourth embodiment of the present invention. In this embodiment, a pattern is formed on the surface of the wafer, and an A plate 22 (the surface of the polysilicon layer is mirror-polished) covered with the polysilicon layer 21 is bonded to a B plate 23. After SC1 washing, rinsing, diluted HF washing, and rinsing, they are superposed at room temperature. Mirror surfaces are superimposed. Furthermore, after performing a heat treatment at 880 to 1100 ° C. for 120 minutes, a known method (ultrasonic wave,
IR etc.).

【0028】図6はこの発明の第4実施例に係る張り合
わせ基板でのパターン伸縮率を示すグラフである。この
グラフからわかるように、1100℃を越えた熱処理で
は伸縮率が上昇する。測定は公知の方法で行った。
FIG. 6 is a graph showing the pattern expansion / contraction ratio in the bonded substrate according to the fourth embodiment of the present invention. As can be seen from this graph, the heat treatment exceeding 1100 ° C. increases the expansion ratio. The measurement was performed by a known method.

【0029】[0029]

【発明の効果】この発明によれば、以下の効果を有す
る。 (1)張り合わせ基板に大きな熱ストレスが生じること
がない。 (2)パターンずれなどが生じていない張り合わせ基板
を製造することができる。 (3)張り合わせ基板の汚染も低減される。 (4)OSFが生じない張り合わせ基板を作製すること
ができる。 (5)張り合わせ基板の張り合わせ界面の濃度プロファ
イルを急峻に変化させることができる。 (6)張り合わせ基板のウェーハ外周部でのボイドの発
生を防止することができる。 (7)熱処理時間も短縮することができる。 (8)生産性の向上を図ることができる。
According to the present invention, the following effects can be obtained. (1) No large thermal stress occurs on the bonded substrate. (2) It is possible to manufacture a bonded substrate free from pattern displacement and the like. (3) Contamination of the bonded substrate is also reduced. (4) A bonded substrate free of OSF can be manufactured. (5) The concentration profile at the bonding interface of the bonded substrate can be changed steeply. (6) It is possible to prevent the occurrence of voids at the outer peripheral portion of the wafer of the bonded substrate. (7) The heat treatment time can be shortened. (8) Productivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to a first embodiment of the present invention.

【図2】この発明の第1実施例に係る張り合わせ基板の
ボイド発生率、OSF発生率を示すグラフである。
FIG. 2 is a graph showing a void generation rate and an OSF generation rate of the bonded substrate according to the first embodiment of the present invention.

【図3】この発明の第2実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 3 is a flow sheet showing a method for manufacturing a bonded substrate according to a second embodiment of the present invention.

【図4】この発明の第3実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 4 is a flow sheet showing a method for manufacturing a bonded substrate according to a third embodiment of the present invention.

【図5】この発明の第4実施例に係る張り合わせ基板の
製造方法を示すフローシートである。
FIG. 5 is a flow sheet showing a method for manufacturing a bonded substrate according to a fourth embodiment of the present invention.

【図6】この発明の第4実施例に係る張り合わせ基板で
のパターンの伸縮率を示すグラフである。
FIG. 6 is a graph showing the expansion and contraction rate of a pattern on a bonded substrate according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 第1のシリコンウェーハ、 12 第2のシリコンウェーハ、 13 張り合わせ基板、 21 ポリシリコン膜。 11 first silicon wafer, 12 second silicon wafer, 13 bonded substrate, 21 polysilicon film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 徹 東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Toru Taniguchi 1-5-1, Otemachi, Chiyoda-ku, Tokyo Mitsubishi Materials Silicon Corporation

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1のシリコンウェーハと第2のシリコ
ンウェーハとを準備する工程と、 これらの第1のシリコンウェーハおよび第2のシリコン
ウェーハの各表面に希HF洗浄を施す工程と、 第1のシリコンウェーハと第2のシリコンウェーハとを
重ね合わせる工程と、 この重ね合わせたシリコンウェーハ同士を880〜11
00℃で20〜120分間熱処理することにより、張り
合わせ基板を製造する工程とを含む張り合わせ基板の製
造方法。
A step of preparing a first silicon wafer and a second silicon wafer; a step of performing dilute HF cleaning on each surface of the first silicon wafer and the second silicon wafer; Superposing the silicon wafer and the second silicon wafer on each other;
Producing a bonded substrate by performing a heat treatment at 00 ° C. for 20 to 120 minutes.
【請求項2】 第1のシリコンウェーハと第2のシリコ
ンウェーハとの間に絶縁膜を介在させたSOI基板を張
り合わせにより製造する張り合わせ基板の製造方法にお
いて、 第1のシリコンウェーハおよび第2のシリコン
ウェーハの各表面に希HF洗浄を施す工程と、 第1のシリコンウェーハと第2のシリコンウェーハと
を、それらの間に絶縁膜を介在させて重ね合わせる工程
と、 重ね合わせた後、880〜1100℃の温度で、20〜
120分間の条件で熱処理することにより、張り合わせ
基板を製造する工程とを備えた張り合わせ基板の製造方
法。
2. A bonded substrate manufacturing method for manufacturing an SOI substrate having an insulating film interposed between a first silicon wafer and a second silicon wafer by bonding the first silicon wafer and the second silicon wafer. Performing a dilute HF cleaning on each surface of the wafer; superposing the first silicon wafer and the second silicon wafer with an insulating film interposed therebetween; and 880 to 1100 At a temperature of 20C
Producing a bonded substrate by performing a heat treatment under conditions for 120 minutes.
【請求項3】 鏡面研磨されたポリシリコン層を表面に
有する第1のシリコンウェーハを準備する工程と、 第2のシリコンウェーハを準備する工程と、 これらの第1のシリコンウェーハおよび第2のシリコン
ウェーハの各表面に希HF洗浄を施す工程と、 第1のシリコンウェーハのポリシリコン層を第2のシリ
コンウェーハの表面に重ね合わせる工程と、 重ね合わせた後、これらを880〜1100℃で、20
〜120分間熱処理することにより張り合わせ基板を製
造する工程とを備えた張り合わせ基板の製造方法。
3. A step of preparing a first silicon wafer having a mirror-polished polysilicon layer on its surface, a step of preparing a second silicon wafer, and a step of preparing the first silicon wafer and the second silicon wafer. Performing a dilute HF cleaning on each surface of the wafer, superposing a polysilicon layer of the first silicon wafer on the surface of the second silicon wafer, and superposing these at 880 to 1100 ° C. for 20 minutes.
Producing a bonded substrate by performing a heat treatment for up to 120 minutes.
【請求項4】 表面にポリシリコン層を有する第1のシ
リコンウェーハを準備する工程と、 表面に絶縁膜を有する第2のシリコンウェーハを準備す
る工程と、 これらの第1のシリコンウェーハのポリシリコン層表面
および第2のシリコンウェーハの絶縁膜表面にそれぞれ
希HF洗浄を施す工程と、 第1のシリコンウェーハのポリシリコン層と第2のシリ
コンウェーハの絶縁膜とを重ね合わせる工程と、 重ね合わせた後、これらを880〜1100℃で、20
〜120分間熱処理することにより張り合わせ基板を製
造する工程とを備えた張り合わせ基板の製造方法。
4. A step of preparing a first silicon wafer having a polysilicon layer on the surface, a step of preparing a second silicon wafer having an insulating film on the surface, and the polysilicon of the first silicon wafer. Performing a dilute HF cleaning process on each of the layer surface and the insulating film surface of the second silicon wafer; and superposing the polysilicon layer of the first silicon wafer and the insulating film of the second silicon wafer. Later, these are treated at 880-1100 ° C. for 20 minutes.
Producing a bonded substrate by performing a heat treatment for up to 120 minutes.
【請求項5】 上記第1のシリコンウェーハはパターン
形成層をポリシリコン層で被覆している請求項3または
請求項4に記載の張り合わせ基板の製造方法。
5. The method for manufacturing a bonded substrate according to claim 3, wherein the first silicon wafer has a pattern formation layer covered with a polysilicon layer.
【請求項6】 上記熱処理は、酸素雰囲気または窒素ガ
ス雰囲気で行う請求項1〜請求項5のいずれか1項に記
載の張り合わせ基板の製造方法。
6. The method according to claim 1, wherein the heat treatment is performed in an oxygen atmosphere or a nitrogen gas atmosphere.
【請求項7】 上記希HF洗浄に使用される洗浄液は、
HF:H2O=1:Xとしたとき、50≦X≦400で
ある請求項1〜請求項6のいずれか1項に記載の張り合
わせ基板の製造方法。
7. The cleaning liquid used for the dilute HF cleaning includes:
HF: H 2 O = 1: when the X, method for manufacturing a substrate laminated according to any one of claims 1 to 6 is 50 ≦ X ≦ 400.
JP05626598A 1997-02-27 1998-02-20 Manufacturing method of bonded substrates Expired - Lifetime JP3902321B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05626598A JP3902321B2 (en) 1997-02-27 1998-02-20 Manufacturing method of bonded substrates

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6186397 1997-02-27
JP9-61863 1997-02-27
JP05626598A JP3902321B2 (en) 1997-02-27 1998-02-20 Manufacturing method of bonded substrates

Publications (2)

Publication Number Publication Date
JPH10303089A true JPH10303089A (en) 1998-11-13
JP3902321B2 JP3902321B2 (en) 2007-04-04

Family

ID=26397218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05626598A Expired - Lifetime JP3902321B2 (en) 1997-02-27 1998-02-20 Manufacturing method of bonded substrates

Country Status (1)

Country Link
JP (1) JP3902321B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286174A (en) * 1999-03-30 2000-10-13 Mitsubishi Materials Silicon Corp Laminated board and manufacture thereof
JP2000315634A (en) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp Silicon wafer for bonding and manufacture of bonded substrate
JP2005079109A (en) * 2003-08-29 2005-03-24 Sumitomo Mitsubishi Silicon Corp Method for manufacturing lamination soi wafer, lamination soi wafer manufactured by the method
JP2009152248A (en) * 2007-12-18 2009-07-09 Seiko Epson Corp Bonding method, joint structure, semiconductor device, and photoelectric conversion element
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162630A (en) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp Semiconductor substrate
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate
JPH08250688A (en) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Soi substrate and its fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162630A (en) * 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp Semiconductor substrate
JPH05198549A (en) * 1991-08-26 1993-08-06 Nippondenso Co Ltd Manufacture of semiconductor substrate
JPH08250688A (en) * 1995-03-13 1996-09-27 Mitsubishi Materials Corp Soi substrate and its fabrication method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286174A (en) * 1999-03-30 2000-10-13 Mitsubishi Materials Silicon Corp Laminated board and manufacture thereof
JP2000315634A (en) * 1999-04-30 2000-11-14 Mitsubishi Materials Silicon Corp Silicon wafer for bonding and manufacture of bonded substrate
JP2005079109A (en) * 2003-08-29 2005-03-24 Sumitomo Mitsubishi Silicon Corp Method for manufacturing lamination soi wafer, lamination soi wafer manufactured by the method
JP4581349B2 (en) * 2003-08-29 2010-11-17 株式会社Sumco Manufacturing method of bonded SOI wafer
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7855129B2 (en) 2005-12-22 2010-12-21 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP2009152248A (en) * 2007-12-18 2009-07-09 Seiko Epson Corp Bonding method, joint structure, semiconductor device, and photoelectric conversion element

Also Published As

Publication number Publication date
JP3902321B2 (en) 2007-04-04

Similar Documents

Publication Publication Date Title
JP3635200B2 (en) Manufacturing method of SOI wafer
JP2856030B2 (en) Method for manufacturing bonded wafer
JP3134391B2 (en) Silicon substrate bonding method
JPH08181210A (en) Manufacture of semiconductor device
WO2002086975A1 (en) Production method for bonded substrates
JPH0391227A (en) Adhering method for semiconductor substrate
JPH0574803A (en) Manufacture of semiconductor device
JP3902321B2 (en) Manufacturing method of bonded substrates
JPH11354761A (en) Soi substrate and its production
JP2858383B2 (en) Method for manufacturing semiconductor device
JPH0964319A (en) Soi substrate and its manufacture
JPH05275300A (en) Method of joining semiconductor wafers
JP4239324B2 (en) Manufacturing method of bonded SOI wafer
WO2000001009A1 (en) Dielectric separation wafer and production method thereof
JP2000315635A (en) Silicon wafer for bonding and manufacture of bonded substrate using the same
JP2000315634A (en) Silicon wafer for bonding and manufacture of bonded substrate
JP3611142B2 (en) Bonded wafer and manufacturing method thereof
JP2003151987A (en) Semiconductor substrate and manufacturing method thereof
JP3030545B2 (en) Manufacturing method of bonded wafer
JPH07245382A (en) Manufacture of composite element and lamination substrate
JP3986581B2 (en) Manufacturing method of bonded semiconductor wafer
JPH07130590A (en) Manufacture of semiconductor substrate
JP2796666B2 (en) Bonded semiconductor substrate with reduced COP and method of manufacturing the same
JP4750065B2 (en) Manufacturing method of bonded semiconductor wafer
JP3917219B2 (en) Manufacturing method of bonded SOI wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term