Nothing Special   »   [go: up one dir, main page]

JPH10308418A - Semiconductor component mount module - Google Patents

Semiconductor component mount module

Info

Publication number
JPH10308418A
JPH10308418A JP10151786A JP15178698A JPH10308418A JP H10308418 A JPH10308418 A JP H10308418A JP 10151786 A JP10151786 A JP 10151786A JP 15178698 A JP15178698 A JP 15178698A JP H10308418 A JPH10308418 A JP H10308418A
Authority
JP
Japan
Prior art keywords
semiconductor component
circuit
bump
conductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10151786A
Other languages
Japanese (ja)
Other versions
JP3112885B2 (en
Inventor
Noboru Shinkai
昇 新開
Tatsuo Wada
辰男 和田
Katsuro Aoshima
克郎 青島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACH AKUTEIBU CONTACT KK
Meiko Co Ltd
Original Assignee
MACH AKUTEIBU CONTACT KK
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACH AKUTEIBU CONTACT KK, Meiko Co Ltd filed Critical MACH AKUTEIBU CONTACT KK
Priority to JP10151786A priority Critical patent/JP3112885B2/en
Publication of JPH10308418A publication Critical patent/JPH10308418A/en
Application granted granted Critical
Publication of JP3112885B2 publication Critical patent/JP3112885B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the semiconductor component mount module which excellently saves the labor when a semiconductor component is mounted by connecting its land part to a bump on a circuit board, high in mount reliability, and mounted to high density. SOLUTION: On the circuit board of this module, the multi-layered structure bump 3 is formed having at least two kind of conductive materials formed by electrodeposition on at least one surface of an insulating base material 1, at least one layer of a conductor circuit 2a is wired at least one surface of or/and in the insulating base material 1, and a continuity structure consisting of a columnar conductor 51 or 5 connecting the bump 3 and conductor circuit and/or conductor circuits electrically is formed between them. On this circuit board, the semiconductor component S having the land part S1 formed on its reverse surface is mounted across an adhesive 6, and the land part S1 is in mechanical contact with the bump 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁基材の少なく
とも片面に高さのばらつきが非常に小さいバンプのパタ
ーンが突設され、全体的な出入力端子と導体回路との間
に信頼性の高い導通構造が形成されている回路基板と、
下面にランド部が形成されている半導体部品とをダイボ
ンド方式で実装した新規な接続構造の半導体部品実装モ
ジュールに関する。
BACKGROUND OF THE INVENTION The present invention relates to an insulating base material having a bump pattern with a very small variation in height projected on at least one surface of an insulating base material, and having a high reliability between the entire input / output terminal and the conductor circuit. A circuit board on which a high conduction structure is formed;
The present invention relates to a semiconductor component mounting module having a novel connection structure in which a semiconductor component having a land portion formed on a lower surface is mounted by a die bonding method.

【0002】[0002]

【従来の技術】コンピュータ,携帯用通信機器,液晶パ
ネルなどの電子機器を構成するICチップ等の半導体部
品は、導体回路の所定パターンが形成されている回路基
板の上に、前記導体回路の出入力端子と導通をとって実
装されている。そして、半導体部品を実装した前記回路
基板全体を樹脂モールドして半導体部品実装モジュール
とし、さらにこのモジュールは所定パターンの導体回路
が配線されているマザーボード(実装用基板)に組み込
まれている。
2. Description of the Related Art A semiconductor component such as an IC chip constituting an electronic device such as a computer, a portable communication device, and a liquid crystal panel is provided on a circuit board on which a predetermined pattern of the conductor circuit is formed. It is mounted in conduction with the input terminal. Then, the entire circuit board on which the semiconductor components are mounted is resin-molded to form a semiconductor component mounting module, and this module is incorporated in a motherboard (mounting board) on which conductor circuits of a predetermined pattern are wired.

【0003】ところで、モジュールを製造する際に半導
体部品を回路基板に実装する方法としては、半導体部品
を回路基板上にダイボンディングした後、半導体部品上
の端子と回路基板上のランドをAu線で接続するワイヤ
ボンディング方式や、半導体部品の実装側表面に形成し
たはんだバンプと回路基板のランドを接触させた後、リ
フロー処理を行うことにより両者を接続するフリップチ
ップ方式が、一般に実施されている。
As a method of mounting a semiconductor component on a circuit board at the time of manufacturing a module, the semiconductor component is die-bonded to the circuit board, and the terminals on the semiconductor component and the lands on the circuit board are connected with Au wires. In general, a wire bonding method for connection and a flip chip method for connecting solder bumps formed on a mounting surface of a semiconductor component to lands of a circuit board and then performing reflow processing to connect the two are generally implemented.

【0004】一方で、近年これらの電子機器の小型化,
高密度化,多機能化への要求が高まっており、ICチッ
プ等の半導体部品の高集積化が進められているが、機器
全体の小型化,高密度化を達成するためには、半導体部
品の小型化,高集積化だけでなく、これらの半導体部品
を実装する回路基板そのものの多層化や、導体回路のフ
ァイン化を実現することが必要となる。
On the other hand, in recent years, downsizing of these electronic devices,
Demands for higher density and multi-functionality are increasing, and high integration of semiconductor components such as IC chips is being promoted. However, in order to achieve miniaturization and high density of the entire device, semiconductor components are required. In addition to miniaturization and high integration, it is necessary to realize a multilayered circuit board itself on which these semiconductor components are mounted and to realize finer conductive circuits.

【0005】さらに、半導体部品と導体回路のファイン
化に伴って、回路基板に配線されている導体回路の線幅
や線間も狭くなるため、半導体部品の実装技術もこれに
対応したものとする必要がある。
Further, as semiconductor components and conductor circuits become finer, the line widths and intervals of conductor circuits wired on a circuit board become narrower. There is a need.

【0006】しかしながら、前記したワイヤボンディン
グ方式で半導体部品の高密度実装を行おうとしても、こ
のワイヤボンディング方式では、ワイヤを回路基板の接
続端子に接続するためにはある程度の平面的なスペース
が必要であるため、回路基板の表面においてはその分だ
け半導体部品を実装できる面積が少なくなり、結局半導
体部品の実装面積を高めるという点では限界が生ずる。
またボンディングマシーンの制約からも、回路基板の端
子間ピッチを狭くすることには限界があり、この点から
いっても高密度実装が難しくなる。
However, even if high density mounting of semiconductor components is attempted by the above-described wire bonding method, a certain amount of planar space is required to connect wires to connection terminals of a circuit board. Therefore, on the surface of the circuit board, the area on which the semiconductor components can be mounted is reduced by that much, and eventually there is a limit in increasing the mounting area of the semiconductor components.
Also, there is a limit in reducing the pitch between the terminals of the circuit board due to the restriction of the bonding machine, and even from this point, high-density mounting becomes difficult.

【0007】また、フリップチップ方式の場合は、リフ
ロー処理時に、はんだ流れが起こって導体回路の接続端
子間が短絡するおそれがあるために、前記接続端子間の
ピッチをあまり狭くすることはできず、結果として高密
度実装が難しくなる。さらにはんだの加熱によって半導
体部品が損傷を受けるおそれがあり、実装の信頼性を低
下させる可能性がある。特に、半導体部品1個当りの実
装歩留りが低下すると、複数の半導体部品を回路基板に
実装する場合には全体の歩留りが大幅に低下することに
なる。
Further, in the case of the flip-chip method, the pitch between the connection terminals cannot be reduced too much because a solder flow may occur during the reflow process and the connection terminals of the conductor circuit may be short-circuited. As a result, high-density mounting becomes difficult. Further, the semiconductor component may be damaged by the heating of the solder, and the reliability of the mounting may be reduced. In particular, when the mounting yield per semiconductor component is reduced, the overall yield is significantly reduced when a plurality of semiconductor components are mounted on a circuit board.

【0008】一方、回路基板を高密度実装の観点に立っ
て考察すると、回路基板としては、できるだけ多層化し
ていて、その実装表面には半導体部品との接続端子がで
きるだけ高密度に形成されているものが好ましいことに
なる。
On the other hand, considering the circuit board from the viewpoint of high-density mounting, the circuit board is as multilayered as possible, and connection terminals to semiconductor components are formed as densely as possible on the mounting surface. Things will be preferred.

【0009】従来の多層回路基板では、単位回路基板の
厚み方向に複数のスルーホールを所定の平面パターンで
穿設し、ここにスルーホールめっきを行って上層の導体
回路と下層の導体回路とを電気的に接続している。しか
しながら、このスルーホールの細径化には限界があるた
めに、回路基板の多層化、従って実装表面における接続
端子の高密度な配線に関しては制限を受けざるを得ない
という問題が生じる。
In a conventional multilayer circuit board, a plurality of through holes are formed in a predetermined plane pattern in a thickness direction of a unit circuit board, and through hole plating is performed on the plurality of through holes to form an upper conductor circuit and a lower conductor circuit. Electrically connected. However, since there is a limit in reducing the diameter of the through-hole, there is a problem that the circuit board has to be multilayered, and therefore, a high-density wiring of the connection terminals on the mounting surface must be restricted.

【0010】まず、スルーホールは一般にドリル研削に
よって穿設されているので、ドリル強度との関係もあっ
てその孔径の小径化は150〜200μm程度までが限
界である。なお、ホトリソグラフィーを適用した場合で
も100〜150μm程度である。また、スルーホール
めっきの厚みが薄すぎると、上層と下層の導体回路間の
電気的な導通は満足すべき状態にならないので、一般的
には20〜30μm程度のめっき厚みが確保されていな
ければならない。
First, since the through hole is generally formed by drill grinding, the reduction of the hole diameter is limited to about 150 to 200 μm, depending on the relationship with the drill strength. In addition, even when photolithography is applied, it is about 100 to 150 μm. Also, if the thickness of the through-hole plating is too thin, the electrical conduction between the upper and lower conductor circuits will not be in a satisfactory state, so unless the plating thickness of about 20 to 30 μm is generally secured, No.

【0011】従って、スルーホールの中心部には、導体
回路間の導通に全く無関係で、直径が100〜150μ
m程度の死空間が存在していることになる。また、イン
ナーバイヤホールの場合であっても、その孔径が例えば
100μmであると、死空間の孔径は60〜70μm程
度になる。このように、従来のスルーホールやインナー
バイヤホールの場合は、その細径化の実現に限界があ
り、しかもその孔径は、導体回路間の導通にとっては無
駄な孔径にならざるを得なくなるという問題がある。
Therefore, the center of the through hole has a diameter of 100 to 150 μm, irrespective of conduction between the conductor circuits.
This means that a dead space of about m exists. Further, even in the case of the inner via hole, if the hole diameter is, for example, 100 μm, the hole diameter of the dead space is about 60 to 70 μm. As described above, in the case of the conventional through holes and inner via holes, there is a limit in realizing the reduction in diameter, and the hole diameter has to be a useless hole diameter for conduction between conductor circuits. There is.

【0012】従って、従来の多層回路基板の場合には、
半導体部品を実装する個所が増加すればするほど、上記
スルーホールやインナーバイヤホールによる死空間が不
可避的に増大する。そのため、ある規格サイズの回路基
板においては、実装表面に接続端子のパターンを高密度
に形成することに関しては限界がある。
Therefore, in the case of a conventional multilayer circuit board,
As the number of places where semiconductor components are mounted increases, the dead space due to the through holes and the inner via holes inevitably increases. Therefore, in a circuit board of a certain standard size, there is a limit in forming a pattern of connection terminals on a mounting surface at a high density.

【0013】しかも、実装密度が高くなると、そのこと
に付随して回路基板の表面には更なる信号パターンの引
回しなどを配線することが必要になるため、回路基板の
更なる多層化や、信号パターンの配線長を一層長くする
ことが必要となり、回路基板の電気特性面における信頼
性の低下も引き起こされてくる。
In addition, when the mounting density is increased, it is necessary to further arrange a signal pattern on the surface of the circuit board. It is necessary to further increase the wiring length of the signal pattern, and the reliability of the circuit board in terms of electrical characteristics is reduced.

【0014】[0014]

【発明が解決しようとする課題】本発明は、従来の実装
方式における上記した問題を解決し、実装用の回路基板
として後述する構成のものを採用することにより、ま
た、フリップチップ方式のように、はんだバンプを用い
ることなく、さらにワイヤボンディング方式を行うこと
も必要とせずに、半導体部品が回路基板に高密度実装さ
れている新規な半導体部品実装モジュールの提供を目的
とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems in the conventional mounting method and adopts a circuit board for mounting, which will be described later, as in the flip chip method. It is an object of the present invention to provide a novel semiconductor component mounting module in which semiconductor components are mounted on a circuit board at a high density without using solder bumps and without requiring a wire bonding method.

【0015】[0015]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、絶縁基材の少なくとも片面
に、少なくとも2種類の導電材料を順次電着して成る多
層構造体のバンプが形成され、前記絶縁基材の少なくと
も片面または/および内部には少なくとも1層の導体回
路が配線され、前記バンプと導体回路の間または/およ
び各導体回路間にはそれらを電気的に接続する柱状導体
から成る導通構造が形成されている回路基板の上に、下
面にランド部が形成されている半導体部品が接着剤を介
して実装され、前記半導体部品のランド部が前記バンプ
と機械的に接触していることを特徴とする半導体部品実
装モジュールが提供される。
In order to achieve the above-mentioned object, according to the present invention, at least one surface of an insulating substrate is provided with a bump of a multilayer structure formed by sequentially electrodepositing at least two kinds of conductive materials. At least one layer of conductive circuits is formed on at least one side and / or inside of the insulating base material, and between the bumps and the conductive circuits and / or between the conductive circuits is a columnar shape for electrically connecting them. On a circuit board on which a conductive structure made of a conductor is formed, a semiconductor component having a land portion formed on the lower surface is mounted via an adhesive, and the land portion of the semiconductor component comes into mechanical contact with the bump. A semiconductor component mounting module is provided.

【0016】特に、前記接着剤は、硬化時に寸法収縮す
る接着剤である半導体部品実装モジュールが提供され
る。
In particular, there is provided a semiconductor component mounting module, wherein the adhesive is an adhesive that shrinks in size upon curing.

【0017】また、本発明においては、前記多層構造体
は2層構造体であり、前記2層構造体の外層部は金,ニ
ッケル,ニッケル合金の群から選ばれるいずれか1種か
ら成り、かつ内層部は銅から成る半導体部品実装モジュ
ールが提供される。
In the present invention, the multilayer structure is a two-layer structure, and an outer layer portion of the two-layer structure is made of any one selected from the group consisting of gold, nickel and a nickel alloy, and A semiconductor component mounting module whose inner layer portion is made of copper is provided.

【0018】[0018]

【発明の実施の形態】本発明の半導体部品実装モジュー
ルの一例を図1に示す。このモジュールは、半導体部品
Sが接着剤6で回路基板M1の表面にダイボンドされ、
図1の仮想線で示したように、実装個所は樹脂モールド
されている。
FIG. 1 shows an example of a semiconductor component mounting module according to the present invention. This module, the semiconductor component S is die-bonded to the surface of the circuit board M 1 with an adhesive 6,
As indicated by the imaginary line in FIG. 1, the mounting portion is resin-molded.

【0019】本発明で用いる回路基板M1は、後述する
ように、表面1aに所定のパターンをなしてバンプ3が
形成されているものである。
The circuit board M 1 used in the present invention has a surface 1 a on which bumps 3 are formed in a predetermined pattern, as described later.

【0020】そして、このモジュールでは、回路基板M
1の表面1aに所定のパターンを形成して突設されてい
るバンプ3と半導体部品Sの下面に形成されているラン
ド部S1とは、単に、機械的に接触した構造になってい
ることを特徴とする。
In this module, the circuit board M
A structure in which the bumps 3 formed in a predetermined pattern on the surface 1a of the 1 and the lands S1 formed on the lower surface of the semiconductor component S are merely in mechanical contact with each other. It is characterized by.

【0021】このことは、半導体部品Sをダイボンドす
るときに用いる接着剤6として、硬化時に寸法収縮する
接着剤を用いることによって実現することができる。
This can be realized by using an adhesive that shrinks in size upon curing as the adhesive 6 used when the semiconductor component S is die-bonded.

【0022】すなわち、半導体部品Sをそのランド部S
1とバンプ3とを位置合わせした状態で上記した性質を
有する接着剤6を用いて絶縁基材1の表面に接着する
と、前記接着剤6が硬化していく過程で進む接着剤6の
寸法収縮により、半導体部品Sは下方に引っ張られ、半
導体部品Sのランド部S1とバンプ3とは前記接着剤6
が発揮する収縮力によって、直接、機械的に接触し、こ
こに導通構造が形成される。
That is, the semiconductor component S is connected to its land S
When the adhesive 1 having the properties described above is adhered to the surface of the insulating base material 1 in a state where the bumps 3 are aligned with each other, the dimensional shrinkage of the adhesive 6 progresses as the adhesive 6 cures. As a result, the semiconductor component S is pulled downward, and the land portion S 1 of the semiconductor component S and the bump 3 are bonded to the adhesive 6.
Are brought into direct mechanical contact with each other, and a conductive structure is formed there.

【0023】その場合、後述するように、回路基板M1
におけるバンプ3の高さばらつきは非常に小さいので、
全てのバンプ3は半導体部品Sの全てのランド部S1
の間で確実に機械的な接触を実現している。例えば、従
来の回路基板では、高さ0.03mmを目標とするバンプの
場合、各バンプには通常±0.003mm程度のばらつきが
あるため、ここに半導体部品のランド部を位置決めして
載せてリフロー処理を行っても、前記ランド部と接続し
ないバンプも存在することがある。しかしながら、本発
明の上記モジュールの場合は、各バンプのばらつきが非
常に小さく、バンプと半導体部品のランド部の全てが確
実に接触するため、実装時における接続信頼性は非常に
高くなる。
In this case, as described later, the circuit board M 1
Since the variation in the height of the bumps 3 is very small,
All the bumps 3 reliably realize mechanical contact with all the lands S 1 of the semiconductor component S. For example, in a conventional circuit board, in the case of bumps having a height of 0.03 mm as a target, each bump usually has a variation of about ± 0.003 mm. Even when the reflow process is performed, there may be bumps that are not connected to the lands. However, in the case of the above-mentioned module of the present invention, the variation in each bump is very small, and all the bumps and the lands of the semiconductor component are surely in contact with each other.

【0024】このような働きをする接着剤6としては、
硬化時に寸法収縮するものであれば何であってもよく、
例えば通常のダイボンド方式の実装に用いられている接
着剤であってよい。
As the adhesive 6 having such a function,
Anything that shrinks in size during curing may be used,
For example, it may be an adhesive used for mounting by a normal die bonding method.

【0025】なお、モジュールの実働時に、半導体部品
Sと回路基板M1との熱膨張差により、ランド部S1とバ
ンプ3の接触個所には熱負荷が加わる。しかし、その場
合でも、ランド部S1とバンプ3の間では互いにこすれ
合う力が働くのみであり、半導体部品Sとバンプ3とを
引きはがす力は働かないので両者間の導通構造が破壊さ
れるという事態は起こらない。
[0025] Note that the actual working time of the module, the difference in thermal expansion between the semiconductor component S and the circuit board M 1, the thermal load is applied to the contact point of the land portion S 1 and the bumps 3. However, even in this case, between the land portion S 1 and the bumps 3 are only rub each other force acts to each other, the conduction structure between them is destroyed because not work force peeled off the semiconductor component S and the bumps 3 That does not happen.

【0026】本発明において、このように回路上のバン
プ3と半導体部品Sのランド部とを単に機械的に接触さ
せて実装したことによって、半導体部品の集積度を高く
し、回路を高密度化、ファインパターン化しても、ワイ
ヤボンディング方式のようにワイヤの接続には必要であ
るが実装には無駄な空間が発生することはなく、またフ
リップチップ方式のように、溶融はんだによる端子間の
短絡の問題が生じることがなく、半導体部品の高密度実
装が可能となる。
In the present invention, since the bumps 3 on the circuit and the lands of the semiconductor component S are simply brought into mechanical contact with each other and mounted, the degree of integration of the semiconductor component is increased, and the circuit density is increased. Even if it is fine-patterned, it is necessary for wire connection as in the wire bonding method, but there is no useless space for mounting, and short-circuit between terminals due to molten solder as in the flip chip method Thus, the semiconductor component can be mounted at a high density without the problem described above.

【0027】次に本発明の半導体部品実装モジュールを
構成する回路基板について説明する。
Next, a circuit board constituting the semiconductor component mounting module of the present invention will be described.

【0028】この回路基板M1は、絶縁基材1の表面1
aに、所定の平面パターンを形成してバンプ3が突設
し、さらにランド部回路4が表出している。
The circuit board M 1 is provided on the surface 1 of the insulating base 1.
A predetermined planar pattern is formed on a, bumps 3 are protruded, and land circuit 4 is exposed.

【0029】そして、絶縁基材1の内部には複数層(図
では2層)の導体回路2a,2bが前記絶縁基材1の厚
み方向に対して互いに所定の間隔を置いて埋設されてい
る。
A plurality of (two in the figure) conductor circuits 2a and 2b are buried in the insulating base 1 at predetermined intervals in the thickness direction of the insulating base 1. .

【0030】また、バンプ3と導体回路2aは後述する
柱状導体51で,ランド部回路4と導体回路2b,およ
び各導体回路2aと2bの間はいずれも後述する柱状導
体5で電気的に接続されている。
Further, in the bump 3 and the conductor circuit 2a columnar conductors 5 1, which will be described later, electrically columnar conductor 5 both land portion circuit 4 and the conductor circuit 2b, and between the conductor circuits 2a and 2b will be described later It is connected.

【0031】その場合、バンプ3と最上層の導体回路2
aとの導通構造を形成する最初の柱状導体51は、その
断面の大きさがバンプ3の断面の大きさよりも大きくな
っている。しかし、それ以外の柱状導体5は、いずれも
小径である。そして、バンプ3は別種の導電材料を順次
電着して形成される層状体3a,3bが積層して成る多
層構造体(図1では2層構造体)になっており、またラ
ンド部回路4も別種の導電材料を順次電着して形成され
る層状体4a,4bが積層して成る多層構造体(図1で
は2層構造体)になっている。そして、バンプ3におけ
る外層部を形成する層状体3aの導電材料とランド部回
路4における外層部を形成する層状体4aの導電材料と
はいずれも同一の材料で構成されており、バンプ3にお
ける内層部を形成する層状体3bの導電材料と、ランド
部回路4における内層部を形成する層状体4bの導電材
料とはいずれも同一の材料になっている。
In this case, the bump 3 and the uppermost conductive circuit 2
first columnar conductor 5 1 for forming a conductive structure with a, the size of its cross-section is larger than the size of the cross section of the bumps 3. However, each of the other columnar conductors 5 has a small diameter. The bump 3 has a multilayer structure (two-layer structure in FIG. 1) formed by laminating layered bodies 3a and 3b formed by sequentially depositing different kinds of conductive materials. This is also a multilayer structure (a two-layer structure in FIG. 1) formed by laminating layered bodies 4a and 4b formed by sequentially depositing different kinds of conductive materials. The conductive material of the layered body 3a forming the outer layer portion of the bump 3 and the conductive material of the layered body 4a forming the outer layer portion of the land circuit 4 are both made of the same material. The conductive material of the layered body 3b forming the portion and the conductive material of the layered body 4b forming the inner layer in the land circuit 4 are the same.

【0032】その場合、外層部3a,4aは、後述する
製造方法で用いるエッチャントに対するバリヤ層として
機能し、エッチャントに対して耐食性を有する材料で形
成される。例えば前記エッチャントとして銅をエッチン
グ除去するものを使用する場合には、外層部3a,4a
の材料は金,ニッケル,ニッケル−コバルトのようなニ
ッケル合金を好適例として用いることができる。また、
内層部3b,4bは導電性に優れる銅で形成することが
好ましい。
In this case, the outer layers 3a and 4a function as a barrier layer for an etchant used in a manufacturing method described later, and are formed of a material having corrosion resistance to the etchant. For example, when a material for etching and removing copper is used as the etchant, the outer layer portions 3a, 4a
As a preferred example, a material such as gold, nickel, and a nickel alloy such as nickel-cobalt can be used. Also,
The inner layers 3b, 4b are preferably formed of copper having excellent conductivity.

【0033】なお、最初の柱状導体51の場合、バンプ
3よりも断面形状が大きいので、バンプ3との間で形成
されている段差構造の境界部付近は前記した外層部3a
を形成する導電材料の層が形成されているが、他の部分
は全て内層部3bと同じ導電材料をもって形成されてい
る。
[0033] In the case of the first columnar conductor 5 1, since a large cross-section than the bump 3, the outer layer portion 3a near the boundary of the step structure formed between the bump 3 is described above
Is formed, but all other portions are formed of the same conductive material as the inner layer portion 3b.

【0034】なお、上記多層構造体の説明においては、
多層構造体が2層構造体である場合について行ったが、
この多層構造体は2層構造に限定されるものではなく、
例えば外層部が異なる導電材料を2種以上層状に電着し
て形成した2層以上の層状体であってもよい。しかし、
その場合でも、最上層を構成する層は、前記したよう
に、後述する製造方法で用いるエッチャントに対する耐
食性を備えた導電材料であることが必要である。
In the above description of the multilayer structure,
Although the case where the multilayer structure was a two-layer structure was performed,
This multilayer structure is not limited to a two-layer structure,
For example, two or more layered bodies formed by electrodepositing two or more types of conductive materials having different outer layer portions may be used. But,
Even in such a case, the layer constituting the uppermost layer needs to be a conductive material having corrosion resistance to an etchant used in a manufacturing method described later, as described above.

【0035】上記した多層回路基板は、従来のビルドア
ップ方式によってバンプを底部から積み上げて多層回路
基板を製造する方法ではなく、いわば逆ビルドアップ方
式ともいえる方法で製造される。すなわち、バンプ3、
最初の柱状導体51、導体回路2a、柱状導体5、およ
び導体回路2bを順に積層する方法で製造される。
The above-mentioned multilayer circuit board is manufactured not by a conventional method of manufacturing a multilayer circuit board by stacking bumps from the bottom by a build-up method, but by a method that can be called a reverse build-up method. That is, bump 3,
First columnar conductor 5 1, the conductor circuit 2a, are prepared by the method of stacking the columnar conductor 5, and a conductor circuit 2b in order.

【0036】この方法で回路基板を製造する際の、導体
回路2aを形成する途中工程における中間品の一例を図
2に示す。
FIG. 2 shows an example of an intermediate product in the course of forming the conductor circuit 2a when a circuit board is manufactured by this method.

【0037】図2において、導電基板10の下側表面に
は導体薄層11、電着層12、レジスト層a1がこの順
序で成膜され、レジスト層a1には導体薄層11の表面
に至るまで、段差構造のバンプ形成用凹みが、所定のパ
ターンで形成されている。
[0037] In FIG. 2, the conductive thin layer 11 on the lower surface of the conductive substrate 10, an electrodeposition layer 12, the resist layer a 1 is deposited in this order, the resist layer a 1 surface of the conductive thin layer 11 Up to the step, a bump-forming recess having a step structure is formed in a predetermined pattern.

【0038】そして、前記バンプ形成用凹みには電気め
っきにより、まず層状体3aが形成され、更にここに層
状体3bと最初の柱状導体51が充填されて、バンプ3
と最初の柱状導体51が形成される。このとき、レジス
ト層a1にはランド部回路形成用の凹みを電着層12の
表面に至るまで形成し、ここに層状体4a、4bを順次
電着することにより、ランド部回路4が同時に形成され
る。
[0038] Then, the by electroplating the recesses for bump formation, is first layered body 3a is formed, is further filled with the layered body 3b and the first columnar conductor 5 1 herein, the bumps 3
First columnar conductor 5 1 is formed with. At this time, the resist layer a 1 is formed a recess in the land portion circuit formed up to the surface of the electrodeposited layer 12, where a layered body 4a, by sequentially electrodeposited to 4b, the land portion circuit 4 is at the same time It is formed.

【0039】このときに用いる導電基板10としてはス
テンレス鋼板や銅を、レジスト層a 1としてはドライフ
ィルムや液体レジストをあげることができる。
The conductive substrate 10 used at this time is
Tensile steel or copper is applied to the resist layer a 1As a dlife
Film and liquid resist.

【0040】次に、レジスト層a1の表面を粗面化し、
このレジスト層a1、最初の柱状導体51、および層状体
4bの表面にめっき薄膜13を成膜する。このめっき薄
膜13は、後述する導体回路2aの電着に必要な導電性
を確保するためのものであり、例えば銅の無電解めっき
によって成膜すればよい。
Next, the surface of the resist layer a 1 is roughened,
A plating thin film 13 is formed on the surface of the resist layer a 1 , the first columnar conductor 5 1 , and the layered body 4b. The plating thin film 13 is for ensuring conductivity required for electrodeposition of the conductor circuit 2a described later, and may be formed by, for example, electroless plating of copper.

【0041】さらに、めっき薄膜13の表面にレジスト
層a2が成膜され、レジスト層a2にはめっき薄膜13の
表面に至るまで、導体回路2a形成用の凹み14、およ
びランド部回路の柱状導体5形成用の凹み15が、それ
ぞれ所定のパターンで形成される。
Further, a resist layer a 2 is formed on the surface of the plating thin film 13. The recess 14 for forming the conductor circuit 2 a and the columnar shape of the land circuit are formed on the resist layer a 2 until the surface of the plating thin film 13 is reached. The recess 15 for forming the conductor 5 is formed in a predetermined pattern.

【0042】そして、電気めっきにより、前記凹み1
4、15に導体回路2aおよび柱状導体5が充填され
る。
Then, the recess 1 is formed by electroplating.
4 and 15 are filled with the conductor circuit 2 a and the columnar conductor 5.

【0043】さらに、残ったレジスト層a2はめっき薄
膜13に至るまで除去され、導体回路2a、およびラン
ド部回路の柱状導体5は、図示しないレジスト層で埋設
される。
[0043] In addition, the remaining resist layer a 2 is removed down to the plating film 13, conductor circuit 2a, and the columnar conductor 5 of the land portion circuit are embedded in a resist layer (not shown).

【0044】次に上記と同様にして、導体回路2aおよ
びランド部回路の柱状導体5に接続する柱状導体5、お
よびこの柱状導体5に接続する導体回路2bが形成され
る。
Next, in the same manner as above, the conductor circuit 2a and the columnar conductor 5 connected to the columnar conductor 5 of the land circuit, and the conductor circuit 2b connected to the columnar conductor 5 are formed.

【0045】この工程については図示しないが、上記の
レジスト層に、導体回路2a、およびランド部回路の柱
状導体5にそれぞれ接続する柱状導体5形成用の凹みが
所定のパターンで形成され、そこに柱状導体5が充填さ
れる。そして、導体回路2aの形成と同様にして、この
柱状導体5に接続する導体回路2bが形成され、最後に
導体回路2bがレジスト層で埋設される。
Although not shown in this step, a recess for forming the columnar conductor 5 connected to the conductor circuit 2a and the columnar conductor 5 of the land circuit is formed in a predetermined pattern in the resist layer. The columnar conductor 5 is filled. Then, in the same manner as the formation of the conductor circuit 2a, a conductor circuit 2b connected to the columnar conductor 5 is formed, and finally the conductor circuit 2b is embedded with a resist layer.

【0046】そして、図2に示した、バンプ3、最初の
柱状導体51、ランド部回路4、および図示しない導体
回路2a、柱状導体5、導体回路2bがレジスト層中に
埋設された構造から成る中間品が得られる。
Then, the structure shown in FIG. 2 in which the bump 3, the first columnar conductor 5 1 , the land circuit 4, and the conductor circuits 2a, 5 and 5b (not shown) are buried in the resist layer. An intermediate product consisting of

【0047】なお、このような工程を繰り返すことによ
って、3層以上の多層構造体から成る回路を製造するこ
ともできる。
By repeating such steps, a circuit having a multilayer structure of three or more layers can be manufactured.

【0048】次に、上記した中間品の図示しないレジス
ト層表面に絶縁基板が熱圧着される。絶縁基板として
は、電気絶縁性のものであれば何であってもよく、例え
ば、ガラスエポキシ樹脂基板,フレキシブルプリント基
板や、エポキシ樹脂系,ポリイミド系,ポリエステル
系,ウレタン樹脂系,フェノール樹脂系などから成る樹
脂基板やシート、またセラミックス板などをあげること
ができる。常温下で半硬化状態にあり、加熱されると軟
化するガラスエポキシ樹脂のプリプレグを用いると、導
体回路2bのパターンを熱圧着時に埋没させることがで
きるので好適である。また、例えば複数枚のプリプレグ
を積層して適当な厚みに形成してもよい。また、未硬化
のエポキシ樹脂から成る層を導体回路全体に被覆し、こ
こにリジットな絶縁基板を熱圧着してもよい。
Next, an insulating substrate is thermocompression-bonded to the surface of a not-shown resist layer of the intermediate product. Any insulating substrate may be used as long as it has electrical insulation properties. For example, a glass epoxy resin substrate, a flexible printed substrate, or an epoxy resin, a polyimide, a polyester, a urethane resin, a phenol resin, or the like may be used. And a ceramic substrate and the like. It is preferable to use a glass epoxy resin prepreg which is in a semi-cured state at normal temperature and softens when heated, since the pattern of the conductor circuit 2b can be buried during thermocompression bonding. Further, for example, a plurality of prepregs may be laminated to form an appropriate thickness. Alternatively, a layer made of an uncured epoxy resin may be coated on the entire conductor circuit, and a rigid insulating substrate may be thermocompression-bonded thereto.

【0049】最後に、この中間品から導電基板10を剥
離し、導体薄層11とその下の電着層12を順次エッチ
ングして除去する。その結果、図1に示すように、導体
回路2a,2bが、いずれもレジスト層と絶縁基板とか
ら成る絶縁基材の中に埋設しており、レジスト層の表面
にのみバンプ3が突出し、さらにランド部回路4が表出
している回路基板M1が製造される。
Finally, the conductive substrate 10 is peeled from the intermediate product, and the thin conductive layer 11 and the electrodeposition layer 12 thereunder are sequentially etched and removed. As a result, as shown in FIG. 1, the conductor circuits 2a and 2b are both buried in the insulating base material composed of the resist layer and the insulating substrate, and the bump 3 protrudes only on the surface of the resist layer. the circuit board M 1 of the land portion circuit 4 is exposed is produced.

【0050】更に、このようにして製造した2つの回路
基板の導体回路側の面を絶縁基板の各片面にまず熱圧着
し、ついで、一体化物の両面にある導電基板を剥離し、
更に導体薄層,電着層を順次エッチング除去したのち、
図示しないスルーホールを形成すれば両面実装用回路基
板を得ることも可能である。
Further, the conductor circuit side surfaces of the two circuit boards manufactured in this way are first thermocompression bonded to each side of the insulating board, and then the conductive boards on both sides of the integrated body are peeled off.
Furthermore, after the conductor thin layer and the electrodeposition layer are sequentially etched and removed,
If a through hole (not shown) is formed, a circuit board for double-sided mounting can be obtained.

【0051】また、絶縁基板に従来のサブトラクティブ
法やアディティブ法などを適用して別の導体回路をビル
ドアップしたのち、導電基板を剥離し、導体薄層と電着
層を順次エッチング除去することによっても、目的とす
る両面実装用の回路基板にすることもできる。
After another conductive circuit is built up by applying a conventional subtractive method or an additive method to the insulating substrate, the conductive substrate is peeled off, and the thin conductive layer and the electrodeposited layer are sequentially removed by etching. Thus, a desired circuit board for double-sided mounting can be obtained.

【0052】このように、図1に示した回路基板M1
に突設される全てのバンプ3は、所定厚みの電着層に刻
設された同じ深さのバンプ用凹みの中に電着して充填さ
れた多層構造体であるので、その高さはバンプ用凹みの
深さと同等であり、高さのばらつきは極めて小さくなっ
ている。
[0052] Thus, all the bumps 3 are projected on the circuit board M 1 shown in Figure 1, electricity in the recess bumps of the same depth is engraved on electrodeposited layer of a predetermined thickness Since it is a multi-layered structure that is fitted and filled, its height is equal to the depth of the bump recess, and the height variation is extremely small.

【0053】その結果、半導体部品Sを回路基板M1
に実装する際に一部のバンプが半導体部品Sのランド部
と接続しないといった事態は回避され、実装信頼性は非
常に高くなる。
[0053] As a result, situation part of the bump is not connected to the land portion of the semiconductor component S in mounting the semiconductor component S on the circuit board M 1 are avoided, mounting reliability is very high.

【0054】さらに、回路基板M1における柱状導体
1、5は、中実の導電材料から成るので、例えば前記
柱状導体の径が従来のスルーホールやインナーバイヤホ
ールの孔径と同径であった場合には、それらの壁面にめ
っき層を形成して成る導通構造に比べて、その電流容量
は超かに大きくなる。逆にいえば、回路基板を動作させ
るために必要な電流容量を確保しようとした場合でも、
従来の導通構造に比べて、柱状導体5の直径を小さくす
ることができる。
Further, since the columnar conductors 5 1 and 5 in the circuit board M 1 are made of a solid conductive material, for example, the diameter of the columnar conductor is the same as the diameter of a conventional through hole or inner via hole. In such a case, the current capacity becomes extremely large as compared with a conductive structure in which a plating layer is formed on those wall surfaces. Conversely, even when trying to secure the current capacity necessary to operate the circuit board,
The diameter of the columnar conductor 5 can be reduced as compared with the conventional conductive structure.

【0055】つまり、スルーホールのような従来の導通
構造に比べて前記死空間を極少化することが可能になる
ため、回路基板の表面に形成できるバンプ3の分布密度
を高めることが可能となり、ひいては半導体部品の高密
度実装を可能にする。
That is, since the dead space can be minimized as compared with the conventional conductive structure such as a through hole, the distribution density of the bumps 3 formed on the surface of the circuit board can be increased. As a result, high-density mounting of semiconductor components is enabled.

【0056】また、従来のように、導体回路の間を貫通
するスルーホールやインナーバイヤホールをドリル研削
によって形成するというような機械加工が不要になる。
そのため、導体回路の平面パターンをファイン化するこ
とができ、このことからも、半導体部品の高密度実装が
可能となる。
Further, there is no need for machining such as forming a through-hole or an inner via hole that penetrates between conductor circuits by drill grinding as in the related art.
Therefore, the planar pattern of the conductor circuit can be made finer, which also enables high-density mounting of semiconductor components.

【0057】なお、本発明のモジュールに用いる基板は
回路基板M1に限定されるものではなく、表面にバンプ
パターンが突設している回路基板であれば、その他に、
例えば以下の回路基板を用いても組み立てることができ
る。
[0057] The substrate used in the module of the present invention is not limited to the circuit board M 1, if a circuit board bump pattern is projected on the surface, the other,
For example, it can be assembled using the following circuit boards.

【0058】例えば、図3に示す回路基板M2は、絶縁
基材1の表面1aに最上層の導体回路2aとランド部回
路4が表出しており、かつ前記導体回路2aの先端にバ
ンプ3が一体的に形成されているものである。このよう
な回路基板を用いて本発明の半導体部品実装モジュール
を組み立ててもよい。
For example, in the circuit board M 2 shown in FIG. 3, the uppermost conductive circuit 2 a and the land circuit 4 are exposed on the surface 1 a of the insulating substrate 1, and the bump 3 Are integrally formed. The semiconductor component mounting module of the present invention may be assembled using such a circuit board.

【0059】また、図4で示したように、半導体部品を
接続するバンプ3の位置にヒートシンク7が形成され、
また絶縁基材1の表面1aにグランド線回路8のパター
ンが表出している回路基板M3を用いてもよい。この回
路は、回路を形成するに際し、同時にヒートシンク7を
一緒に形成し、それ以降の工程においては、導体回路と
柱状導体を形成していく際に、同時に導電材料から成る
中実の柱を電気めっき法で形成してそれを伝熱路9と
し、この伝熱路9を絶縁基材1の他方の面1bにまで表
出させるように形成すればよい。この場合、バンプ3と
ヒートシンク7とランド部回路4はいずれも少なくとも
2回の電気めっきで同時に形成されるので、ヒートシン
ク7もまた導電材料の多層構造体になっている。
As shown in FIG. 4, a heat sink 7 is formed at the position of the bump 3 connecting the semiconductor component.
Also may be used a circuit board M 3 that the pattern of the ground line circuit 8 on the surface 1a of the insulating base 1 is exposed. In this circuit, when the circuit is formed, the heat sink 7 is simultaneously formed together, and in the subsequent steps, when the conductor circuit and the columnar conductor are formed, the solid pillar made of a conductive material is simultaneously electrically formed. The heat transfer path 9 may be formed by plating, and the heat transfer path 9 may be formed so as to be exposed to the other surface 1 b of the insulating base material 1. In this case, since the bumps 3, the heat sink 7, and the land circuit 4 are all formed simultaneously by at least two times of electroplating, the heat sink 7 also has a multilayer structure made of a conductive material.

【0060】なお、途中まで中実の伝熱路9を形成し、
その後更に厚み100μm程度の導体膜部9cを形成
し、絶縁基材1の他方の面1bには例えば機械加工によ
って導体膜部9cにまで至る穴9aを穿設し、その壁面
に同じく電気めっき法で導電材料を例えば厚み10〜3
0μm程度めっきしてめっき層9bを形成すれば、全体
の放熱面積は増加して優れた放熱効果を得ることができ
るので好適である。
The solid heat transfer path 9 is formed halfway,
Thereafter, a conductive film portion 9c having a thickness of about 100 μm is further formed, and a hole 9a reaching the conductive film portion 9c is formed in the other surface 1b of the insulating base material 1 by, for example, machining, and the electroplating method is similarly formed on the wall surface. With a conductive material having a thickness of, for example, 10 to 3
It is preferable to form the plating layer 9b by plating about 0 μm because the entire heat dissipation area can be increased and an excellent heat dissipation effect can be obtained.

【0061】そして、バンプ3に半導体部品を例えばダ
イボンドしたときに、半導体部品の発熱を、ヒートシン
ク7−中実の伝熱路9−導体膜部9c−めっき層9bを
伝達せしめることにより回路基板M3の面1bから放熱
させることができる。
Then, when the semiconductor component is die-bonded to the bump 3, for example, the heat generated by the semiconductor component is transmitted through the heat sink 7, the solid heat transfer path 9, the conductor film portion 9c, and the plating layer 9b, thereby forming the circuit board M. The heat can be dissipated from the surface 1b.

【0062】また、グランド線回路8は、導体回路を形
成する際に、同時に所定のパターンとして形成すればよ
い。その場合、グランド線回路8もまた導電材料の多層
構造体になる。そして、以降の工程において、導体回路
と柱状導体を形成するときに、同時に信号導体8aと信
号グランド8bを所定のパターンで形成すればよい。
The ground line circuit 8 may be formed as a predetermined pattern at the same time when the conductor circuit is formed. In that case, the ground line circuit 8 also becomes a multilayer structure made of a conductive material. Then, in the subsequent steps, when the conductor circuit and the columnar conductor are formed, the signal conductor 8a and the signal ground 8b may be simultaneously formed in a predetermined pattern.

【0063】このように、回路基板M3ではグランド線
回路8を基板表面に設けることにより、EMS対策が講
じられていることになる。とくに、回路基板がマルチチ
ップバンプボードである場合には、部品実装側の面には
バンプが突出しているのみであるため、残りの表面個所
に信号導体回路を形成することは不要となり、したがっ
て、残りの表面個所の全体に亘ってこのグランド線回路
8を形成することができ、絶縁基材1に埋設される信号
導体8aと信号グランド8bと一緒になって電磁波対策
が講じられていることになる。
[0063] Thus, by providing the ground line circuit 8, the circuit board M 3 to the substrate surface, so that the EMS countermeasures have been taken. In particular, when the circuit board is a multi-chip bump board, since only bumps protrude on the surface on the component mounting side, it is unnecessary to form a signal conductor circuit on the remaining surface, and therefore, This ground line circuit 8 can be formed over the whole of the remaining surface portion, and measures against electromagnetic waves are taken together with the signal conductor 8a and the signal ground 8b embedded in the insulating base material 1. Become.

【0064】このことは、現在のマルチチップバンプボ
ードの電磁波対策が、実装回路基板を枠やケースに固定
する方法であることに比べて、アセンブリ工数の低減を
実現することが可能になって有用である。
This is useful because it is possible to realize a reduction in the number of assembly steps as compared with the current method of countermeasures against electromagnetic waves of a multi-chip bump board, which is a method of fixing a mounted circuit board to a frame or a case. It is.

【0065】本発明の半導体部品実装モジュールを構成
する半導体部品としては、半導体のベアチップやICチ
ップがあげられ、これらのいずれの下面にもランド部が
形成されている。このランド部は、上記の回路基板上の
各バンプに対応した位置に形成されていて、バンプと接
触することにより回路基板と電気的に接続できるように
なっている。
The semiconductor component constituting the semiconductor component mounting module of the present invention includes a semiconductor bare chip and an IC chip, and a land portion is formed on the lower surface of any of these. The land portion is formed at a position corresponding to each bump on the circuit board, and can be electrically connected to the circuit board by contacting the bump.

【0066】[0066]

【発明の効果】以上の説明で明らかなように、本発明の
半導体部品実装モジュールは、半導体部品を回路基板に
接着剤でダイボンドするだけで組み立てることができ
る。そして、従来のダイボンド方式のように、半導体部
品と回路基板の接続端子を例えばリフローはんだを介し
て接続せず、回路基板上のバンプと半導体部品のランド
を機械的に接触させた構造としているため、端子間ピッ
チが狭くなっても半導体部品の高密度実装、および実装
の省力化が可能になる。また、半導体部品を接続すると
きの実装信頼性が非常に高くなる。
As is apparent from the above description, the semiconductor component mounting module of the present invention can be assembled simply by die-bonding a semiconductor component to a circuit board with an adhesive. And, unlike the conventional die bonding method, the connection terminals of the semiconductor component and the circuit board are not connected via, for example, reflow soldering, and the bumps on the circuit board and the lands of the semiconductor component are brought into mechanical contact. In addition, even if the pitch between terminals becomes narrower, high-density mounting of semiconductor components and labor saving of mounting become possible. In addition, the mounting reliability when connecting semiconductor components is extremely high.

【0067】さらに、このモジュールを構成する回路基
板の表面に突設されるバンプの高さのばらつきが極めて
小さいことによっても、半導体部品を接続するときの実
装信頼性が非常に高くなる。
Further, the extremely small variation in the height of the bumps protruding from the surface of the circuit board constituting the module also greatly enhances the mounting reliability when connecting semiconductor components.

【0068】そして、導体回路間を柱状導体で接続して
いるので、その電流容量は従来のスルーホール構造に比
べて大きくなってバンプの分布密度が向上し、そしてそ
れに基づく半導体部品の高密度実装を実現することがで
きる。さらに、インナーバイヤホール内を空洞にするこ
とが全く不要となるため、ホールを従来に比べて一層小
径化(例えば30〜50μm)することができる。
Since the conductor circuits are connected by the columnar conductors, the current capacity is larger than that of the conventional through-hole structure, the distribution density of the bumps is improved, and the high-density mounting of semiconductor components based on the same is achieved. Can be realized. Furthermore, since it is unnecessary to make the inner via hole hollow, it is possible to further reduce the diameter of the hole (for example, 30 to 50 μm) as compared with the related art.

【0069】以上の効果が相乗的に働くことによって、
本発明の半導体部品実装モジュールは、回路基板上への
半導体部品の高密度実装を達成するものである。
The above effects work synergistically,
The semiconductor component mounting module of the present invention achieves high-density mounting of semiconductor components on a circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体部品実装モジュールの1例を示
す断面図である。
FIG. 1 is a sectional view showing an example of a semiconductor component mounting module according to the present invention.

【図2】本発明の半導体部品実装モジュールを構成する
回路基板を製造する途中工程における、中間品の一例を
示す断面図である。
FIG. 2 is a cross-sectional view showing an example of an intermediate product during a process of manufacturing a circuit board constituting the semiconductor component mounting module of the present invention.

【図3】本発明の半導体部品実装モジュールを構成する
回路基板の1例を示す断面図である。
FIG. 3 is a cross-sectional view showing one example of a circuit board constituting the semiconductor component mounting module of the present invention.

【図4】本発明の半導体部品実装モジュールを構成する
回路基板の別の1例を示す断面図である。
FIG. 4 is a cross-sectional view showing another example of a circuit board constituting the semiconductor component mounting module of the present invention.

【図5】本発明の半導体部品実装モジュールを構成する
回路基板M2と半導体部品Sとの位置関係を示す斜視図
である。
5 is a perspective view showing the positional relationship between the circuit board M 2 and the semiconductor component S included in the semiconductor component mounting module of the present invention.

【符号の説明】 1 絶縁基材 1a,1b 絶縁基材1の表面 2a,2b 導体回路 3 バンプ(多層構造体) 3a,3b 導電材料の層状体 4 ランド部回路 4a,4b 導電材料の層状体 51 最初の柱状導体 5 柱状導体 6 接着剤 7 ヒートシンク 8 グランド線回路 8a 信号導体 8b 信号グランド 9 伝熱路 9a 穴 9b めっき層 9c 導体膜部 10 導電基板 11 導体薄層 12 電着層 a1,a2 レジスト層 13 めっき薄膜 14 導体回路2aを電着させるため
の凹み 15 柱状導体5を電着させるための
凹み
[Description of Signs] 1 Insulating substrate 1a, 1b Surface of insulating substrate 1 2a, 2b Conductor circuit 3 Bump (multilayer structure) 3a, 3b Layered body of conductive material 4 Land circuit 4a, 4b Layered body of conductive material 5 1 the first columnar conductor 5 columnar conductor 6 adhesive 7 heat sink 8 ground line circuit 8a signal conductor 8b signal ground 9 heat transfer path 9a hole 9b plated layer 9c conductor film unit 10 conductive substrate 11 conductive thin layer 12 electrodeposited layer a 1 , A 2 resist layer 13 plated thin film 14 dent for electrodepositing conductor circuit 2a 15 dent for electrodepositing columnar conductor 5

フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H01L 23/12 L N (72)発明者 青島 克郎 神奈川県綾瀬市大上5丁目14番15号 株式 会社メイコー内Continuation of the front page (51) Int.Cl. 6 Identification code FI H05K 3/46 H01L 23/12 L N (72) Inventor Katsuro Aoshima 5-14-15 Ogami, Ayase-shi, Kanagawa Prefecture Meiko Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基材の少なくとも片面に、少なくと
も2種類の導電材料を順次電着して成る多層構造体のバ
ンプが形成され、前記絶縁基材の少なくとも片面または
/および内部には少なくとも1層の導体回路が配線さ
れ、前記バンプと導体回路の間または/および各導体回
路間にはそれらを電気的に接続する柱状導体から成る導
通構造が形成されている回路基板の上に、 下面にランド部が形成されている半導体部品が接着剤を
介して実装され、 前記半導体部品のランド部が前記バンプと機械的に接触
していることを特徴とする半導体部品実装モジュール。
At least one surface of an insulating substrate is provided with a bump of a multilayer structure formed by sequentially electrodepositing at least two kinds of conductive materials, and at least one surface and / or the inside of the insulating substrate has at least one bump. On a circuit board on which a conductive structure of a layer is formed, and between the bumps and the conductive circuit or / and between the conductive circuits, a conductive structure formed of a columnar conductor for electrically connecting them is formed. A semiconductor component mounting module, wherein a semiconductor component having a land portion is mounted via an adhesive, and the land portion of the semiconductor component is in mechanical contact with the bump.
【請求項2】 前記接着剤は、硬化時に寸法収縮する接
着剤である請求項1の半導体部品実装モジュール。
2. The semiconductor component mounting module according to claim 1, wherein the adhesive is an adhesive that shrinks in size when cured.
【請求項3】 前記多層構造体は2層構造体であり、前
記2層構造体の外層部は金,ニッケル,ニッケル合金の
群から選ばれるいずれか1種から成り、かつ内層部は銅
から成る請求項1または2の半導体部品実装モジュー
ル。
3. The multilayer structure is a two-layer structure, the outer layer of the two-layer structure is made of any one selected from the group consisting of gold, nickel and nickel alloy, and the inner layer is made of copper. 3. The semiconductor component mounting module according to claim 1, wherein
【請求項4】 前記絶縁基材の少なくとも片面にはバン
プとランド部回路が表出して形成されている請求項1ま
たは2の半導体部品実装モジュール。
4. The semiconductor component mounting module according to claim 1, wherein a bump and a land circuit are exposed on at least one surface of the insulating base material.
【請求項5】 前記絶縁基材の少なくとも片面にはバン
プとランド部回路と導体回路とが表出して形成されてい
る請求項1または2の半導体部品実装モジュール。
5. The semiconductor component mounting module according to claim 1, wherein a bump, a land circuit, and a conductor circuit are exposed on at least one surface of the insulating base material.
【請求項6】 前記バンプが形成されている前記絶縁基
材の表面にはグランド線回路または/およびヒートシン
クが形成されている請求項1または2の半導体部品実装
モジュール。
6. The semiconductor component mounting module according to claim 1, wherein a ground line circuit and / or a heat sink is formed on a surface of the insulating base on which the bump is formed.
【請求項7】 前記絶縁基材の内部には、前記ヒートシ
ンクから他方の面にかけて前記他方の面に表出する伝熱
路が形成されている請求項1または2の半導体部品実装
モジュール。
7. The semiconductor component mounting module according to claim 1, wherein a heat transfer path extending from the heat sink to the other surface and formed on the other surface is formed inside the insulating base.
JP10151786A 1998-06-01 1998-06-01 Semiconductor component mounting module Expired - Lifetime JP3112885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10151786A JP3112885B2 (en) 1998-06-01 1998-06-01 Semiconductor component mounting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10151786A JP3112885B2 (en) 1998-06-01 1998-06-01 Semiconductor component mounting module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27101696A Division JP2977124B2 (en) 1995-10-13 1996-10-14 Circuit board, manufacturing method thereof, and bump type contact head using the circuit board

Publications (2)

Publication Number Publication Date
JPH10308418A true JPH10308418A (en) 1998-11-17
JP3112885B2 JP3112885B2 (en) 2000-11-27

Family

ID=15526273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10151786A Expired - Lifetime JP3112885B2 (en) 1998-06-01 1998-06-01 Semiconductor component mounting module

Country Status (1)

Country Link
JP (1) JP3112885B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034324A (en) * 2008-07-29 2010-02-12 Kyocera Corp Method of manufacturing wiring board
CN115064531A (en) * 2022-08-18 2022-09-16 艾科微电子(深圳)有限公司 Converter, electronic device, and converter packaging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034324A (en) * 2008-07-29 2010-02-12 Kyocera Corp Method of manufacturing wiring board
CN115064531A (en) * 2022-08-18 2022-09-16 艾科微电子(深圳)有限公司 Converter, electronic device, and converter packaging method

Also Published As

Publication number Publication date
JP3112885B2 (en) 2000-11-27

Similar Documents

Publication Publication Date Title
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US5173844A (en) Integrated circuit device having a metal substrate
US6140707A (en) Laminated integrated circuit package
CN101480116B (en) Circuit board, electronic device and method for manufacturing circuit board
US6281448B1 (en) Printed circuit board and electronic components
JP5224845B2 (en) Semiconductor device manufacturing method and semiconductor device
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
JPH09116273A (en) Multilayered circuit board and its manufacture
JPH03211792A (en) Multilayer circuit card structure and method of manufacturing the same
US6831371B1 (en) Integrated circuit substrate having embedded wire conductors and method therefor
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US6642612B2 (en) Lead-bond type chip package and manufacturing method thereof
JP2008124459A (en) Manufacturing method of circuit board which has solder paste connection part
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
JP4449975B2 (en) Connection board, multilayer wiring board using the connection board, and methods of manufacturing the same
JP2004134679A (en) Core substrate, manufacturing method thereof, and multilayer wiring board
JP5176676B2 (en) Manufacturing method of component-embedded substrate
US20020189091A1 (en) Method of making printed circuit board
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US6207354B1 (en) Method of making an organic chip carrier package
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP3112885B2 (en) Semiconductor component mounting module
US7061084B2 (en) Lead-bond type chip package and manufacturing method thereof
JP2000261152A (en) Printed wiring board assembly
CN108878373B (en) Wiring board and method for manufacturing wiring board

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12