JPH10270495A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH10270495A JPH10270495A JP7135797A JP7135797A JPH10270495A JP H10270495 A JPH10270495 A JP H10270495A JP 7135797 A JP7135797 A JP 7135797A JP 7135797 A JP7135797 A JP 7135797A JP H10270495 A JPH10270495 A JP H10270495A
- Authority
- JP
- Japan
- Prior art keywords
- order
- base film
- external circuit
- inner lead
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、テープキャリヤを
用いてDRAMやフラッシュメモリー等の半導体チップ
を実装したメモリーモジュール、マルチチップモジュー
ル等の半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a memory module or a multi-chip module in which a semiconductor chip such as a DRAM or a flash memory is mounted using a tape carrier.
【0002】[0002]
【従来の技術】近年、パソコンや携帯情報機器向けのメ
モリーモジュールやPCカードの大容量化への要求の高
まりに対応して、DRAMやフラッシュメモリー等の半
導体チップをテープキャリヤを用いて積層実装すること
によって小型大容量を実現したTAB実装方式のメモリ
ーモジュールやPCカードが実用化されている。2. Description of the Related Art In recent years, semiconductor chips such as DRAMs and flash memories are stacked and mounted using a tape carrier in response to a growing demand for large capacity of memory modules and PC cards for personal computers and portable information devices. As a result, a TAB mounting type memory module and a PC card realizing a small size and a large capacity have been put to practical use.
【0003】以下に従来のTAB実装方式によるメモリ
ーモジュールでのDRAMチップの実装構造について説
明する。[0003] A DRAM chip mounting structure in a memory module using a conventional TAB mounting method will be described below.
【0004】図3は従来のTAB実装方式によるDRA
Mの1チップ分の実装部の平面図である。[0004] FIG. 3 shows a DRA using a conventional TAB mounting method.
It is a top view of the mounting part for one chip of M.
【0005】従来のTAB実装方式によるDRAM実装
においては、ポリイミド樹脂やガラスエポキシ樹脂等か
らなるベースフィルム2の開口部2a及び2bに、Cu
やCu合金の表面にSn、Au、半田等をメッキした導
体配線であるインナーリード14a,14b,14c,
14dが突出され、前記インナーリードとAu、半田等
よりなる半導体チップの突起電極13a,13b,13
c,13dが熱圧着により接合され、その後エポキシ樹
脂により接合部が封止される。さらに電気的検査の後、
金型等により切断されアウターリード15a,15b,
15c,15dの部分でプリント基板等の外部回路のボ
ンディング端子部6a,6b,6c,6dと接続され
る。[0005] In the conventional DRAM mounting by TAB mounting method, Cu openings are formed in openings 2a and 2b of base film 2 made of polyimide resin, glass epoxy resin or the like.
Leads 14a, 14b, 14c, which are conductor wirings obtained by plating Sn, Au, solder, or the like on the surface of Cu or Cu alloy.
14d is projected, and the protruding electrodes 13a, 13b, 13 of the semiconductor chip made of the inner lead and Au, solder, etc.
c and 13d are joined by thermocompression bonding, and then the joint is sealed with epoxy resin. After further electrical inspection,
The outer leads 15a, 15b,
Portions 15c and 15d are connected to bonding terminal portions 6a, 6b, 6c and 6d of an external circuit such as a printed circuit board.
【0006】[0006]
【発明が解決しようとする課題】しかしながら上記従来
のDRAM実装部の構成では、DRAMチップのメーカ
ーが異なったりDRAMチップのバージョンが変わった
りしてDRAMチップの突起電極配置13a,13b,
13c,13dの順序や位置が変わった場合にはインナ
ーリード14a,14b,14c,14d及びアウター
リード15a,15b,15c,15dの順序も同様に
変えなければならず、従ってプリント基板等の外部回路
のボンディング端子部6a,6b,6c,6dの順序も
変えなければならないためにプリント基板の変更を伴い
部品の共用化が出来ないという課題があった。However, in the above-mentioned conventional structure of the DRAM mounting part, the bump electrode arrangements 13a, 13b, 13b, 13b, 13b, and 13b of the DRAM chip are changed due to different manufacturers of the DRAM chip and different versions of the DRAM chip.
When the order and position of 13c and 13d are changed, the order of the inner leads 14a, 14b, 14c and 14d and the outer leads 15a, 15b, 15c and 15d must be changed in the same manner. However, since the order of the bonding terminals 6a, 6b, 6c, 6d must be changed, there is a problem that the components cannot be shared due to a change in the printed circuit board.
【0007】本発明はこのような従来の課題を解決し、
DRAMチップのメーカーが異なったりDRAMチップ
のバージョンが変わったりしてDRAMチップの突起電
極配置の順序や位置が変わってもプリント基板等の外部
回路の変更を伴わずに共用化ができるテープキャリヤを
用いDRAMチップを実装した半導体装置を提供するも
のである。The present invention solves such a conventional problem,
Uses a tape carrier that can be shared without changing external circuits such as printed circuit boards even if the order or position of the bump electrode arrangement on the DRAM chip changes due to a different DRAM chip manufacturer or a different DRAM chip version. It is intended to provide a semiconductor device on which a DRAM chip is mounted.
【0008】[0008]
【課題を解決するための手段】この課題を解決するため
に本発明による半導体装置は、突起電極を形成した半導
体チップとテープキャリヤを有し、前記突起電極と接続
する前記テープキャリヤのベースフィルムの開口部内に
伸延されたインナーリードが、前記ベースフィルムの開
口部内で他のインナーリードを迂回して前記半導体チッ
プの前記突起電極と接続されている構成を有するもので
ある。In order to solve this problem, a semiconductor device according to the present invention has a semiconductor chip having a protruding electrode formed thereon and a tape carrier, and a base film of the tape carrier connected to the protruding electrode. An inner lead extended into the opening is connected to the protruding electrode of the semiconductor chip while bypassing another inner lead in the opening of the base film.
【0009】この構成によれば、DRAMチップの突起
電極配置の順序や位置が変わってもアウターリードの順
序や位置の変更がないので、プリント基板等の外部回路
を作りなおす必要が無く部品の共用化が可能となる半導
体装置が得られる。According to this configuration, even if the order or position of the protruding electrodes of the DRAM chip is changed, the order or position of the outer leads does not change, so that there is no need to recreate an external circuit such as a printed circuit board and to share parts. Thus, a semiconductor device which can be manufactured can be obtained.
【0010】[0010]
【発明の実施の形態】本発明の請求項1に記載の発明
は、突起電極を形成した半導体チップとテープキャリヤ
を有し、前記突起電極と接続する前記テープキャリヤの
ベースフィルムの開口部内に伸延されたインナーリード
が、前記ベースフィルムの開口部内で他のインナーリー
ドを迂回して前記半導体チップの前記突起電極と接続さ
れている構成を有しているので、DRAMチップのメー
カーが異なったりDRAMチップのバージョンが変わっ
たりしてDRAMチップの突起電極配置の順序や位置が
変わっても、アウターリードの順序や位置の変更がない
ので、プリント基板等の外部回路を作りなおす必要が無
く部品の共用化が可能となるという作用を有する。DETAILED DESCRIPTION OF THE INVENTION The invention according to claim 1 of the present invention comprises a semiconductor chip having a protruding electrode and a tape carrier, and extends into an opening of a base film of the tape carrier connected to the protruding electrode. The inner leads are connected to the protruding electrodes of the semiconductor chip by bypassing the other inner leads in the opening of the base film. Even if the order or position of the protruding electrodes on the DRAM chip changes due to a change in the version of the device, the order and position of the outer leads do not change, so there is no need to recreate external circuits such as printed circuit boards and components can be shared. This has the effect that it becomes possible.
【0011】本発明の請求項2に記載の発明は、突起電
極を形成した半導体チップとテープキャリヤを有し、前
記突起電極と接続する前記テープキャリヤのベースフィ
ルムの開口部内に伸延されたインナーリードが、前記突
起電極に接続されずにベースフィルムの開口部を跨ぐ構
成を有しているので、DRAMチップのメーカーが異な
ったりDRAMチップのバージョンが変わったりしてD
RAMチップの突起電極配置の順序や位置が、さらにイ
ンナーリードが他のインナーリードをベースフィルムの
開口部内で迂回することが不可能なほど変わっている場
合でもベースフィルム上での配線による迂回が可能で、
アウターリードの順序や位置の変更がないので、プリン
ト基板等の外部回路を作りなおす必要が無く部品の共用
化が可能となるという作用を有する。According to a second aspect of the present invention, there is provided an inner lead having a semiconductor chip on which a protruding electrode is formed and a tape carrier, the inner lead extending into an opening of a base film of the tape carrier connected to the protruding electrode. However, since it has a configuration in which it is not connected to the protruding electrode and straddles the opening of the base film, the manufacturer of the DRAM chip differs or the version of the DRAM chip changes, so that D
Even if the order and position of the protruding electrode arrangement on the RAM chip are changed so that the inner lead cannot bypass other inner leads inside the opening of the base film, detour by wiring on the base film is possible so,
Since there is no change in the order or position of the outer leads, there is no need to recreate an external circuit such as a printed circuit board, and an effect is achieved that components can be shared.
【0012】本発明の請求項3に記載の発明は、請求項
2記載の発明において、ベースフィルムの開口部を跨ぐ
インナーリードの一部が曲線部を有する構成を有してい
るので、突起電極とインナーリードを接続する際のボン
ディングツールによる熱圧着時のリード変形による熱
的、機械的ストレスをインナーリードの曲線部にて吸収
し、インナーリードの断線やクラックを防ぐという作用
を有する。According to a third aspect of the present invention, in the second aspect of the present invention, since a part of the inner lead straddling the opening of the base film has a configuration having a curved portion, the projecting electrode is provided. It has an effect of absorbing thermal and mechanical stress due to lead deformation at the time of thermocompression bonding by a bonding tool when connecting the inner lead and the inner lead, thereby preventing the inner lead from breaking or cracking.
【0013】以下、本発明の実施の形態について、図
1、図2を用いて説明する。 (実施の形態1)図1は本発明の第1の実施の形態にお
ける半導体装置のDRAM実装部の平面図である。図1
において3a,3b,3c,3dは半導体チップ1の表
面に設けられたAu、半田、導電性樹脂、インジウム合
金等よりなる突起電極である。4a,4b,4c,4
d、5a,5b,5c,5dはテープキャリヤのCu、
Cu合金等よりなる導体配線であり、表面にはAu、S
n、半田等のメッキがされている。このうち4a〜4d
は半導体チップ1の突起電極3a〜3dと熱圧着等によ
り接続されるインナーリード部にあたり、5a〜5dは
外部回路と接続されるアウターリード部である。2はポ
リイミド、ガラスエポキシ、ポリエステル等よりなるテ
ープキャリヤのベースフィルムであり、2a及び2bは
半導体チップ1の表面に設けられた突起電極とインナー
リードを熱圧着等により接続するためのベースフィルム
2の開口部である。An embodiment of the present invention will be described below with reference to FIGS. (First Embodiment) FIG. 1 is a plan view of a DRAM mounting portion of a semiconductor device according to a first embodiment of the present invention. FIG.
Reference numerals 3a, 3b, 3c, and 3d denote projecting electrodes formed on the surface of the semiconductor chip 1 and made of Au, solder, conductive resin, indium alloy, or the like. 4a, 4b, 4c, 4
d, 5a, 5b, 5c and 5d are tape carrier Cu,
Conductive wiring made of Cu alloy or the like, with Au, S
n, plated with solder or the like. 4a-4d
Are inner lead portions connected to the protruding electrodes 3a to 3d of the semiconductor chip 1 by thermocompression bonding or the like, and 5a to 5d are outer lead portions connected to an external circuit. Reference numeral 2 denotes a base film of a tape carrier made of polyimide, glass epoxy, polyester, or the like. It is an opening.
【0014】以下、本発明の構成を製造工程にそって説
明する。図1において、予めテープキャリヤのインナー
リード3a〜3d及びアウターリード5a〜5dの部分
のベースフィルム2を金型等により開口し、このベース
フィルムに導体配線のもととなる銅箔等の導体を接着す
る。導体の厚みは18〜35ミクロン程度である。Hereinafter, the structure of the present invention will be described along the manufacturing process. In FIG. 1, the base film 2 at the portions of the inner leads 3a to 3d and the outer leads 5a to 5d of the tape carrier is previously opened by a mold or the like, and a conductor such as a copper foil as a source of conductor wiring is formed on the base film. Glue. The thickness of the conductor is about 18 to 35 microns.
【0015】この後、導体をフォトエッチング等により
必要なパターン形状に加工する。この時、ベースフィル
ムの開口部2a,2bの中のインナーリード4a〜4d
のパターン形状は半導体チップの突起電極の配置に対応
した形状にする。例えば外部回路の端子配列6a,6
b,6c,6dに対応したアウターリードの順序5a,
5b,5c,5dに対し半導体チップ1の突起電極配置
が3a,3c,3b,3dのように、3bと3cが入れ
替わった順序になった場合、インナーリード4bはイン
ナーリード4cをベースフィルムの開口部2a内で迂回
してインナーリード4a,4cの間を通ってアウターリ
ード5bまで導出される形状とする。Thereafter, the conductor is processed into a required pattern shape by photo-etching or the like. At this time, the inner leads 4a to 4d in the openings 2a and 2b of the base film are formed.
The pattern shape is made to correspond to the arrangement of the protruding electrodes of the semiconductor chip. For example, terminal arrangements 6a, 6 of the external circuit
b, 6c, 6d, the order of the outer leads 5a,
In the case where the arrangement of the protruding electrodes of the semiconductor chip 1 with respect to 5b, 5c, and 5d is in the order in which 3b and 3c are interchanged as in 3a, 3c, 3b, and 3d, the inner leads 4b are connected to the inner leads 4c by opening the base film. The shape is such that it is detoured in the portion 2a and is led out to the outer lead 5b through the space between the inner leads 4a and 4c.
【0016】次に、導体表面にAu、Sn、半田等のメ
ッキを行った後、半導体チップ1上の突起電極3a〜3
dとインナーリード4a〜4dの位置を合せてボンディ
ングツールで熱圧着により接続する。Next, after the surface of the conductor is plated with Au, Sn, solder or the like, the bump electrodes 3a to 3a on the semiconductor chip 1 are plated.
d and the positions of the inner leads 4a to 4d are aligned and connected by thermocompression bonding using a bonding tool.
【0017】半導体チップの接続が完了すると電気的検
査を行い、その後アウターリード部を所要の長さに金型
等により切断し、アウターリード5a,5b,5c,5
dの部分で外部回路のボンディング端子部6a,6b,
6c,6dと半田付け等により接続を行い、実装が終了
する。When the connection of the semiconductor chip is completed, an electrical inspection is performed. Thereafter, the outer lead portion is cut to a required length by a mold or the like, and the outer leads 5a, 5b, 5c, and 5 are cut.
In part d, bonding terminal portions 6a, 6b,
6c and 6d are connected by soldering or the like, and the mounting is completed.
【0018】以上のように同実施の形態1によれば、上
記インナーリード4bはインナーリード4cをベースフ
ィルムの開口部2a内で迂回してインナーリード4a,
4cの間を通ってアウターリード5bまで導出される形
状とすることによって、アウターリード5a〜5dと外
部回路のボンディング端子部6a〜6dの順序と位置を
同一とすることができるので、半導体チップ1の突起電
極配置の順序や位置が変わっても、アウターリードの順
序や位置の変更がないので、プリント基板等の外部回路
を作りなおす必要が無く部品の共用化が可能となるとい
う効果が得られるものである。As described above, according to the first embodiment, the inner lead 4b bypasses the inner lead 4c within the opening 2a of the base film.
4c, the outer leads 5b are led out to the outer leads 5b, so that the order and positions of the outer leads 5a to 5d and the bonding terminal portions 6a to 6d of the external circuit can be the same. Even if the order or position of the protruding electrode arrangement changes, the order and position of the outer leads do not change, so that there is no need to recreate an external circuit such as a printed circuit board, and the effect that components can be shared can be obtained. Things.
【0019】(実施の形態2)図2は本発明の第2の実
施の形態における半導体装置のDRAM実装部の平面図
である。図2は、外部回路の端子配列6a,6b,6
c,6dに対応したアウターリードの順序5a,5b,
5c,5dに対し半導体チップ1の突起電極の配置が3
a,3c,3d,3bのように、3bがインナーリード
の伸延距離の限界である2〜3mm以上離れて入れ替わ
った順序になった場合のパターン形状を示したものであ
る。図2において、インナーリード4bは中央部のベー
スフィルム上を通ってインナーリード4c,4dを迂回
してインナーリード4a,4cの間を通ってアウターリ
ード5bまで導出される形状とすることによって、アウ
ターリード5a〜5dと外部回路のボンディング端子部
6a〜6dの順序や位置を同一とすることができる。(Embodiment 2) FIG. 2 is a plan view of a DRAM mounting portion of a semiconductor device according to a second embodiment of the present invention. FIG. 2 shows terminal arrangements 6a, 6b, 6 of the external circuit.
Outer lead order 5a, 5b, corresponding to c, 6d
The arrangement of the protruding electrodes of the semiconductor chip 1 is 3 with respect to 5c and 5d.
As shown in a, 3c, 3d, and 3b, the pattern shape is shown in the case where 3b is replaced by a distance of 2 to 3 mm or more, which is the limit of the extension distance of the inner lead. In FIG. 2, the inner lead 4b is formed so as to pass over the central base film, bypass the inner leads 4c and 4d, pass between the inner leads 4a and 4c, and be led out to the outer leads 5b. The order and position of the leads 5a to 5d and the bonding terminal portions 6a to 6d of the external circuit can be the same.
【0020】以上のように同実施の形態2によれば、半
導体チップ1の突起電極配置の順序や位置が変わって
も、アウターリードの順序や位置の変更がないので、プ
リント基板等の外部回路を作りなおす必要が無く部品の
共用化が可能となるという効果が得られるものである。As described above, according to the second embodiment, since the order and position of the outer leads do not change even if the order or position of the protruding electrodes on the semiconductor chip 1 changes, external circuits such as a printed circuit board are not changed. It is possible to obtain the effect that the components can be shared without having to re-create the components.
【0021】さらに、この場合インナーリード4bはイ
ンナーリード4aと4cの間でベースフィルムの開口部
2aを横断する形状となるが、途中でリング部や湾曲部
等の曲線部4b′を設けた構成を有するので、ボンディ
ングツールによる熱圧着時にリードの両端が固定されて
いることにより起こるリードの引っ張り等の機械的スト
レスや熱的ストレスに対して前記曲線部4b′で吸収す
ることができるという効果が得られるものである。Further, in this case, the inner lead 4b has a shape crossing the opening 2a of the base film between the inner leads 4a and 4c, but a curved portion 4b 'such as a ring portion or a curved portion is provided in the middle. Therefore, there is an effect that the curved portion 4b 'can absorb mechanical stress and thermal stress such as pulling of the lead caused by fixing both ends of the lead during thermocompression bonding by a bonding tool. It is obtained.
【0022】なお、本実施の形態では、アウターリード
5a〜5dの部分のベースフィルムは開口している例を
述べたが、アウターリードの代りにベースフィルムに開
口部が無く、半田ボール等をグリッド状に配列したテー
プキャリヤを用いたいわゆるCSPやBGAパッケージ
においても、部品の共用化とストレス吸収の効果が得ら
れるものである。In this embodiment, an example has been described in which the base film in the portions of the outer leads 5a to 5d is open. However, there is no opening in the base film in place of the outer leads. Also in a so-called CSP or BGA package using tape carriers arranged in a shape, the effects of sharing components and absorbing stress can be obtained.
【0023】[0023]
【発明の効果】以上のように本発明による半導体装置
は、TAB実装するDRAMチップのメーカーが異なっ
たり、DRAMチップのバージョンが変わったりしてD
RAMチップの突起電極配置の順序や位置が変わって
も、アウターリードの順序や位置の変更がないので、プ
リント基板等の外部回路を作りなおす必要が無く部品の
共用化が可能となるという有利な効果が得られる。As described above, in the semiconductor device according to the present invention, the manufacturer of the DRAM chip to be mounted on the TAB is different or the version of the DRAM chip is changed.
Even if the order and position of the projection electrodes on the RAM chip are changed, the order and position of the outer leads do not change, so that there is no need to recreate an external circuit such as a printed circuit board, and the components can be shared. The effect is obtained.
【図1】本発明の第1の実施の形態における半導体装置
のDRAM実装部の平面図FIG. 1 is a plan view of a DRAM mounting portion of a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施の形態における半導体装置
のDRAM実装部の平面図FIG. 2 is a plan view of a DRAM mounting part of a semiconductor device according to a second embodiment of the present invention;
【図3】従来のTAB実装方式によるDRAM実装部の
平面図FIG. 3 is a plan view of a DRAM mounting unit using a conventional TAB mounting method.
1 半導体チップ 2 テープキャリヤのベースフィルム 2a,2b テープキャリヤのベースフィルムの開口部 3a〜3d 半導体チップの突起電極 4a〜4d テープキャリヤの導体配線のインナーリー
ド部 4b′ テープキャリヤの導体配線のインナーリード部
の曲線部 5a〜5d テープキャリヤの導体配線のアウターリー
ド部 6a〜6d 外部回路のボンディング端子部DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Base film of tape carrier 2a, 2b Opening of base film of tape carrier 3a-3d Projecting electrode of semiconductor chip 4a-4d Inner lead part of conductor wiring of tape carrier 4b 'Inner lead of conductor wiring of tape carrier 5a-5d Outer lead part of conductor wiring of tape carrier 6a-6d Bonding terminal part of external circuit
Claims (3)
プキャリヤを有し、前記突起電極と接続する前記テープ
キャリヤのベースフィルムの開口部内に伸延されたイン
ナーリードが、前記ベースフィルムの開口部内で他のイ
ンナーリードを迂回して前記半導体チップの前記突起電
極と接続されている構成の半導体装置。1. A tape carrier having a semiconductor chip on which a protruding electrode is formed and an inner lead extending into an opening of a base film of the tape carrier connected to the protruding electrode, wherein an inner lead extends inside the opening of the base film. A semiconductor device configured to bypass the inner leads and to be connected to the protruding electrodes of the semiconductor chip.
プキャリヤを有し、前記突起電極と接続する前記テープ
キャリヤのベースフィルムの開口部内に伸延されたイン
ナーリードが、前記突起電極に接続されずにベースフィ
ルムの開口部を跨ぐ構成の半導体装置。2. A semiconductor chip having a projecting electrode formed thereon and a tape carrier, wherein an inner lead extending into an opening of a base film of the tape carrier connected to the projecting electrode is not connected to the projecting electrode. A semiconductor device having a configuration that straddles an opening of a base film.
リードの一部が曲線部を有する構成の請求項2記載の半
導体装置。3. The semiconductor device according to claim 2, wherein a part of the inner lead straddling the opening of the base film has a curved portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7135797A JPH10270495A (en) | 1997-03-25 | 1997-03-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7135797A JPH10270495A (en) | 1997-03-25 | 1997-03-25 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10270495A true JPH10270495A (en) | 1998-10-09 |
Family
ID=13458173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7135797A Pending JPH10270495A (en) | 1997-03-25 | 1997-03-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10270495A (en) |
-
1997
- 1997-03-25 JP JP7135797A patent/JPH10270495A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0147259B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
US6867496B1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
US5061990A (en) | Semiconductor device and the manufacture thereof | |
JP2002231885A (en) | Semiconductor device | |
JPH08306817A (en) | Semiconductor device and its manufacture | |
JPS59222947A (en) | Semiconductor device and manufacture thereof | |
JPH0563138A (en) | Semiconductor integrated circuit device | |
JP5166903B2 (en) | Semiconductor device | |
JPH10270495A (en) | Semiconductor device | |
JP2003249621A (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic instrument | |
JP3728317B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100533761B1 (en) | semi-conduSSor package | |
JP2002237567A (en) | Semiconductor device | |
JP2001118954A (en) | Semiconductor device | |
JP3879803B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP3554656B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JPH10200062A (en) | Semiconductor device | |
JP3737093B2 (en) | Semiconductor device | |
JP2652222B2 (en) | Substrate for mounting electronic components | |
JP4207933B2 (en) | Semiconductor device | |
JPS6154656A (en) | Semiconductor device | |
JP2505359Y2 (en) | Semiconductor mounting board | |
JPH10150065A (en) | Chip-size package | |
JPH04267361A (en) | Leadless chip carrier | |
JP2001085592A (en) | Semiconductor device, manufacture thereof, circuit board and electronic apparatus |