Nothing Special   »   [go: up one dir, main page]

JPH1027910A - Manufacture of tft substrate - Google Patents

Manufacture of tft substrate

Info

Publication number
JPH1027910A
JPH1027910A JP18178796A JP18178796A JPH1027910A JP H1027910 A JPH1027910 A JP H1027910A JP 18178796 A JP18178796 A JP 18178796A JP 18178796 A JP18178796 A JP 18178796A JP H1027910 A JPH1027910 A JP H1027910A
Authority
JP
Japan
Prior art keywords
film
tft substrate
manufacturing
dry etching
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18178796A
Other languages
Japanese (ja)
Inventor
Hideaki Yamamoto
英明 山本
Kazuhiro Ohara
和博 大原
Kenji Anjo
健二 安生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18178796A priority Critical patent/JPH1027910A/en
Publication of JPH1027910A publication Critical patent/JPH1027910A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce costs of manufacturing a thin film transistor (TFT) substrate by providing a good quality of TFT substrate. SOLUTION: A Cr film 28 of about 60nm thick and an Al-Si film 29 of about 300nm thick are continuously formed by a sputtering process to form a resist pattern thereon. The AL-Si film 29 is subjected to a wet etching process using an etching solution of phosphoric acid, nitric acid, acetic acid and water base with the resist pattern used as a mask; and then the Cr film 28 is subjected to a dry etching process using a CF4 +O2 gas to form a source electrode 31 connected with a pixel electrode 24 and a drain electrode 32 connected with a video signal line. Subsequently an N<+> type amorphous Si film is subjected to a dry etching process using a SF6 +HCl gas to form an N<+> type semiconductor layer 27.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアクティブ・マトリ
ックス方式の液晶表示装置のTFT(Thin FilmTransis
tor;薄膜トランジスタ)を有するTFT基板の製造方
法に関するものである。
The present invention relates to a TFT (Thin Film Transis) for an active matrix type liquid crystal display device.
tor; a thin film transistor).

【0002】[0002]

【従来の技術】図4により従来の逆スタガ型のTFT基
板の製造方法について説明する。まず、図4(a)に示す
ように、ガラス基板1上にAl膜を成膜し、Al膜をホ
トエッチングプロセスによりパターン化し、走査信号線
(図示せず)と接続されたゲート電極2を形成する。つ
ぎに、図4(b)に示すように、陽極酸化処理を行なうこ
とによりゲート電極2等の表面にAl23からなる陽極
酸化膜3を形成する。つぎに、図4(c)に示すように、
ITO(Indium-Tin-Oxide)膜を成膜し、ITO膜をホ
トエッチングプロセスによりパターン化し、画素電極4
を形成する。つぎに、図4(d)に示すように、プラズマ
CVD法によりSiN膜、導電型決定不純物がドープさ
れていないi型非晶質Si(a−Si)膜、リン(P)
をドープしたN+型非晶質Si膜を連続成膜し、i型非
晶質Si膜、N+型非晶質Si膜をホトエッチングプロ
セスによりパターン化して、i型半導体層6を形成した
のち、SiN膜をホトエッチングプロセスによりパター
ン化して、ゲート絶縁膜となる絶縁膜5を形成する。つ
ぎに、図4(e)および図5に示すように、Cr膜8、A
l膜9をスパッタリングにより連続成膜し、この上にレ
ジストパターン(図示せず)を形成し、このレジストを
マスクにしてAl膜9をウエットエッチングにより加工
したのち、Cr膜8をウエットエッチングにより加工
し、画素電極4と接続されたソース電極11、映像信号
線(図示せず)と接続されたドレイン電極12を形成す
る。つぎに、N+型非晶質Si膜をドライエッチングに
より加工し、N+型半導体層7を形成したのち、レジス
トを剥離し、ゲート電極2、i型半導体層6、ソース電
極11、ドレイン電極12等からなるTFT13を設け
る。つぎに、図4(f)に示すように、プラズマCVD法
によりSiN膜を成膜し、SiN膜をホトエッチングプ
ロセスによりパターン化し、保護膜10を形成する。
2. Description of the Related Art A method of manufacturing a conventional inverted stagger type TFT substrate will be described with reference to FIG. First, as shown in FIG. 4A, an Al film is formed on a glass substrate 1, the Al film is patterned by a photo-etching process, and a gate electrode 2 connected to a scanning signal line (not shown) is formed. Form. Next, as shown in FIG. 4B, an anodic oxidation treatment is performed to form an anodic oxide film 3 made of Al 2 O 3 on the surface of the gate electrode 2 and the like. Next, as shown in FIG.
An ITO (Indium-Tin-Oxide) film is formed, and the ITO film is patterned by a photo-etching process.
To form Next, as shown in FIG. 4D, an SiN film, an i-type amorphous Si (a-Si) film not doped with a conductivity type determining impurity, and a phosphorus (P) film by a plasma CVD method.
The the N + -type amorphous Si film are continuously formed doped, i-type amorphous Si film, and patterning the N + -type amorphous Si film by a photoetching process, to form the i-type semiconductor layer 6 After that, the SiN film is patterned by a photoetching process to form an insulating film 5 serving as a gate insulating film. Next, as shown in FIG. 4E and FIG.
1 film 9 is continuously formed by sputtering, a resist pattern (not shown) is formed thereon, the Al film 9 is processed by wet etching using the resist as a mask, and then the Cr film 8 is processed by wet etching. Then, a source electrode 11 connected to the pixel electrode 4 and a drain electrode 12 connected to a video signal line (not shown) are formed. Next, the N + -type amorphous Si film is processed by dry etching to form an N + -type semiconductor layer 7, and then the resist is peeled off, and the gate electrode 2, the i-type semiconductor layer 6, the source electrode 11, and the drain electrode A TFT 13 including 12 and the like is provided. Next, as shown in FIG. 4F, a SiN film is formed by a plasma CVD method, and the SiN film is patterned by a photoetching process to form a protective film 10.

【0003】[0003]

【発明が解決しようとする課題】しかし、このようなT
FT基板の製造方法においては、Cr膜8をウエットエ
ッチングするときに、レジストがあるものの実質的には
Al膜9がマスクとなるから、図6に示すように、Al
膜9がCr膜8よりも突き出した構造となるので、保護
膜10がAl膜9のひさしの下に回り込むことができな
いため、空洞14が形成されてしまうから、TFT基板
の品質を低下させる。たとえば、空洞14部がエッチン
グ液、レジスト剥離液等で汚染されやすく、保護膜10
にピンホールが1つでもあると、保護膜10形成時のエ
ッチング液等がそのピンホールを介して空洞14に侵入
し、空洞14がエッチング液等の通路になって、広範囲
のCr膜8、Al膜9が損傷する。また、空洞14が形
成されると、図7に示すように、保護膜10にクラック
15が発生することがある。さらに、製造コストを低減
するために保護膜10の厚さを小さくしたときには、図
8に示すように、空洞14部に保護膜10が形成されな
いことがあるから、製造コストが高価となったとしても
保護膜10を厚くする必要がある。
However, such T
In the method of manufacturing the FT substrate, when the Cr film 8 is wet-etched, although the resist is present but the Al film 9 substantially serves as a mask, as shown in FIG.
Since the film 9 has a structure protruding from the Cr film 8, the protection film 10 cannot go under the eaves of the Al film 9, so that the cavity 14 is formed, thereby deteriorating the quality of the TFT substrate. For example, the cavity 14 is easily contaminated with an etchant, a resist stripper, etc.
If there is at least one pinhole, an etching solution or the like at the time of forming the protective film 10 enters the cavity 14 through the pinhole, and the cavity 14 becomes a passage for the etching solution or the like. The Al film 9 is damaged. Further, when the cavity 14 is formed, a crack 15 may be generated in the protective film 10 as shown in FIG. Further, when the thickness of the protective film 10 is reduced to reduce the manufacturing cost, the protective film 10 may not be formed in the cavity 14 as shown in FIG. It is also necessary to make the protective film 10 thicker.

【0004】本発明は上述の課題を解決するためになさ
れたもので、TFT基板の品質が良好であり、TFT基
板の製造コストが安価なTFT基板の製造方法を提供す
ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and has as its object to provide a method of manufacturing a TFT substrate in which the quality of the TFT substrate is good and the manufacturing cost of the TFT substrate is low.

【0005】[0005]

【課題を解決するための手段】この目的を達成するた
め、本発明においては、ソース電極、ドレイン電極が第
1、第2の金属膜から形成されたTFT基板を製造する
方法において、上記第1、第2の金属膜を連続成膜した
のち、上記第2の金属膜をウエットエッチングにより加
工し、上記第1の金属膜をドライエッチングにより加工
する。
According to the present invention, there is provided a method of manufacturing a TFT substrate in which a source electrode and a drain electrode are formed from first and second metal films. After the second metal film is continuously formed, the second metal film is processed by wet etching, and the first metal film is processed by dry etching.

【0006】この場合、上記第1の金属膜をドライエッ
チングにより加工したのち、N+型非晶質Si膜をドラ
イエッチングにより加工する。
In this case, after the first metal film is processed by dry etching, the N + type amorphous Si film is processed by dry etching.

【0007】[0007]

【発明の実施の形態】図1により本願発明に係る逆スタ
ガ型のTFT基板の製造方法について説明する。まず、
図1(a)に示すように、ガラス基板21上にスパッタ法
により厚さ300nmのAl−Ti−Ta膜を成膜し、
Al−Ti−Ta膜をホトエッチングプロセスによりパ
ターン化し、走査信号線(図示せず)と接続されたゲー
ト電極22を形成する。つぎに、図1(b)に示すよう
に、陽極酸化処理を行なうことによりゲート電極22等
の表面にAl23からなる厚さ180nmの陽極酸化膜
23を形成する。つぎに、図1(c)に示すように、厚さ
140nmのITO膜を成膜し、ITO膜をホトエッチ
ングプロセスによりパターン化し、画素電極24を形成
する。つぎに、図1(d)に示すように、プラズマCVD
法により厚さ240nmのSiN膜、導電型決定不純物
がドープされていない厚さ200nmのi型非晶質Si
膜、リンをドープした厚さ25nmのN+型非晶質Si
膜を連続成膜し、i型非晶質Si膜、N+型非晶質Si
膜をホトエッチングプロセスによりパターン化して、i
型半導体層26を形成したのち、SiN膜をホトエッチ
ングプロセスによりパターン化して、ゲート絶縁膜とな
る絶縁膜25を形成する。つぎに、図1(e)および図2
に示すように、厚さ60nmのCr膜28、厚さ300
nmのAl−Si膜29をスパッタリングにより連続成
膜し、この上にレジストパターン(図示せず)を形成
し、このレジストをマスクにしてAl−Si膜29をリ
ン酸:硝酸:酢酸:水系のエッチング液を使用したウエ
ットエッチングにより加工したのち、Cr膜28をCF
4+O2ガスを使用したドライエッチングにより加工し、
画素電極24と接続されたソース電極31、映像信号線
(図示せず)と接続されたドレイン電極32を形成す
る。つぎに、N+型非晶質Si膜をSF6+HClガスを
使用したドライエッチングにより加工し、N+型半導体
層27を形成したのち、レジストを剥離し、ゲート電極
22、i型半導体層26、ソース電極31、ドレイン電
極32等からなるTFT33を設ける。つぎに、図1
(f)に示すように、プラズマCVD法によりSiN膜を
成膜し、SiN膜をホトエッチングプロセスによりパタ
ーン化し、保護膜30を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing an inverted staggered TFT substrate according to the present invention will be described with reference to FIG. First,
As shown in FIG. 1A, a 300 nm-thick Al—Ti—Ta film is formed on a glass substrate 21 by a sputtering method.
The Al-Ti-Ta film is patterned by a photo-etching process to form a gate electrode 22 connected to a scanning signal line (not shown). Next, as shown in FIG. 1B, an anodizing treatment is performed to form an anodized film 23 of Al 2 O 3 with a thickness of 180 nm on the surface of the gate electrode 22 and the like. Next, as shown in FIG. 1C, an ITO film having a thickness of 140 nm is formed, and the ITO film is patterned by a photo-etching process to form a pixel electrode 24. Next, as shown in FIG.
240 nm thick SiN film by the method, 200 nm thick i-type amorphous Si not doped with conductivity-determining impurities
N + type amorphous Si 25 nm thick doped with film and phosphorus
Films are continuously formed, i-type amorphous Si film, N + type amorphous Si
The film is patterned by a photoetching process to obtain i
After forming the mold semiconductor layer 26, the SiN film is patterned by a photoetching process to form an insulating film 25 serving as a gate insulating film. Next, FIG. 1 (e) and FIG.
As shown in the figure, a Cr film 28 having a thickness of 60 nm and a thickness of 300
An Al-Si film 29 is continuously formed by sputtering, a resist pattern (not shown) is formed thereon, and the resist is used as a mask to convert the Al-Si film 29 into a phosphoric acid: nitric acid: acetic acid: water system. After processing by wet etching using an etching solution, the Cr film 28 is
Processed by dry etching using 4 + O 2 gas,
A source electrode 31 connected to the pixel electrode 24 and a drain electrode 32 connected to a video signal line (not shown) are formed. Next, the N + -type amorphous Si film is processed by dry etching using SF 6 + HCl gas to form an N + -type semiconductor layer 27, and then the resist is peeled off, and the gate electrode 22 and the i-type semiconductor layer 26 are removed. And a TFT 33 including a source electrode 31, a drain electrode 32, and the like. Next, FIG.
As shown in (f), a SiN film is formed by a plasma CVD method, and the SiN film is patterned by a photo-etching process to form a protective film 30.

【0008】このTFT基板の製造方法においては、C
r膜28をドライエッチングにより加工するから、図3
に示すように、Al−Si膜29がCr膜28よりも突
き出した構造となることがないので、空洞が形成される
ことがない。このため、保護膜30にピンホールがあっ
たとしても、広範囲のCr膜28、Al−Si膜29が
損傷することがなく、また保護膜30にクラックが発生
することがなく、さらに製造コストを低減するために保
護膜30の厚さを小さくしたたとしても、保護膜30を
全面に形成することができるから、保護膜30を薄くし
て製造コストが安価にすることができる。
In this method of manufacturing a TFT substrate, C
Since the r film 28 is processed by dry etching, FIG.
As shown in (1), since the Al-Si film 29 does not have a structure protruding from the Cr film 28, no cavity is formed. For this reason, even if the protective film 30 has a pinhole, the Cr film 28 and the Al—Si film 29 in a wide range are not damaged, and the protective film 30 is not cracked, and the manufacturing cost is further reduced. Even if the thickness of the protective film 30 is reduced to reduce the thickness, the protective film 30 can be formed on the entire surface, so that the protective film 30 can be thinned and the manufacturing cost can be reduced.

【0009】なお、上述実施の形態においては、第1の
金属膜としてCr膜28を用いたが、第1の金属膜とし
てCr−Mo膜等を用いてもよい。また、上述実施の形
態においては、第2の金属膜としてAl−Si膜29を
用いたが、第2の金属膜としてMo膜、Ti膜等を用い
てもよい。また、上述実施の形態においては、N+型非
晶質Si膜をSF6+HClガスを使用したドライエッ
チングにより加工し、N+型半導体層27を形成した
が、N+型非晶質Si膜をCF4+O2ガスを使用したド
ライエッチングにより加工し、N+型半導体層27を形
成してもよい。
Although the Cr film 28 is used as the first metal film in the above embodiment, a Cr-Mo film or the like may be used as the first metal film. In the above-described embodiment, the Al-Si film 29 is used as the second metal film, but a Mo film, a Ti film, or the like may be used as the second metal film. Further, in the above embodiment, the N + type amorphous Si film is processed by dry etching using SF 6 + HCl gas to form the N + type semiconductor layer 27. However, the N + type amorphous Si film is formed. May be processed by dry etching using CF 4 + O 2 gas to form an N + type semiconductor layer 27.

【0010】[0010]

【発明の効果】以上説明したように、本発明に係るTF
T基板の製造方法においては、第2の金属膜が第1の金
属膜よりも突き出した構造となることがないから、空洞
が形成されることがないので、TFT基板の品質が良好
であり、また保護膜を薄くすることができるため、TF
T基板の製造コストが安価になる。
As described above, the TF according to the present invention
In the method of manufacturing the T substrate, the second metal film does not have a structure that protrudes from the first metal film, so that no cavity is formed, so that the quality of the TFT substrate is good. Further, since the protective film can be made thin, TF
The manufacturing cost of the T substrate is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るTFT基板の製造方法の説明図で
ある。
FIG. 1 is an explanatory diagram of a method for manufacturing a TFT substrate according to the present invention.

【図2】本発明に係るTFT基板の製造方法の説明図で
ある。
FIG. 2 is an explanatory diagram of a method for manufacturing a TFT substrate according to the present invention.

【図3】本発明に係るTFT基板の製造方法で製造した
TFT基板の一部を示す断面図である。
FIG. 3 is a cross-sectional view showing a part of the TFT substrate manufactured by the method for manufacturing a TFT substrate according to the present invention.

【図4】従来のTFT基板の製造方法の説明図である。FIG. 4 is an explanatory view of a conventional method for manufacturing a TFT substrate.

【図5】従来のTFT基板の製造方法の説明図である。FIG. 5 is an explanatory diagram of a conventional method for manufacturing a TFT substrate.

【図6】従来のTFT基板の製造方法で製造したTFT
基板の一部を示す断面図である。
FIG. 6 shows a TFT manufactured by a conventional method for manufacturing a TFT substrate.
It is sectional drawing which shows a part of board | substrate.

【図7】従来のTFT基板の製造方法で製造した他のT
FT基板の一部を示す断面図である。
FIG. 7 shows another TFT manufactured by a conventional method of manufacturing a TFT substrate.
It is sectional drawing which shows a part of FT board.

【図8】従来のTFT基板の製造方法で製造した他のT
FT基板の一部を示す断面図である。
FIG. 8 shows another TFT manufactured by a conventional TFT substrate manufacturing method.
It is sectional drawing which shows a part of FT board.

【符号の説明】[Explanation of symbols]

27…N+型半導体層 28…Cr膜 29…Al−Si膜 31…ソース電極 32…ドレイン電極27 N + type semiconductor layer 28 Cr film 29 Al-Si film 31 Source electrode 32 Drain electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306 H01L 21/88 C 21/3213 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical display location H01L 21/306 H01L 21/88 C 21/3213

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ソース電極、ドレイン電極が第1、第2の
金属膜から形成されたTFT基板を製造する方法におい
て、上記第1、第2の金属膜を連続成膜したのち、上記
第2の金属膜をウエットエッチングにより加工し、上記
第1の金属膜をドライエッチングにより加工することを
特徴とするTFT基板の製造方法。
1. A method of manufacturing a TFT substrate in which a source electrode and a drain electrode are formed from first and second metal films, wherein the first and second metal films are continuously formed, and then the second and second metal films are formed. A method for manufacturing a TFT substrate, wherein the metal film is processed by wet etching, and the first metal film is processed by dry etching.
【請求項2】上記第1の金属膜をドライエッチングによ
り加工したのち、N+型非晶質Si膜をドライエッチン
グにより加工することを特徴とする請求項1に記載のT
FT基板の製造方法。
2. The method according to claim 1, wherein after the first metal film is processed by dry etching, the N + type amorphous Si film is processed by dry etching.
A method for manufacturing an FT substrate.
JP18178796A 1996-07-11 1996-07-11 Manufacture of tft substrate Pending JPH1027910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18178796A JPH1027910A (en) 1996-07-11 1996-07-11 Manufacture of tft substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18178796A JPH1027910A (en) 1996-07-11 1996-07-11 Manufacture of tft substrate

Publications (1)

Publication Number Publication Date
JPH1027910A true JPH1027910A (en) 1998-01-27

Family

ID=16106872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18178796A Pending JPH1027910A (en) 1996-07-11 1996-07-11 Manufacture of tft substrate

Country Status (1)

Country Link
JP (1) JPH1027910A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005220A (en) * 2001-03-21 2003-01-08 Lg Phillips Lcd Co Ltd Liquid crystal display element having two-layer structured source electrode and drain electrode, and manufacturing method therefor
US6529251B2 (en) 1999-02-23 2003-03-04 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same
KR100599963B1 (en) * 2000-12-12 2006-07-12 비오이 하이디스 테크놀로지 주식회사 Method for fabricating thin film transistor to prevent source/drain metal remaining

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529251B2 (en) 1999-02-23 2003-03-04 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing the same
KR100599963B1 (en) * 2000-12-12 2006-07-12 비오이 하이디스 테크놀로지 주식회사 Method for fabricating thin film transistor to prevent source/drain metal remaining
JP2003005220A (en) * 2001-03-21 2003-01-08 Lg Phillips Lcd Co Ltd Liquid crystal display element having two-layer structured source electrode and drain electrode, and manufacturing method therefor
US7863120B2 (en) 2001-03-21 2011-01-04 Lg Display Co., Ltd. Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof

Similar Documents

Publication Publication Date Title
KR900004732B1 (en) Method for production of thin film transistor array substrates
US4958205A (en) Thin film transistor array and method of manufacturing the same
EP1338914A2 (en) Method for manufacturing liquid crystal display
KR19980080260A (en) Manufacturing Method and Thin Film Apparatus
US5166086A (en) Thin film transistor array and method of manufacturing same
JPH05323373A (en) Production of thin film transistor panel
JP3433632B2 (en) Method for manufacturing thin film transistor
KR970010774B1 (en) Thin film transistor for liquid crystal device
KR19980063285A (en) Liquid crystal display and manufacturing method of TFT array substrate used therein
JPH04171767A (en) Thin film transistor and manufacture thereof
JP3094610B2 (en) Method for manufacturing thin film transistor
JPH1027910A (en) Manufacture of tft substrate
JP3114303B2 (en) Thin film transistor panel and method of manufacturing the same
JP3168648B2 (en) Method for manufacturing thin film transistor panel
JPH05323380A (en) Production of thin-film transistor panel
JP2710793B2 (en) Liquid crystal display panel and method of manufacturing the same
JP3663743B2 (en) Manufacturing method of liquid crystal display device
US5523187A (en) Method for the fabrication of liquid crystal display device
JP2000174280A (en) Insulated gate transistor and its manufacture
JP3123231B2 (en) Method for manufacturing thin film transistor panel
KR100372305B1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating the same
JP2986937B2 (en) Method of manufacturing thin film transistor array substrate
JPH06252171A (en) Manufacture of active matrix panel
JP3131853B2 (en) Method for manufacturing thin film transistor
KR950003942B1 (en) Method of manufacturing thin film transistor for lcd