JPH10223914A - 半導体マイクロマシンの製造方法 - Google Patents
半導体マイクロマシンの製造方法Info
- Publication number
- JPH10223914A JPH10223914A JP9032963A JP3296397A JPH10223914A JP H10223914 A JPH10223914 A JP H10223914A JP 9032963 A JP9032963 A JP 9032963A JP 3296397 A JP3296397 A JP 3296397A JP H10223914 A JPH10223914 A JP H10223914A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- etching layer
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 130
- 239000010409 thin film Substances 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000002019 doping agent Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 229910008310 Si—Ge Inorganic materials 0.000 claims abstract description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000003795 chemical substances by application Substances 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910021480 group 4 element Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000003153 chemical reaction reagent Substances 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 125000003158 alcohol group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Gyroscopes (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 可動部１３内の各電極または配線が確実に電
気的絶縁領域１６０により電気的に区画された，半導体
マイクロマシン１の製造方法を提供すること。 【解決手段】 基板１２に対してＧｅ薄膜またはＳｉ−
Ｇｅ混晶薄膜よりなるエッチング層５５を形成し，上記
エッチング層５５に対し半導体薄膜５７を形成し，上記
半導体薄膜５９にドーパントを選択ドーピングし，上記
半導体薄膜５７にエッチング剤導入用の導入孔５７０
と，複数の電極または配線及び電気的絶縁領域を有する
可動部と，該可動部を支持する針状体とを形成する。次
いで，上記エッチング層５５を除去，間隙部を形成する
と共に半導体薄膜５７を可動部として形成する。
気的絶縁領域１６０により電気的に区画された，半導体
マイクロマシン１の製造方法を提供すること。 【解決手段】 基板１２に対してＧｅ薄膜またはＳｉ−
Ｇｅ混晶薄膜よりなるエッチング層５５を形成し，上記
エッチング層５５に対し半導体薄膜５７を形成し，上記
半導体薄膜５９にドーパントを選択ドーピングし，上記
半導体薄膜５７にエッチング剤導入用の導入孔５７０
と，複数の電極または配線及び電気的絶縁領域を有する
可動部と，該可動部を支持する針状体とを形成する。次
いで，上記エッチング層５５を除去，間隙部を形成する
と共に半導体薄膜５７を可動部として形成する。
Description
【０００１】
【技術分野】本発明は，各種微小センサ等に利用可能な
半導体マイクロマシンの製造方法に関する。
半導体マイクロマシンの製造方法に関する。
【０００２】
【従来技術】従来，大きさが微小である角速度センサ
（ジャイロセンサ），加速度センサ（Ｇセンサ），マイ
クロアクチュエーター等を作成する技術として，シリコ
ン等の半導体材料を利用したマイクロマシニング技術が
開発されている。この技術によれば，通常の半導体回路
等の作成技術を組み合わせ，１ミリ以下の微小な上記セ
ンサ等を作成することができる。このような技術により
作成された製品の一例として，以下に示すごとき角速度
センサとして機能する半導体マイクロマシンがある。
（ジャイロセンサ），加速度センサ（Ｇセンサ），マイ
クロアクチュエーター等を作成する技術として，シリコ
ン等の半導体材料を利用したマイクロマシニング技術が
開発されている。この技術によれば，通常の半導体回路
等の作成技術を組み合わせ，１ミリ以下の微小な上記セ
ンサ等を作成することができる。このような技術により
作成された製品の一例として，以下に示すごとき角速度
センサとして機能する半導体マイクロマシンがある。
【０００３】図７に示すごとく，上記半導体マイクロマ
シン９は，基板１２と，該基板１２に間隙部を設けて対
向配置されると共に，針状体１５によって支持された可
動部１３と，該可動部１３を挟み，その両側に対向配置
された一対の固定部１７とよりなる。また，上記可動部
１３は上記基板１２に対し，平行となるように配置され
てなる。上記可動部１３は，その両側に一体的に設けた
駆動用電極部１６１を有している。
シン９は，基板１２と，該基板１２に間隙部を設けて対
向配置されると共に，針状体１５によって支持された可
動部１３と，該可動部１３を挟み，その両側に対向配置
された一対の固定部１７とよりなる。また，上記可動部
１３は上記基板１２に対し，平行となるように配置され
てなる。上記可動部１３は，その両側に一体的に設けた
駆動用電極部１６１を有している。
【０００４】更に，後述の図２に示すごとく，上記基板
１２における上記可動部１３との対向面には，該可動部
１３との距離を検出するための距離検出用電極１８が設
けてある。また，上記可動部１３には，上記距離検出用
電極１８と対になって動作する検出用電極部１６２が設
けてある。上記距離を検出するには，距離検出用電極１
８と検出用電極部１６２より形成されるコンデンサの静
電容量を検出回路により検出する。
１２における上記可動部１３との対向面には，該可動部
１３との距離を検出するための距離検出用電極１８が設
けてある。また，上記可動部１３には，上記距離検出用
電極１８と対になって動作する検出用電極部１６２が設
けてある。上記距離を検出するには，距離検出用電極１
８と検出用電極部１６２より形成されるコンデンサの静
電容量を検出回路により検出する。
【０００５】また，上記固定部１７には，上記可動部１
３を振動させるための固定部側駆動用電極部１７１が設
けてある。上記固定部側駆動用電極部１７１と上記駆動
用電極部１６１とは，相互にかみ合うように配置されて
なり，両者の間には微細な隙間１７８が形成されてい
る。
３を振動させるための固定部側駆動用電極部１７１が設
けてある。上記固定部側駆動用電極部１７１と上記駆動
用電極部１６１とは，相互にかみ合うように配置されて
なり，両者の間には微細な隙間１７８が形成されてい
る。
【０００６】上記半導体マイクロマシン９において，角
速度の検出は以下に示すごとく行なわれる。まず，上記
固定部側駆動用電極部１７１，上記駆動用電極部１６１
間に周期的な電圧を印加する。これにより，上記可動部
１３において，上記基板１２に対して平行方向の水平振
動が発生する。この状態にある上記半導体マイクロマシ
ン９に対し，図５に示す回転軸の方向に，角速度ωとな
る回転運動を加える。これにより，上記可動部１３には
コリオリ力による上記基板１２に対する垂直方向への振
動が発生する。
速度の検出は以下に示すごとく行なわれる。まず，上記
固定部側駆動用電極部１７１，上記駆動用電極部１６１
間に周期的な電圧を印加する。これにより，上記可動部
１３において，上記基板１２に対して平行方向の水平振
動が発生する。この状態にある上記半導体マイクロマシ
ン９に対し，図５に示す回転軸の方向に，角速度ωとな
る回転運動を加える。これにより，上記可動部１３には
コリオリ力による上記基板１２に対する垂直方向への振
動が発生する。
【０００７】上記可動部１３の垂直振動により，該可動
部１３と基板１２との間の間隙部の距離が，上記振動の
周期に従って変化する。ところで，上記検出用電極部１
６２は針状体１５，電極パッド１５８と電気的な導通が
とれており，該電極パッド１５８はアースされている。
このため，上記検出用電極部１６２は常時０Ｖに保持さ
れてなる。
部１３と基板１２との間の間隙部の距離が，上記振動の
周期に従って変化する。ところで，上記検出用電極部１
６２は針状体１５，電極パッド１５８と電気的な導通が
とれており，該電極パッド１５８はアースされている。
このため，上記検出用電極部１６２は常時０Ｖに保持さ
れてなる。
【０００８】また，距離検出用電極１８と上記検出用電
極部１６２とはコンデンサを構成し，その容量は電極間
距離に反比例する。このため，上記距離検出用電極１８
に一定電圧を加えることにより，上記間隙部の距離の変
化を上記検出用電極部１６２と上記距離検出用電極１８
よりなるコンデンサに蓄積される電荷の変動として検出
することができる。そして，この検出値より上記半導体
マイクロマシン９にかかる角速度ωを検出することがで
きる。
極部１６２とはコンデンサを構成し，その容量は電極間
距離に反比例する。このため，上記距離検出用電極１８
に一定電圧を加えることにより，上記間隙部の距離の変
化を上記検出用電極部１６２と上記距離検出用電極１８
よりなるコンデンサに蓄積される電荷の変動として検出
することができる。そして，この検出値より上記半導体
マイクロマシン９にかかる角速度ωを検出することがで
きる。
【０００９】このような半導体マイクロマシン９は，従
来，以下に示すごとく，通常の半導体回路作製技術を利
用することにより作製されていた。即ち，後述の図１，
図３に示すごとく，基板１２の導電性とは異なるドーパ
ントのドーピングにより上記距離検出用電極１８等を予
め作製した基板１２を準備する。上記基板１２の表面に
シリコン酸化膜５３，その表面にエッチングストッパ層
５４を設け，更にその表面にエッチング層５５を設け
る。
来，以下に示すごとく，通常の半導体回路作製技術を利
用することにより作製されていた。即ち，後述の図１，
図３に示すごとく，基板１２の導電性とは異なるドーパ
ントのドーピングにより上記距離検出用電極１８等を予
め作製した基板１２を準備する。上記基板１２の表面に
シリコン酸化膜５３，その表面にエッチングストッパ層
５４を設け，更にその表面にエッチング層５５を設け
る。
【００１０】次に，上記エッチング層５５の表面に，フ
ォトリソ工程によりレジストパターンを形成し，これを
マスクとしてＲＩＥ（反応性イオンエッチング，ｒｅａ
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によりエッチン
グ層５５，エッチングストッパ層５４，シリコン酸化膜
５３をエッチングし，針状体１５と基板１２とのコンタ
クトホール及び固定部側駆動用電極部１７１と基板１２
とのコンタクトホールを形成する。
ォトリソ工程によりレジストパターンを形成し，これを
マスクとしてＲＩＥ（反応性イオンエッチング，ｒｅａ
ｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によりエッチン
グ層５５，エッチングストッパ層５４，シリコン酸化膜
５３をエッチングし，針状体１５と基板１２とのコンタ
クトホール及び固定部側駆動用電極部１７１と基板１２
とのコンタクトホールを形成する。
【００１１】次に，上記レジストパターンを除去した
後，エッチング層５５の表面に半導体薄膜５７を設け，
該半導体薄膜５７の全面に，基板１２上に形成された距
離検出用電極１８等と同じ導電性をもつドーパントをイ
オン注入する。その後，上記半導体薄膜５７のドーパン
トの活性化及び内部応力の緩和等の目的から，これに対
し熱処理を施す。次に，フォトリソ工程により半導体薄
膜５７上にレジストパターンを形成し，これをマスクと
してエッチングを行い，該半導体薄膜５７を上記可動部
１３，針状体１５及び固定部１７の形状となるように加
工する。
後，エッチング層５５の表面に半導体薄膜５７を設け，
該半導体薄膜５７の全面に，基板１２上に形成された距
離検出用電極１８等と同じ導電性をもつドーパントをイ
オン注入する。その後，上記半導体薄膜５７のドーパン
トの活性化及び内部応力の緩和等の目的から，これに対
し熱処理を施す。次に，フォトリソ工程により半導体薄
膜５７上にレジストパターンを形成し，これをマスクと
してエッチングを行い，該半導体薄膜５７を上記可動部
１３，針状体１５及び固定部１７の形状となるように加
工する。
【００１２】次に，上記可動部１３，針状体１５の下部
及びその近傍の上記エッチング層５５を除去し（後述の
図２，図４参照），この部分を空隙部１１となすと共
に，上記半導体薄膜５７を可動部１３，針状体１５，固
定部１７となす。その後，上記可動部１３，固定部１
７，距離検出電極１８に対し電極パッドを適宜設けて，
半導体マイクロマシン９となす。なお，ここでは略した
が，各電極と各電極パッドを接続する配線は上記基板に
ドーピングした配線，上記多結晶Ｓｉによる配線，上記
電極パッドと同時に形成した金属配線等を用いる。
及びその近傍の上記エッチング層５５を除去し（後述の
図２，図４参照），この部分を空隙部１１となすと共
に，上記半導体薄膜５７を可動部１３，針状体１５，固
定部１７となす。その後，上記可動部１３，固定部１
７，距離検出電極１８に対し電極パッドを適宜設けて，
半導体マイクロマシン９となす。なお，ここでは略した
が，各電極と各電極パッドを接続する配線は上記基板に
ドーピングした配線，上記多結晶Ｓｉによる配線，上記
電極パッドと同時に形成した金属配線等を用いる。
【００１３】
【解決しようとする課題】しかしながら，図７に示すよ
うな従来の半導体マイクロマシン９では，駆動用電極部
１６１と検出用電極部１６２とが電気的に導通した状態
で可動部１３内に形成されている。このため両電極間で
電荷の移動が頻繁に起こり，検出用電極部１６２の電位
が変動し，信号のクロストークが発生する。このような
状態にある半導体マイクロマシン９では信号の検出精度
が低下してしまう。
うな従来の半導体マイクロマシン９では，駆動用電極部
１６１と検出用電極部１６２とが電気的に導通した状態
で可動部１３内に形成されている。このため両電極間で
電荷の移動が頻繁に起こり，検出用電極部１６２の電位
が変動し，信号のクロストークが発生する。このような
状態にある半導体マイクロマシン９では信号の検出精度
が低下してしまう。
【００１４】上記不具合を防止するためには，上記可動
部１３内の駆動用電極部１６１と検出用電極部１６２と
を電気的絶縁領域で分離することが好ましい。上記電気
的絶縁領域を設けることで，駆動用電極部１６１と検出
用電極部１６２との間のクロストークを防止することが
できる。
部１３内の駆動用電極部１６１と検出用電極部１６２と
を電気的絶縁領域で分離することが好ましい。上記電気
的絶縁領域を設けることで，駆動用電極部１６１と検出
用電極部１６２との間のクロストークを防止することが
できる。
【００１５】ところが，上記従来の製造方法において，
エッチング液として使用するバッファードフッ酸（ＢＨ
Ｆ）に対するエッチングレートが高いことから（即ち，
エッチング容易であることから），上記エッチング層５
５としては燐ガラス（ＰＳＧ），砒素ガラス（ＡＳＧ）
等を使用することが一般的である。そして，これらの物
質中には砒素等のドーパントとして作用する物質が潤沢
に含まれている。
エッチング液として使用するバッファードフッ酸（ＢＨ
Ｆ）に対するエッチングレートが高いことから（即ち，
エッチング容易であることから），上記エッチング層５
５としては燐ガラス（ＰＳＧ），砒素ガラス（ＡＳＧ）
等を使用することが一般的である。そして，これらの物
質中には砒素等のドーパントとして作用する物質が潤沢
に含まれている。
【００１６】このため，上記エッチング層５５に半導体
薄膜５７を設けた後，両者に熱処理を施すことにより，
上記エッチング層５５中に存在するドーパントとして作
用する物質が，上記半導体薄膜５７の全面に拡散し，該
半導体薄膜５７の導電率を高めてしまう。よって，従来
製造方法では電気的絶縁領域を形成することが困難であ
った。そして，上記熱処理は，半導体マイクロマシン９
を製造するに当たって，上記半導体薄膜５７の内部応力
の緩和等のために不可欠の工程である。
薄膜５７を設けた後，両者に熱処理を施すことにより，
上記エッチング層５５中に存在するドーパントとして作
用する物質が，上記半導体薄膜５７の全面に拡散し，該
半導体薄膜５７の導電率を高めてしまう。よって，従来
製造方法では電気的絶縁領域を形成することが困難であ
った。そして，上記熱処理は，半導体マイクロマシン９
を製造するに当たって，上記半導体薄膜５７の内部応力
の緩和等のために不可欠の工程である。
【００１７】本発明は，かかる問題点に鑑み，可動部内
の各電極または配線が確実に電気的絶縁領域により電気
的に区画された，半導体マイクロマシンの製造方法を提
供しようとするものである。
の各電極または配線が確実に電気的絶縁領域により電気
的に区画された，半導体マイクロマシンの製造方法を提
供しようとするものである。
【００１８】
【課題の解決手段】請求項１の発明は，基板と，該基板
に間隙部を設けて対向配置されると共に，針状体によっ
て支持された半導体薄膜からなる可動部とを有すると共
に，上記可動部内には複数の電極または配線を設けてあ
り，かつ，これらの間には電気的絶縁領域が設けてある
半導体マイクロマシンの製造方法において，上記基板に
対してＧｅ薄膜またはＳｉ−Ｇｅ混晶薄膜よりなるエッ
チング層を形成する第一工程と，上記エッチング層に対
し第四族元素（Ｓｉ，Ｇｅ，Ｃの少なくともひとつ）よ
りなる半導体薄膜を形成する第二工程と，上記半導体薄
膜にドーパントを選択ドーピングする第三工程と，フォ
トリソエッチングで上記半導体薄膜をパターニングし
て，少なくともエッチング剤導入用の導入孔と，複数の
電極または配線及び電気的絶縁領域を有する可動部と，
該可動部を支持する針状体とを形成する第四工程と，上
記エッチング層を除去することにより，上記間隙部を形
成すると共に上記半導体薄膜を可動部として形成する第
五工程とを有すること特徴とする半導体マイクロマシン
の製造方法にある。
に間隙部を設けて対向配置されると共に，針状体によっ
て支持された半導体薄膜からなる可動部とを有すると共
に，上記可動部内には複数の電極または配線を設けてあ
り，かつ，これらの間には電気的絶縁領域が設けてある
半導体マイクロマシンの製造方法において，上記基板に
対してＧｅ薄膜またはＳｉ−Ｇｅ混晶薄膜よりなるエッ
チング層を形成する第一工程と，上記エッチング層に対
し第四族元素（Ｓｉ，Ｇｅ，Ｃの少なくともひとつ）よ
りなる半導体薄膜を形成する第二工程と，上記半導体薄
膜にドーパントを選択ドーピングする第三工程と，フォ
トリソエッチングで上記半導体薄膜をパターニングし
て，少なくともエッチング剤導入用の導入孔と，複数の
電極または配線及び電気的絶縁領域を有する可動部と，
該可動部を支持する針状体とを形成する第四工程と，上
記エッチング層を除去することにより，上記間隙部を形
成すると共に上記半導体薄膜を可動部として形成する第
五工程とを有すること特徴とする半導体マイクロマシン
の製造方法にある。
【００１９】元素周期表における，上記第四族元素（Ｓ
ｉ，Ｇｅ，Ｃの少なくともひとつ）よりなる半導体薄膜
としては，Ｓｉ薄膜，ダイヤモンド（炭素）薄膜，Ｓｉ
−Ｃ−Ｇｅ薄膜，ＳｉＣ薄膜，ＳｉＧｅ薄膜等を使用す
ることができる。また，上記Ｓｉ薄膜としては，多結晶
Ｓｉ薄膜または非晶質（アモルファス）Ｓｉ薄膜のいず
れかを用いることができる。
ｉ，Ｇｅ，Ｃの少なくともひとつ）よりなる半導体薄膜
としては，Ｓｉ薄膜，ダイヤモンド（炭素）薄膜，Ｓｉ
−Ｃ−Ｇｅ薄膜，ＳｉＣ薄膜，ＳｉＧｅ薄膜等を使用す
ることができる。また，上記Ｓｉ薄膜としては，多結晶
Ｓｉ薄膜または非晶質（アモルファス）Ｓｉ薄膜のいず
れかを用いることができる。
【００２０】また，上記半導体薄膜としては，上記エッ
チング層よりもエッチングレートの低いものを用いるこ
とが好ましい。これにより，エッチングの際に，半導体
薄膜にダメージを与えることなく，エッチング層のみを
除去することができる。また，上記エッチング層及び半
導体薄膜の形成はＣＶＤ法，スパッタ法，蒸着法により
行うことができる。また，上記エッチング層は，少なく
とも可動部となる半導体薄膜の下方に設けてあればよ
い。
チング層よりもエッチングレートの低いものを用いるこ
とが好ましい。これにより，エッチングの際に，半導体
薄膜にダメージを与えることなく，エッチング層のみを
除去することができる。また，上記エッチング層及び半
導体薄膜の形成はＣＶＤ法，スパッタ法，蒸着法により
行うことができる。また，上記エッチング層は，少なく
とも可動部となる半導体薄膜の下方に設けてあればよ
い。
【００２１】また，上記基板としては，単結晶シリコン
基板，多結晶シリコン基板，石英ガラス基板，ガラス基
板，単結晶サファイア基板，ステンレス基板等を用いる
ことができる。上記単結晶シリコン基板は入手容易であ
るため，半導体マイクロマシンの生産性を高めることが
できる。また，半導体マイクロマシンの製造プロセスを
通常のＬＳＩ製造プロセスと併用することができる。
基板，多結晶シリコン基板，石英ガラス基板，ガラス基
板，単結晶サファイア基板，ステンレス基板等を用いる
ことができる。上記単結晶シリコン基板は入手容易であ
るため，半導体マイクロマシンの生産性を高めることが
できる。また，半導体マイクロマシンの製造プロセスを
通常のＬＳＩ製造プロセスと併用することができる。
【００２２】上記多結晶シリコン基板は安価に入手する
ことができる。このため，半導体マイクロマシンの製造
コスト等を安価とすることができる。また，上記ガラス
基板は安価であり，また入手しやすい材料であるため，
半導体マイクロマシンの製造コスト等を安価とすること
ができる。また石英ガラス基板，ガラス基板，サファイ
ア基板等の絶縁性基板を用いた場合，基板を介してのク
ロストークが低減でき，半導体マイクロマシンをセンサ
として利用する場合には，該センサの高性能化を図るこ
とができる。
ことができる。このため，半導体マイクロマシンの製造
コスト等を安価とすることができる。また，上記ガラス
基板は安価であり，また入手しやすい材料であるため，
半導体マイクロマシンの製造コスト等を安価とすること
ができる。また石英ガラス基板，ガラス基板，サファイ
ア基板等の絶縁性基板を用いた場合，基板を介してのク
ロストークが低減でき，半導体マイクロマシンをセンサ
として利用する場合には，該センサの高性能化を図るこ
とができる。
【００２３】なお，上記ドーパントの選択ドーピングと
は，例えばフォトリソ工程とイオン注入等を利用して，
半導体薄膜の所望の部分にドーパントをドーピングする
ことを示しており，主として可動部中の電極または配線
を形成するために行われる。
は，例えばフォトリソ工程とイオン注入等を利用して，
半導体薄膜の所望の部分にドーパントをドーピングする
ことを示しており，主として可動部中の電極または配線
を形成するために行われる。
【００２４】また，上記第三工程〜第五工程について
は，各工程の順序について特に制限はなく，例えば第四
工程，第三工程，第五工程の工程順序等，順不同に実施
することができる。
は，各工程の順序について特に制限はなく，例えば第四
工程，第三工程，第五工程の工程順序等，順不同に実施
することができる。
【００２５】本発明の作用につき，以下に説明する。本
発明の製造方法においては，上記エッチング層はＧｅ薄
膜またはＧｅ−Ｓｉ混晶薄膜よりなる。よって，上記エ
ッチング層は，半導体薄膜に対してドーパントとして作
用する物質を殆ど含有しておらず，エッチング層から半
導体薄膜へのドーパント拡散現象が生じない。
発明の製造方法においては，上記エッチング層はＧｅ薄
膜またはＧｅ−Ｓｉ混晶薄膜よりなる。よって，上記エ
ッチング層は，半導体薄膜に対してドーパントとして作
用する物質を殆ど含有しておらず，エッチング層から半
導体薄膜へのドーパント拡散現象が生じない。
【００２６】このため，上記可動部内に設けた複数の電
極または配線との相互間に設けられた電気的絶縁領域に
対し，余分なドーパントが入り込むことを防止すること
ができる。従って，上記電気的絶縁領域における導電率
を低く保つことができる。よって，電極または配線の相
互間において絶縁性の確保された半導体マイクロマシン
を得ることができる。
極または配線との相互間に設けられた電気的絶縁領域に
対し，余分なドーパントが入り込むことを防止すること
ができる。従って，上記電気的絶縁領域における導電率
を低く保つことができる。よって，電極または配線の相
互間において絶縁性の確保された半導体マイクロマシン
を得ることができる。
【００２７】仮にドーパントが半導体薄膜に拡散した場
合には，該半導体薄膜の導電性が高まるため，電極また
は配線の相互間に設けた電気的絶縁領域の絶縁が破れ，
該電気的絶縁領域を介して電極または配線の相互間で電
荷の移動（電気信号のクロストーク）が発生してしま
う。
合には，該半導体薄膜の導電性が高まるため，電極また
は配線の相互間に設けた電気的絶縁領域の絶縁が破れ，
該電気的絶縁領域を介して電極または配線の相互間で電
荷の移動（電気信号のクロストーク）が発生してしま
う。
【００２８】以上のように，本発明によれば，可動部内
の各電極または配線が確実に電気的絶縁領域により電気
的に区画された，半導体マイクロマシンの製造方法を提
供することができる。
の各電極または配線が確実に電気的絶縁領域により電気
的に区画された，半導体マイクロマシンの製造方法を提
供することができる。
【００２９】なお，本発明にかかる製造方法において作
製可能な半導体マイクロマシンとしては，従来技術及び
実施形態例等において示した角速度センサとして機能す
る半導体マイクロマシン以外にも，例えば加速度セン
サ，マイクロアクチュエータ等として機能する半導体マ
イクロマシンがある。
製可能な半導体マイクロマシンとしては，従来技術及び
実施形態例等において示した角速度センサとして機能す
る半導体マイクロマシン以外にも，例えば加速度セン
サ，マイクロアクチュエータ等として機能する半導体マ
イクロマシンがある。
【００３０】次に，請求項２の発明のように，上記エッ
チング層はＳｉ−Ｇｅ混晶薄膜よりなり，該エッチング
層におけるＧｅ含有率は上記半導体薄膜におけるＧｅ含
有率よりも高いことが好ましい。一般に，Ｇｅの含有率
が高まるほどエッチングレートが高くなることが知られ
ている。よって，エッチング層におけるＧｅ含有率を高
めることにより，該エッチング層を優先的にエッチング
することができる。
チング層はＳｉ−Ｇｅ混晶薄膜よりなり，該エッチング
層におけるＧｅ含有率は上記半導体薄膜におけるＧｅ含
有率よりも高いことが好ましい。一般に，Ｇｅの含有率
が高まるほどエッチングレートが高くなることが知られ
ている。よって，エッチング層におけるＧｅ含有率を高
めることにより，該エッチング層を優先的にエッチング
することができる。
【００３１】次に，請求項３の発明のように，上記エッ
チング層の除去は，過酸化水素水，過酸化水素水と硫酸
との混合液，過酸化水素水とフッ酸との混合液より選択
されるいずれか一種以上であるエッチング剤を用いて行
うことが好ましい。過酸化水素水及び過酸化水素水と硫
酸との混合液は有害性が低く，取り扱いが容易である。
なお，上記エッチング剤として過酸化水素水または過酸
化水素水と硫酸との混合液を用いる場合には，エッチン
グ層としてＧｅ薄膜を用いることが好ましい。また，上
記エッチング剤として過酸化水素水とフッ酸との混合液
を用いる場合には，エッチング層としてＳｉ−Ｇｅ混晶
薄膜，Ｇｅ薄膜のいずれも使用することができる。
チング層の除去は，過酸化水素水，過酸化水素水と硫酸
との混合液，過酸化水素水とフッ酸との混合液より選択
されるいずれか一種以上であるエッチング剤を用いて行
うことが好ましい。過酸化水素水及び過酸化水素水と硫
酸との混合液は有害性が低く，取り扱いが容易である。
なお，上記エッチング剤として過酸化水素水または過酸
化水素水と硫酸との混合液を用いる場合には，エッチン
グ層としてＧｅ薄膜を用いることが好ましい。また，上
記エッチング剤として過酸化水素水とフッ酸との混合液
を用いる場合には，エッチング層としてＳｉ−Ｇｅ混晶
薄膜，Ｇｅ薄膜のいずれも使用することができる。
【００３２】次に，請求項４の発明のように，上記エッ
チング層の除去は酸素雰囲気中における熱処理により行
うことが好ましい。これにより，上記エッチング層がＧ
ｅ薄膜よりなる場合には，エッチングを気相中にて行う
ことができる。気相エッチングを利用することにより，
損傷を与えることなくエッチング層を除去することがで
きる。なお，上記エッチングは，減圧雰囲気で行うこと
が好ましい。これにより，Ｇｅと酸素との化合物（Ｇｅ
Ｏx ）の脱離が速やかに行われる。
チング層の除去は酸素雰囲気中における熱処理により行
うことが好ましい。これにより，上記エッチング層がＧ
ｅ薄膜よりなる場合には，エッチングを気相中にて行う
ことができる。気相エッチングを利用することにより，
損傷を与えることなくエッチング層を除去することがで
きる。なお，上記エッチングは，減圧雰囲気で行うこと
が好ましい。これにより，Ｇｅと酸素との化合物（Ｇｅ
Ｏx ）の脱離が速やかに行われる。
【００３３】次に，請求項５の発明のように，上記エッ
チング層はアンドープのＧｅ薄膜またはＳｉ−Ｇｅ混晶
薄膜であることが好ましい。これにより，本発明の効果
である，エッチング層から半導体薄膜へのドーパントの
拡散防止を確実に得ることができる。
チング層はアンドープのＧｅ薄膜またはＳｉ−Ｇｅ混晶
薄膜であることが好ましい。これにより，本発明の効果
である，エッチング層から半導体薄膜へのドーパントの
拡散防止を確実に得ることができる。
【００３４】次に，請求項６の発明のように，上記エッ
チング層はＰ，Ａｓ，Ｓｂの少なくとも一種をｎ型ドー
パントに用いたｎ型Ｇｅ薄膜またはＳｉ−Ｇｅ混晶薄膜
であることが好ましい。これにより，エッチング層のエ
ッチングレートを高めることができ，よってエッチング
時間を短くすることができる。なお，上記エッチング層
から半導体薄膜へのｎ型ドーパントの拡散を防ぐために
も，以下に示すごとくｎ型ドーパントの濃度は薄くする
ことが好ましい。
チング層はＰ，Ａｓ，Ｓｂの少なくとも一種をｎ型ドー
パントに用いたｎ型Ｇｅ薄膜またはＳｉ−Ｇｅ混晶薄膜
であることが好ましい。これにより，エッチング層のエ
ッチングレートを高めることができ，よってエッチング
時間を短くすることができる。なお，上記エッチング層
から半導体薄膜へのｎ型ドーパントの拡散を防ぐために
も，以下に示すごとくｎ型ドーパントの濃度は薄くする
ことが好ましい。
【００３５】次に，請求項７の発明のように，上記エッ
チング層におけるｎ型ドーパントの濃度は１０20ｃｍ-3
以下であることが好ましい。上記ドーパントの濃度がこ
の値より高い場合には，ｎ型ドーパントの半導体薄膜へ
の拡散量が増大し，該半導体薄膜の導電性が高まるた
め，電極または配線の相互間に設けた電気的絶縁領域の
絶縁が破れ，該電気的絶縁領域を介して電極または配線
の相互間で電荷の移動（電気信号のクロストーク）が発
生してしまうおそれがある。
チング層におけるｎ型ドーパントの濃度は１０20ｃｍ-3
以下であることが好ましい。上記ドーパントの濃度がこ
の値より高い場合には，ｎ型ドーパントの半導体薄膜へ
の拡散量が増大し，該半導体薄膜の導電性が高まるた
め，電極または配線の相互間に設けた電気的絶縁領域の
絶縁が破れ，該電気的絶縁領域を介して電極または配線
の相互間で電荷の移動（電気信号のクロストーク）が発
生してしまうおそれがある。
【００３６】また，エッチング層をｎ型Ｇｅ，またはＳ
ｉ−Ｇｅとした場合，可動部の電極をｎ型，配線をｐ型
とすることにより，上記エッチング層中のドーパント拡
散の影響を抑制することができる。なお，従来技術にお
いて示したＰＳＧ等におけるｎ型ドーパントの含有量
は，５ａｔｍ％程度と非常に大きな値を示す。
ｉ−Ｇｅとした場合，可動部の電極をｎ型，配線をｐ型
とすることにより，上記エッチング層中のドーパント拡
散の影響を抑制することができる。なお，従来技術にお
いて示したＰＳＧ等におけるｎ型ドーパントの含有量
は，５ａｔｍ％程度と非常に大きな値を示す。
【００３７】次に，請求項８の発明のように，上記エッ
チング層はＢ，Ｇａ，Ｉｎの少なくとも一種をｐ型ドー
パントに用いたｐ型Ｇｅ薄膜またはＳｉ−Ｇｅ混晶薄膜
であることが好ましい。上記エッチング層に含有される
ｐ型ドーパントはｐ型半導体を形成可能なドーパントで
ある。このため，上記半導体薄膜に対し，予め，電極ま
たは配線となる部分をｎ型半導体にて作製し，これらの
電極または配線の相互間にアンドープの状態の電気的絶
縁領域を作製した場合，該電極または配線の相互間に上
記エッチング層中のｐ型ドーパントが拡散する。このた
め，上記電気的絶縁領域が僅かながらｐ型を呈する。こ
れにより，上記可動部中にいわゆるｎｐｎ接合が形成さ
れ，電極または配線相互間の電気的絶縁性をより確実に
確保することができる。
チング層はＢ，Ｇａ，Ｉｎの少なくとも一種をｐ型ドー
パントに用いたｐ型Ｇｅ薄膜またはＳｉ−Ｇｅ混晶薄膜
であることが好ましい。上記エッチング層に含有される
ｐ型ドーパントはｐ型半導体を形成可能なドーパントで
ある。このため，上記半導体薄膜に対し，予め，電極ま
たは配線となる部分をｎ型半導体にて作製し，これらの
電極または配線の相互間にアンドープの状態の電気的絶
縁領域を作製した場合，該電極または配線の相互間に上
記エッチング層中のｐ型ドーパントが拡散する。このた
め，上記電気的絶縁領域が僅かながらｐ型を呈する。こ
れにより，上記可動部中にいわゆるｎｐｎ接合が形成さ
れ，電極または配線相互間の電気的絶縁性をより確実に
確保することができる。
【００３８】次に，請求項９の発明のように，上記エッ
チング層におけるｐ型ドーパントの濃度は１０20ｃｍ-3
以下であることが好ましい。これにより，エッチング層
のエッチングレートの低下が少なく，よってエッチング
時間を短くすることができる。
チング層におけるｐ型ドーパントの濃度は１０20ｃｍ-3
以下であることが好ましい。これにより，エッチング層
のエッチングレートの低下が少なく，よってエッチング
時間を短くすることができる。
【００３９】次に，請求項１０の発明のように，上記エ
ッチング層はＳｉ−Ｇｅ混晶薄膜よりなり，かつ該Ｓｉ
−Ｇｅ混晶薄膜におけるＧｅ含有率は２０ａｔｍ％以上
である，または，上記可動部となる半導体薄膜のＧｅ含
有率が８０ａｔｍ％以下であることが好ましい。これに
より，過酸化水素水，フッ酸によるエッチングを確実に
行うことができる。上記エッチング層におけるＧｅ含有
率が２０ａｔｍ％未満であり，上記半導体薄膜のＧｅ含
有率が８０ａｔｍ％を越えた場合には，可動部となる半
導体薄膜とエッチング層とのエッチングの選択比が小さ
くなり，可動部となる部分の半導体薄膜がエッチングさ
れてしまうおそれがある。
ッチング層はＳｉ−Ｇｅ混晶薄膜よりなり，かつ該Ｓｉ
−Ｇｅ混晶薄膜におけるＧｅ含有率は２０ａｔｍ％以上
である，または，上記可動部となる半導体薄膜のＧｅ含
有率が８０ａｔｍ％以下であることが好ましい。これに
より，過酸化水素水，フッ酸によるエッチングを確実に
行うことができる。上記エッチング層におけるＧｅ含有
率が２０ａｔｍ％未満であり，上記半導体薄膜のＧｅ含
有率が８０ａｔｍ％を越えた場合には，可動部となる半
導体薄膜とエッチング層とのエッチングの選択比が小さ
くなり，可動部となる部分の半導体薄膜がエッチングさ
れてしまうおそれがある。
【００４０】次に，請求項１１の発明のように，上記基
板には，エッチング層を選択形成するためのＳｉ酸化膜
またはＳｉ窒化膜よりなる選択成長用マスクを設けてな
ることが好ましい。
板には，エッチング層を選択形成するためのＳｉ酸化膜
またはＳｉ窒化膜よりなる選択成長用マスクを設けてな
ることが好ましい。
【００４１】これにより，エッチング層を必要な部分に
のみ選択的に形成することができる。また，上記選択成
長用マスクはエッチング層の選択的成長後，除去するこ
とも，そのまま残してその上に半導体薄膜を設けること
もできる。また，上記エッチング層を設けなくともよい
部分としては，例えば固定電極の固定部，可動部を基板
に対し支承する脚部を挙げることができる（後述の図１
（ｃ）参照）。上記固定部及び上記脚部は半導体薄膜を
設ける際のＣＶＤ法等において，該半導体薄膜と同時に
形成可能である。
のみ選択的に形成することができる。また，上記選択成
長用マスクはエッチング層の選択的成長後，除去するこ
とも，そのまま残してその上に半導体薄膜を設けること
もできる。また，上記エッチング層を設けなくともよい
部分としては，例えば固定電極の固定部，可動部を基板
に対し支承する脚部を挙げることができる（後述の図１
（ｃ）参照）。上記固定部及び上記脚部は半導体薄膜を
設ける際のＣＶＤ法等において，該半導体薄膜と同時に
形成可能である。
【００４２】なお，上記Ｓｉ酸化膜としては，Ｓｉ
Ｏ2 ，ＰＳＧ（リンガラス），ＡＳＧ（砒素ガラス），
ＢＳＧ（ボロンガラス），ＢＰＳＧ（ボロンフォスフォ
シリケートガラス）等を挙げることができる。また，上
記Ｓｉ窒化膜としては，ＳｉＮ，ＳｉＯＮ等を挙げるこ
とができる。
Ｏ2 ，ＰＳＧ（リンガラス），ＡＳＧ（砒素ガラス），
ＢＳＧ（ボロンガラス），ＢＰＳＧ（ボロンフォスフォ
シリケートガラス）等を挙げることができる。また，上
記Ｓｉ窒化膜としては，ＳｉＮ，ＳｉＯＮ等を挙げるこ
とができる。
【００４３】
実施形態例１ 本発明の実施形態例にかかる半導体マイクロマシンの製
造方法及びこれにより製造された半導体マイクロマシン
につき，図１〜図５を用いて説明する。なお，本例の半
導体マイクロマシンはマイクロマシニング技術により作
成された角速度センサである。
造方法及びこれにより製造された半導体マイクロマシン
につき，図１〜図５を用いて説明する。なお，本例の半
導体マイクロマシンはマイクロマシニング技術により作
成された角速度センサである。
【００４４】本例の半導体マイクロマシンは，図５に示
すごとく，基板１２と，該基板１２に間隙部を設けて対
向配置されると共に，針状体１５，１５０によって支持
された半導体薄膜からなる可動部１３とを有する。そし
て，上記可動部１３内には複数の電極または配線とを設
けてあり，かつ，これらの間には電気的絶縁領域１６０
が設けてある。
すごとく，基板１２と，該基板１２に間隙部を設けて対
向配置されると共に，針状体１５，１５０によって支持
された半導体薄膜からなる可動部１３とを有する。そし
て，上記可動部１３内には複数の電極または配線とを設
けてあり，かつ，これらの間には電気的絶縁領域１６０
が設けてある。
【００４５】そして，図１〜図４に示すごとく，上記半
導体マイクロマシン１を製造するに当たっては，上記基
板１２に対してＧｅ薄膜よりなるエッチング層５５を形
成する。次に，上記エッチング層５５に対しＳｉよりな
る半導体薄膜５７（Ｓｉ薄膜）を形成する。次に，上記
半導体薄膜５７にドーパントを選択ドーピングする。な
お，この時に内部応力緩和のため，熱処理を施してもよ
い。
導体マイクロマシン１を製造するに当たっては，上記基
板１２に対してＧｅ薄膜よりなるエッチング層５５を形
成する。次に，上記エッチング層５５に対しＳｉよりな
る半導体薄膜５７（Ｓｉ薄膜）を形成する。次に，上記
半導体薄膜５７にドーパントを選択ドーピングする。な
お，この時に内部応力緩和のため，熱処理を施してもよ
い。
【００４６】次に，フォトリソエッチングで上記半導体
薄膜５７をパターニングして，少なくともエッチング剤
導入用の導入孔５７９と，複数の電極（即ち，駆動用電
極部１６１と検出用電極部１６２）または配線１５９及
び電気的絶縁領域１６０を有する可動部１３と，該可動
部１３を支持する針状体１５，１５０とを形成する。次
に，上記エッチング層５５を除去することにより，上記
間隙部１１を形成すると共に上記半導体薄膜５７を可動
部１３として形成する。
薄膜５７をパターニングして，少なくともエッチング剤
導入用の導入孔５７９と，複数の電極（即ち，駆動用電
極部１６１と検出用電極部１６２）または配線１５９及
び電気的絶縁領域１６０を有する可動部１３と，該可動
部１３を支持する針状体１５，１５０とを形成する。次
に，上記エッチング層５５を除去することにより，上記
間隙部１１を形成すると共に上記半導体薄膜５７を可動
部１３として形成する。
【００４７】次に，上記半導体マイクロマシン１の詳細
な構造につき説明する。図５に示すごとく，本例の半導
体マイクロマシン１は，基板１２と，該基板１２に間隙
部を設けて対向配置されると共に，針状体１５，１５０
によって支持された可動部１３とよりなる。上記可動部
１３内には駆動用電極部１６１と検出用電極部１６２と
配線１５９とが設けてなり，かつ，これらの間には電気
的絶縁領域１６０が設けてある。
な構造につき説明する。図５に示すごとく，本例の半導
体マイクロマシン１は，基板１２と，該基板１２に間隙
部を設けて対向配置されると共に，針状体１５，１５０
によって支持された可動部１３とよりなる。上記可動部
１３内には駆動用電極部１６１と検出用電極部１６２と
配線１５９とが設けてなり，かつ，これらの間には電気
的絶縁領域１６０が設けてある。
【００４８】なお，上記駆動用電極部１６１の少なくと
も一つを可動部１３の基板１２に対し平行方向への振動
検出用電極として用いることも可能である。また，他に
平行方向への振動検出用電極を可動部内及び固定部に形
成してもよい。また，上記可動部１３の両側には，基板
１２に固定された一対の固定部１７が設けてある。
も一つを可動部１３の基板１２に対し平行方向への振動
検出用電極として用いることも可能である。また，他に
平行方向への振動検出用電極を可動部内及び固定部に形
成してもよい。また，上記可動部１３の両側には，基板
１２に固定された一対の固定部１７が設けてある。
【００４９】上記可動部１３の両側には櫛形の駆動用電
極部１６１が設けてある。また，上記固定部１７には，
上記駆動用電極部１６１と相互にかみあうように配置さ
れる櫛形の固定部側駆動用電極部１７１が設けてある。
なお，上記駆動用電極部１６１と固定部側駆動用電極部
１７１との間には，微細な間隙１７８が設けてなる。
極部１６１が設けてある。また，上記固定部１７には，
上記駆動用電極部１６１と相互にかみあうように配置さ
れる櫛形の固定部側駆動用電極部１７１が設けてある。
なお，上記駆動用電極部１６１と固定部側駆動用電極部
１７１との間には，微細な間隙１７８が設けてなる。
【００５０】また，上記針状体１５，１５０は図示を略
した支持部によって上記基板１２に対し固定されてな
る。上記配線１５９は，上記駆動用電極部１６１，上記
検出用電極部１６２と上記針状体１５との間を連結する
よう設けてある。
した支持部によって上記基板１２に対し固定されてな
る。上記配線１５９は，上記駆動用電極部１６１，上記
検出用電極部１６２と上記針状体１５との間を連結する
よう設けてある。
【００５１】また，図２（ｂ），図４（ｂ）に示すごと
く，上記基板１２には上記可動部１３における検出用電
極部１６２に対面する位置に，基板１２と可動部１３と
の間の間隙部１１の距離を検出するための距離検出用電
極１８を配設してなる。なお，上記針状体１５の端部に
は電極パッド１５８が設けてなり，該電極パッド１５８
は駆動回路または検出回路に接続されている。また，上
記針状体１５０は上記可動部１３を支承するだけの役割
を負っている。
く，上記基板１２には上記可動部１３における検出用電
極部１６２に対面する位置に，基板１２と可動部１３と
の間の間隙部１１の距離を検出するための距離検出用電
極１８を配設してなる。なお，上記針状体１５の端部に
は電極パッド１５８が設けてなり，該電極パッド１５８
は駆動回路または検出回路に接続されている。また，上
記針状体１５０は上記可動部１３を支承するだけの役割
を負っている。
【００５２】次に，本例にかかる半導体マイクロマシン
１の製造方法につき，図１〜図４を用いて詳細に説明す
る。なお，図１及び図２にかかる図面は，半導体マイク
ロマシン１を図５における横方向，すなわちＡ−Ａ線に
て切断した断面で，その製造プロセスを示すものであ
る。また，図３及び図４はそれぞれ図１及び図２に対応
した製造プロセスを説明する図であるが，半導体マイク
ロマシン１を図５における縦方向，すなわちＢ−Ｂ線に
て切断した断面で説明した図面である。
１の製造方法につき，図１〜図４を用いて詳細に説明す
る。なお，図１及び図２にかかる図面は，半導体マイク
ロマシン１を図５における横方向，すなわちＡ−Ａ線に
て切断した断面で，その製造プロセスを示すものであ
る。また，図３及び図４はそれぞれ図１及び図２に対応
した製造プロセスを説明する図であるが，半導体マイク
ロマシン１を図５における縦方向，すなわちＢ−Ｂ線に
て切断した断面で説明した図面である。
【００５３】まず，図１（ａ），図３（ａ）に示すごと
く，ｐ型シリコン単結晶よりなる基板１２に距離検出用
電極１８等を設ける。この距離検出用電極１８等は，フ
ォトリソ工程により形成したレジストパターンをマスク
にして，イオン注入により所定部分にｎ型ドーパントで
あるリンをドーピングすることにより作製する。これが
半導体マイクロマシン１における基板１２となる。
く，ｐ型シリコン単結晶よりなる基板１２に距離検出用
電極１８等を設ける。この距離検出用電極１８等は，フ
ォトリソ工程により形成したレジストパターンをマスク
にして，イオン注入により所定部分にｎ型ドーパントで
あるリンをドーピングすることにより作製する。これが
半導体マイクロマシン１における基板１２となる。
【００５４】次に，上記基板１２をＯ2 雰囲気中にて加
熱・酸化させ，その表面に厚さ１０００Åのシリコン酸
化膜５３を設ける。なお，上記シリコン酸化膜５３は距
離検出用電極１８等を保護するために設けてなる。
熱・酸化させ，その表面に厚さ１０００Åのシリコン酸
化膜５３を設ける。なお，上記シリコン酸化膜５３は距
離検出用電極１８等を保護するために設けてなる。
【００５５】次に，図１（ａ），図３（ａ）に示すごと
く，基板１２及びシリコン酸化膜５３の表面にＳｉ
Ｈ4 ，ＮＨ3 を原料ガスとして，Ｐ−ＣＶＤ（プラズマ
化学気相成長）法により，シリコン窒化膜よりなる厚さ
３０００Åのエッチングストッパ層５４を設ける。な
お，このエッチングストッパ層５４及びＳｉＯ2 膜５３
はなくてもよい。次に，上記エッチングストッパ層５４
に対し，ＧｅＨ4 を原料ガスとしたＰ−ＣＶＤ法によ
り，Ｇｅ薄膜よりなる厚さ２μｍのエッチング層を形成
する。なお，エッチングストッパ層５４，ＳｉＯ2 膜５
３がない時は，アンドープのＧｅ薄膜を通常のＣＶＤ法
により形成することが好ましい。
く，基板１２及びシリコン酸化膜５３の表面にＳｉ
Ｈ4 ，ＮＨ3 を原料ガスとして，Ｐ−ＣＶＤ（プラズマ
化学気相成長）法により，シリコン窒化膜よりなる厚さ
３０００Åのエッチングストッパ層５４を設ける。な
お，このエッチングストッパ層５４及びＳｉＯ2 膜５３
はなくてもよい。次に，上記エッチングストッパ層５４
に対し，ＧｅＨ4 を原料ガスとしたＰ−ＣＶＤ法によ
り，Ｇｅ薄膜よりなる厚さ２μｍのエッチング層を形成
する。なお，エッチングストッパ層５４，ＳｉＯ2 膜５
３がない時は，アンドープのＧｅ薄膜を通常のＣＶＤ法
により形成することが好ましい。
【００５６】次に，図１（ｂ），図３（ｂ）に示すごと
く，フォトリソ工程によりレジストパターンを形成し，
該レジストパターンをマスクとして，上記シリコン酸化
膜５３，エッチングストッパ層５４，エッチング層５５
を貫通するコンタクトホール５００をエッチングにより
形成する。
く，フォトリソ工程によりレジストパターンを形成し，
該レジストパターンをマスクとして，上記シリコン酸化
膜５３，エッチングストッパ層５４，エッチング層５５
を貫通するコンタクトホール５００をエッチングにより
形成する。
【００５７】次に，図１（ｃ），図３（ｃ）に示すごと
く，上記エッチング層５５の表面にＳｉＨ4 を原料ガス
としたＬＰ−ＣＶＤ法により，多結晶Ｓｉ薄膜よりなる
厚さ２μｍの半導体薄膜５７を設ける。上記半導体薄膜
５７は本例の半導体マイクロマシン１における，可動部
１３，針状体１５，１５０等となる。この時，上記コン
タクトホール５００内に対しても上記半導体薄膜５７と
一体化した脚部５５９が形成される。この部分は上記半
導体マイクロマシン１において，針状体１５，１５０を
支える支持部となる。
く，上記エッチング層５５の表面にＳｉＨ4 を原料ガス
としたＬＰ−ＣＶＤ法により，多結晶Ｓｉ薄膜よりなる
厚さ２μｍの半導体薄膜５７を設ける。上記半導体薄膜
５７は本例の半導体マイクロマシン１における，可動部
１３，針状体１５，１５０等となる。この時，上記コン
タクトホール５００内に対しても上記半導体薄膜５７と
一体化した脚部５５９が形成される。この部分は上記半
導体マイクロマシン１において，針状体１５，１５０を
支える支持部となる。
【００５８】次に，上記半導体薄膜５７に対し，フォト
リソ工程によりレジストパターンを形成し，該レジスト
パターンをマスクとして，ドーパントであるリンをイオ
ン注入によりドーピングする。このドーピングにより半
導体マイクロマシン１において，検出用電極部１６２，
駆動用電極部１６１，固定部側駆動用電極部１７１とし
て作用するドーピング領域５６１，５６２，５７１を上
記半導体薄膜５７に作成することができる。また，この
時，針状体１５及び配線１５９となる部分も同様にして
作成する。
リソ工程によりレジストパターンを形成し，該レジスト
パターンをマスクとして，ドーパントであるリンをイオ
ン注入によりドーピングする。このドーピングにより半
導体マイクロマシン１において，検出用電極部１６２，
駆動用電極部１６１，固定部側駆動用電極部１７１とし
て作用するドーピング領域５６１，５６２，５７１を上
記半導体薄膜５７に作成することができる。また，この
時，針状体１５及び配線１５９となる部分も同様にして
作成する。
【００５９】また，上記ドーピング領域５６１，５６２
の相互間はアンドープの状態のままとして放置したアン
ドープ領域５６０とする。この部分は，完成した半導体
マイクロマシン１においては電気的絶縁領域１６０とし
て作用する部分である。
の相互間はアンドープの状態のままとして放置したアン
ドープ領域５６０とする。この部分は，完成した半導体
マイクロマシン１においては電気的絶縁領域１６０とし
て作用する部分である。
【００６０】次に，これら基板１２をアニール炉を用い
て，窒素雰囲気中で温度１０００℃，３０分にて熱処理
を行う。これにより，上記加工において発生した半導体
薄膜５７の内部応力を緩和することができ，また，該半
導体薄膜５７に含まれるドーパントを活性化させること
ができる。
て，窒素雰囲気中で温度１０００℃，３０分にて熱処理
を行う。これにより，上記加工において発生した半導体
薄膜５７の内部応力を緩和することができ，また，該半
導体薄膜５７に含まれるドーパントを活性化させること
ができる。
【００６１】次に，図２（ａ），図４（ａ）に示すごと
く，上記半導体薄膜５７に対してフォトリソエッチング
を行ってレジストパターンを形成し，上記レジストパタ
ーンをマスクとしてＲＩＥによる異方性エッチングを行
う。これにより，可動部１３，該可動部１３の側面に設
けられた駆動用電極部１６１，針状体１５，１５０，固
定部１７，固定部側駆動用電極部１７１となる部分を成
形する。なお，可動部１３には，後述するエッチング剤
を導入する孔として，４μｍ四方程度の導入孔５７９が
多数設けられている。
く，上記半導体薄膜５７に対してフォトリソエッチング
を行ってレジストパターンを形成し，上記レジストパタ
ーンをマスクとしてＲＩＥによる異方性エッチングを行
う。これにより，可動部１３，該可動部１３の側面に設
けられた駆動用電極部１６１，針状体１５，１５０，固
定部１７，固定部側駆動用電極部１７１となる部分を成
形する。なお，可動部１３には，後述するエッチング剤
を導入する孔として，４μｍ四方程度の導入孔５７９が
多数設けられている。
【００６２】次に，エッチング層５５に対してエッチン
グ処理を施す。上記エッチング処理に当たっては，エッ
チング剤として過酸化水素水を用いてなる。上記エッチ
ング処理により，エッチング剤は半導体薄膜５７をエッ
チング除去した領域より半導体薄膜５７の下方のエッチ
ング層５５に侵入し，該エッチング層５５を侵食する。
これにより，図２（ｂ），図４（ｂ）に示すごとく，上
記半導体薄膜５７と基板１２との間に空隙部１１が形成
される。その後，上記基板１２を純水洗浄した後，アル
コール（ＩＰＡ）置換，乾燥して，半導体マイクロマシ
ン１を得た。
グ処理を施す。上記エッチング処理に当たっては，エッ
チング剤として過酸化水素水を用いてなる。上記エッチ
ング処理により，エッチング剤は半導体薄膜５７をエッ
チング除去した領域より半導体薄膜５７の下方のエッチ
ング層５５に侵入し，該エッチング層５５を侵食する。
これにより，図２（ｂ），図４（ｂ）に示すごとく，上
記半導体薄膜５７と基板１２との間に空隙部１１が形成
される。その後，上記基板１２を純水洗浄した後，アル
コール（ＩＰＡ）置換，乾燥して，半導体マイクロマシ
ン１を得た。
【００６３】次に，本例における作用効果につき説明す
る。本例にかかる製造方法においては，上記エッチング
層５５はＧｅ薄膜よりなる。よって，上記エッチング層
５５は，半導体薄膜５７に対してドーパントとして作用
する物質を殆ど含有しておらず，エッチング層５５から
半導体薄膜５７へのドーパント拡散現象が生じない。
る。本例にかかる製造方法においては，上記エッチング
層５５はＧｅ薄膜よりなる。よって，上記エッチング層
５５は，半導体薄膜５７に対してドーパントとして作用
する物質を殆ど含有しておらず，エッチング層５５から
半導体薄膜５７へのドーパント拡散現象が生じない。
【００６４】このため，上記可動部１３内に設けた駆動
用電極部１６１と検出用電極部１６２と配線１５９との
相互間に設けられた電気的絶縁領域１６０に対し，余分
なドーパントが入り込むことを防止することができる。
従って，上記電気的絶縁領域１６２における導電率を低
く保つことができる。よって，電極または配線の相互間
において絶縁性の確保された半導体マイクロマシン１を
得ることができる。なお，上記電極パッドと各電極を接
続する配線は上記基板へのイオン注入で形成したが，ｎ
型領域，半導体薄膜５７にイオン注入でｎ型にした配線
または電極パッドに用いる金属薄膜等を用いてもよい。
用電極部１６１と検出用電極部１６２と配線１５９との
相互間に設けられた電気的絶縁領域１６０に対し，余分
なドーパントが入り込むことを防止することができる。
従って，上記電気的絶縁領域１６２における導電率を低
く保つことができる。よって，電極または配線の相互間
において絶縁性の確保された半導体マイクロマシン１を
得ることができる。なお，上記電極パッドと各電極を接
続する配線は上記基板へのイオン注入で形成したが，ｎ
型領域，半導体薄膜５７にイオン注入でｎ型にした配線
または電極パッドに用いる金属薄膜等を用いてもよい。
【００６５】従って，本例によれば，可動部１３内の各
電極または配線が確実に電気的絶縁領域１６０により電
気的に区画された，半導体マイクロマシン１の製造方法
を提供することができる。
電極または配線が確実に電気的絶縁領域１６０により電
気的に区画された，半導体マイクロマシン１の製造方法
を提供することができる。
【００６６】実施形態例２ 本例は，基板に対し，エッチング層を選択形成させるた
めのＳｉ酸化膜よりなる選択成長用マスクを設けてな
る，半導体マイクロマシンの製造方法である。まず，実
施形態例１と同様の方法により距離検出用電極１８等を
基板１２に設ける。次いで，図６（ａ）に示すごとく，
上記基板１２の表面に対し，酸素雰囲気中での熱処理に
より，ＳｉＯ2 膜を形成し，フォトリソエッチング工程
によりレジストマスクを形成し，これをマスクとしてＲ
ＩＥにより，ＳｉＯ2 膜をエッチングする。これによ
り，選択成長用マスク５７０を形成する。
めのＳｉ酸化膜よりなる選択成長用マスクを設けてな
る，半導体マイクロマシンの製造方法である。まず，実
施形態例１と同様の方法により距離検出用電極１８等を
基板１２に設ける。次いで，図６（ａ）に示すごとく，
上記基板１２の表面に対し，酸素雰囲気中での熱処理に
より，ＳｉＯ2 膜を形成し，フォトリソエッチング工程
によりレジストマスクを形成し，これをマスクとしてＲ
ＩＥにより，ＳｉＯ2 膜をエッチングする。これによ
り，選択成長用マスク５７０を形成する。
【００６７】次に，図６（ｂ）に示すごとく，ＧｅＨ4
を原料として，ＬＰ−ＣＶＤ法により，エッチング層５
５を設ける。この時，上記選択成長用マスク５７０を設
けた部分にはエッチング層５５が形成されないため，縦
孔状のコンタクトホール５００となる。上記エッチング
層５５の形成は，ＧｅＨ4 の熱分解による選択成長を用
いており，上記ＧｅＨ4 の熱分解による反応を用いる手
段，例えばガスソース分子線エピタキシー（ＧＳ−ＭＢ
Ｅ），常圧ＣＶＤを用いてもよい。
を原料として，ＬＰ−ＣＶＤ法により，エッチング層５
５を設ける。この時，上記選択成長用マスク５７０を設
けた部分にはエッチング層５５が形成されないため，縦
孔状のコンタクトホール５００となる。上記エッチング
層５５の形成は，ＧｅＨ4 の熱分解による選択成長を用
いており，上記ＧｅＨ4 の熱分解による反応を用いる手
段，例えばガスソース分子線エピタキシー（ＧＳ−ＭＢ
Ｅ），常圧ＣＶＤを用いてもよい。
【００６８】次に，図６（ｃ）に示すごとく，上記コン
タクトホール５００内に残留した上記選択成長用マスク
５７０をフッ酸によるエッチングにより取り除く。次い
で，上記エッチング層５５に対し半導体薄膜を形成し，
選択ドーピング及び熱処理を施し，次いで該半導体薄膜
にエッチング剤の導入孔，可動部，針状体とを形成す
る。その後は，エッチング層を除去し，間隙部と共に上
記半導体薄膜を可動部となす。以上により半導体マイク
ロマシン１を得た。その他は実施形態例１と同様であ
る。
タクトホール５００内に残留した上記選択成長用マスク
５７０をフッ酸によるエッチングにより取り除く。次い
で，上記エッチング層５５に対し半導体薄膜を形成し，
選択ドーピング及び熱処理を施し，次いで該半導体薄膜
にエッチング剤の導入孔，可動部，針状体とを形成す
る。その後は，エッチング層を除去し，間隙部と共に上
記半導体薄膜を可動部となす。以上により半導体マイク
ロマシン１を得た。その他は実施形態例１と同様であ
る。
【００６９】本例の製造方法によれば，コンタクトホー
ルを選択成長により形成できるので，高アスペクト比で
コンタクトホールを形成したエッチング層を得ることが
できる。その他は，実施形態例１と同様の作用効果を有
する。
ルを選択成長により形成できるので，高アスペクト比で
コンタクトホールを形成したエッチング層を得ることが
できる。その他は，実施形態例１と同様の作用効果を有
する。
【００７０】
【発明の効果】上記のごとく，本発明によれば，本例に
よれば，可動部１３内の各電極または配線が確実に電気
的絶縁領域１６０により電気的に区画された，半導体マ
イクロマシン１の製造方法を提供することができる。
よれば，可動部１３内の各電極または配線が確実に電気
的絶縁領域１６０により電気的に区画された，半導体マ
イクロマシン１の製造方法を提供することができる。
【図１】実施形態例１にかかる，半導体マイクロマシン
の製造方法を示す説明図。
の製造方法を示す説明図。
【図２】実施形態例１にかかる，図１に続く半導体マイ
クロマシンの製造方法を示す説明図。
クロマシンの製造方法を示す説明図。
【図３】実施形態例１にかかる，半導体マイクロマシン
の製造方法を示す説明図。
の製造方法を示す説明図。
【図４】実施形態例１にかかる，図３に続く半導体マイ
クロマシンの製造方法を示す説明図。
クロマシンの製造方法を示す説明図。
【図５】実施形態例１にかかる，半導体マイクロマシン
の平面説明図。
の平面説明図。
【図６】実施形態例２にかかる，半導体マイクロマシン
の製造方法を示す説明図。
の製造方法を示す説明図。
【図７】従来例にかかる半導体マイクロマシを示す説明
図。
図。
１．．．半導体マイクロマシン， １１．．．間隙部， １２．．．基板， １３．．．可動部， １５，１５０．．．針状体， １５９．．．配線， １６０．．．電気的絶縁領域， １６２．．．検出用電極部， １８．．．距離検出用電極， ５５．．．エッチング層， ５７．．．半導体薄膜， ５７０．．．選択成長用マスク， ５７９．．．導入孔，
Claims (11)
- 【請求項１】 基板と，該基板に間隙部を設けて対向配
置されると共に，針状体によって支持された半導体薄膜
からなる可動部とを有すると共に，上記可動部内には複
数の電極または配線を設けてあり，かつ，これらの間に
は電気的絶縁領域が設けてある半導体マイクロマシンの
製造方法において，上記基板に対してＧｅ薄膜またはＳ
ｉ−Ｇｅ混晶薄膜よりなるエッチング層を形成する第一
工程と，上記エッチング層に対し第四族元素（Ｓｉ，Ｇ
ｅ，Ｃの少なくともひとつ）よりなる半導体薄膜を形成
する第二工程と，上記半導体薄膜にドーパントを選択ド
ーピングする第三工程と，フォトリソエッチングで上記
半導体薄膜をパターニングして，少なくともエッチング
剤導入用の導入孔と，複数の電極または配線及び電気的
絶縁領域を有する可動部と，該可動部を支持する針状体
とを形成する第四工程と，上記エッチング層を除去する
ことにより，上記間隙部を形成すると共に上記半導体薄
膜を可動部として形成する第五工程とを有すること特徴
とする半導体マイクロマシンの製造方法。 - 【請求項２】 請求項１において，上記エッチング層は
Ｓｉ−Ｇｅ混晶薄膜よりなり，該エッチング層における
Ｇｅ含有率は上記半導体薄膜におけるＧｅ含有率よりも
高いことを特徴とする半導体マイクロマシンの製造方
法。 - 【請求項３】 請求項１または２において，上記エッチ
ング層の除去は，過酸化水素水，過酸化水素水と硫酸と
の混合液，過酸化水素水とフッ酸との混合液より選択さ
れるいずれか一種以上であるエッチング剤を用いて行う
ことを特徴とする半導体マイクロマシンの製造方法。 - 【請求項４】 請求項１または２において，上記エッチ
ング層の除去は酸素雰囲気中における熱処理により行う
ことを特徴とする半導体マイクロマシンの製造方法。 - 【請求項５】 請求項１〜４のいずれか一項において，
上記エッチング層はアンドープのＧｅ薄膜またはＳｉ−
Ｇｅ混晶薄膜であることを特徴とする半導体マイクロマ
シンの製造方法。 - 【請求項６】 請求項１〜４のいずれか一項において，
上記エッチング層はＰ，Ａｓ，Ｓｂの少なくとも一種を
ｎ型ドーパントに用いたｎ型Ｇｅ薄膜またはＳｉ−Ｇｅ
混晶薄膜であることを特徴とする半導体マイクロマシン
の製造方法。 - 【請求項７】 請求項６において，上記エッチング層に
おけるｎ型ドーパントの濃度は１０20ｃｍ-3以下である
ことを特徴とする半導体マイクロマシンの製造方法。 - 【請求項８】 請求項１〜４のいずれか一項において，
上記エッチング層はＢ，Ｇａ，Ｉｎの少なくとも一種を
ｐ型ドーパントに用いたｐ型Ｇｅ薄膜またはＳｉ−Ｇｅ
混晶薄膜であることを特徴とする半導体マイクロマシン
の製造方法。 - 【請求項９】 請求項８において，上記エッチング層に
おけるｐ型ドーパントの濃度は１０20ｃｍ-3以下である
ことを特徴とする半導体マイクロマシンの製造方法。 - 【請求項１０】 請求項１〜９のいずれか一項におい
て，上記エッチング層はＳｉ−Ｇｅ混晶薄膜よりなり，
かつ該Ｓｉ−Ｇｅ混晶薄膜におけるＧｅ含有率は２０ａ
ｔｍ％以上である，または，上記可動部となる半導体薄
膜のＧｅ含有率が８０ａｔｍ％以下であることを特徴と
する半導体マイクロマシンの製造方法。 - 【請求項１１】 請求項１〜１０のいずれか一項におい
て，上記基板には，エッチング層を選択形成するための
Ｓｉ酸化膜またはＳｉ窒化膜よりなる選択成長用マスク
を設けてなることを特徴とする半導体マイクロマシンの
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032963A JPH10223914A (ja) | 1997-01-31 | 1997-01-31 | 半導体マイクロマシンの製造方法 |
| GB9726734A GB2320571B (en) | 1996-12-20 | 1997-12-18 | Semiconductor micromachine and manufacturing method thereof |
| US08/994,759 US6190571B1 (en) | 1996-12-20 | 1997-12-19 | Semiconductor micromachine and manufacturing method thereof |
| DE19756849A DE19756849A1 (de) | 1996-12-20 | 1997-12-19 | Halbleitermikromaschine und Herstellungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032963A JPH10223914A (ja) | 1997-01-31 | 1997-01-31 | 半導体マイクロマシンの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223914A true JPH10223914A (ja) | 1998-08-21 |
Family
ID=12373581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032963A Pending JPH10223914A (ja) | 1996-12-20 | 1997-01-31 | 半導体マイクロマシンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223914A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1173893A2 (en) * | 1999-01-15 | 2002-01-23 | The Regents Of The University Of California | Polycrystalline silicon germanium films for forming micro-electromechanical systems |
| KR100373739B1 (ko) * | 2001-05-07 | 2003-02-26 | 조동일 | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 |
| JP2005003200A (ja) * | 2003-06-11 | 2005-01-06 | Lg Electron Inc | マイクロアクチュエータ及びその製造方法並びにマイクロ作動バルブ |
| JP2008114363A (ja) * | 2006-09-27 | 2008-05-22 | Commiss Energ Atom | 平面基板上に電気機械部品を製造する方法 |
-
1997
- 1997-01-31 JP JP9032963A patent/JPH10223914A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1173893A2 (en) * | 1999-01-15 | 2002-01-23 | The Regents Of The University Of California | Polycrystalline silicon germanium films for forming micro-electromechanical systems |
| JP2002534285A (ja) * | 1999-01-15 | 2002-10-15 | ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア | マイクロ電子機械システムを形成するための多結晶シリコンゲルマニウム膜 |
| EP1173893A4 (en) * | 1999-01-15 | 2007-08-01 | Univ California | POLYSILICIUM-GERMANIUM FILMS FOR PERFORMING MICRO-ELECTROMECHANICAL SYSTEMS |
| KR100373739B1 (ko) * | 2001-05-07 | 2003-02-26 | 조동일 | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 |
| JP2005003200A (ja) * | 2003-06-11 | 2005-01-06 | Lg Electron Inc | マイクロアクチュエータ及びその製造方法並びにマイクロ作動バルブ |
| JP2008114363A (ja) * | 2006-09-27 | 2008-05-22 | Commiss Energ Atom | 平面基板上に電気機械部品を製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190571B1 (en) | Semiconductor micromachine and manufacturing method thereof | |
| US6076404A (en) | Micromechanical sensor including a single-crystal silicon support | |
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| JP3367113B2 (ja) | 加速度センサ | |
| JPH0114711B2 (ja) | ||
| JP3616659B2 (ja) | マイクロメカニックセンサおよびその製造方法 | |
| JP2007127658A (ja) | 回転レートセンサの製造方法 | |
| JPH07198747A (ja) | 結晶性材料からなる加速度センサおよびこの加速度センサの製造方法 | |
| KR100348177B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
| JP4397440B2 (ja) | 半導体基板の空洞の上に横たわる単結晶部材を有する半導体構造を形成するためのプロセス | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| JPH10223914A (ja) | 半導体マイクロマシンの製造方法 | |
| JP3173502B2 (ja) | 可動部を有する半導体装置の処理方法 | |
| EP0740849B1 (en) | Method of forming a silicon-on-insulator (soi) material having a high degree of thickness uniformity | |
| JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
| JPH0472190B2 (ja) | ||
| JP4476549B2 (ja) | 薄膜構造体の製造方法、及び加速度センサの製造方法 | |
| JPH10209471A (ja) | 半導体マイクロマシン及びその製造方法 | |
| JP3633555B2 (ja) | 半導体力学量センサ | |
| JP3551745B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH10178183A (ja) | 半導体慣性センサ及びその製造方法 | |
| KR102250895B1 (ko) | 반도체 소자의 제조방법 | |
| JP3477924B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH10117026A (ja) | シリコン微細機械素子の製造方法 | |
| JPH06196721A (ja) | 半導体加速度センサ及びその製造方法 |