Nothing Special   »   [go: up one dir, main page]

JPH10177186A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10177186A
JPH10177186A JP33924996A JP33924996A JPH10177186A JP H10177186 A JPH10177186 A JP H10177186A JP 33924996 A JP33924996 A JP 33924996A JP 33924996 A JP33924996 A JP 33924996A JP H10177186 A JPH10177186 A JP H10177186A
Authority
JP
Japan
Prior art keywords
electrode
video signal
liquid crystal
scanning signal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33924996A
Other languages
Japanese (ja)
Inventor
Takashi Isoda
高志 磯田
Nobuyuki Ishige
信幸 石毛
Minoru Hiroshima
實 廣島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP33924996A priority Critical patent/JPH10177186A/en
Publication of JPH10177186A publication Critical patent/JPH10177186A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a liquid crystal display device having nonlinear element, which does not bring increase of production stages, by connecting the gate electrode formed simultaneously with pixel electrode to drain electrode through the contact holes formed at protective film. SOLUTION: The gate electrode ITO are formed of the same material as the material of the pixel electrodes ITO and simultaneously with the formation of the pixel electrodes ITO in the regions of the front surfaces of the protective films 38 where the nonlinear elements NR on the respective sides with respect to scanning signal wirings Gi are formed. The gate electrodes ITO are connected to the drain electrodes of the respective nonlinear elements NR through the contact holes TH in these elements. The contact holes TH are formed simultaneously with the formation of the contact holes TH for connecting the pixel electrodes ITO and the source electrodes of thin-film transistors TFTs in a display section. The formation of the nonlinear elements NR without increasing the production constitution is, therefore, made possible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブマトリクス型の液晶表示装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly to an active matrix type liquid crystal display.

【0002】[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置
は、液晶を介して互いに対向配置される一対の透明基板
のうち一方の透明基板の液晶側の面に、x方向に延在し
y方向に並設される走査信号配線と、これら各走査信号
配線と絶縁されてy方向に延在しx方向に並設される映
像信号配線とが形成され、これら各信号配線によって囲
まれる矩形状の各領域が画素領域として構成されてい
る。
2. Description of the Related Art An active matrix type liquid crystal display device extends in the x direction and is arranged in the y direction on a liquid crystal side surface of one of a pair of transparent substrates disposed opposite to each other via a liquid crystal. Scanning signal lines to be provided, and video signal lines extending in the y-direction and insulated from each of the scanning signal lines, are formed in parallel with each other in the x-direction, and rectangular regions surrounded by these signal lines are formed. Are configured as pixel regions.

【0003】そして、これら各画素領域には、走査信号
配線からの走査信号(電圧)によってオンされる薄膜ト
ランジスタと、このオンされた薄膜トランジスタを介し
て映像信号線からの映像信号(電圧)が印加される画素
電極とが備えられている。
To each of these pixel regions, a thin film transistor turned on by a scanning signal (voltage) from a scanning signal line and a video signal (voltage) from a video signal line are applied via the turned on thin film transistor. Pixel electrodes.

【0004】一方、このような液晶表示装置において、
各薄膜トランジスタは走査信号配線あるいは映像信号配
線を通して何らかの原因によって印加される静電気によ
って容易に特性が変化してしまうことから、いわゆる静
電気保護回路が備えられたものが知られるに到ってい
る。
On the other hand, in such a liquid crystal display device,
Since the characteristics of each thin film transistor are easily changed by static electricity applied for some reason through the scanning signal wiring or the video signal wiring, those having a so-called static electricity protection circuit have been known.

【0005】すなわち、画素領域の集まりで構成される
表示部の周辺部であって、液晶が充填されている部分
に、該表示部を囲むようにして無終端の共通配線が形成
され、この共通線と各走査信号配線および各映像信号配
線とを、それぞれの交差部において非線形素子を介して
互いに接続させることによって前記静電気保護回路を形
成している。このような静電気保護回路は、走査信号配
線あるいは映像信号配線から静電気が飛び込んできて
も、該非線形素子を介して前記共通配線に分散されてし
まうことになり、薄膜トランジスタを保護できるように
なる。
That is, in the peripheral portion of the display section composed of a group of pixel areas, and in a portion filled with liquid crystal, an unterminated common line is formed so as to surround the display section. The scanning signal wiring and the video signal wiring are connected to each other via non-linear elements at respective intersections to form the electrostatic protection circuit. In such an electrostatic protection circuit, even if static electricity enters from the scanning signal wiring or the video signal wiring, the static electricity is distributed to the common wiring via the nonlinear element, and the thin film transistor can be protected.

【0006】この場合、前記非線形素子は、その製造に
よって工程数を増大させないため、薄膜トランジスタと
殆ど類似の構成を採用し、該薄膜トランジスタの製造と
並行して形成するとともに、最終的にはそのゲート電極
とドレイン電極(あるいはソース電極)を導電層を介し
て互いに接続させることによって構成している。
In this case, in order to prevent the number of steps from being increased by manufacturing the non-linear element, a configuration almost similar to that of the thin-film transistor is adopted, and the non-linear element is formed in parallel with the manufacturing of the thin-film transistor. And a drain electrode (or a source electrode) are connected to each other via a conductive layer.

【0007】一方、このような液晶表示装置は、明るい
画面表示を実現させるため、その画素領域において画素
電極をできるだけ大きくしていわゆる開口率を向上させ
る工夫がなされている。
On the other hand, in such a liquid crystal display device, in order to realize a bright screen display, a device for increasing a so-called aperture ratio by increasing a pixel electrode in a pixel region as much as possible has been devised.

【0008】このことから、画素電極は、前記走査信号
配線、映像信号配線および薄膜トランジスタを覆って形
成される絶縁膜(保護膜)の上面に形成させ、かつ該絶
縁膜に形成されたコンタクトホールを介して前記薄膜ト
ランジスタの一方の電極(ソース電極)に接続させた構
成のものが知られるに到った。
For this reason, the pixel electrode is formed on the upper surface of the insulating film (protective film) formed to cover the scanning signal wiring, the video signal wiring and the thin film transistor, and the contact hole formed in the insulating film is formed. Through a thin film transistor connected to one electrode (source electrode) of the thin film transistor.

【0009】このような構成の液晶表示装置は、たとえ
ば映像信号配線等との接触を憂うことなく画素電極を大
きく形成できるようになることから開口率を向上させる
ことができる。
In the liquid crystal display device having such a configuration, for example, a large pixel electrode can be formed without worrying about contact with a video signal wiring or the like, so that the aperture ratio can be improved.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、このよ
うに画素電極を保護膜の上面に形成する液晶表示装置に
おいて、前記静電気保護回路の非線形素子を従来どおり
薄膜トランジスタとほぼ同様の構成にして形成すると、
製造工程の増大をもたらすという問題が指摘されるに到
った。
However, in such a liquid crystal display device in which the pixel electrode is formed on the upper surface of the protective film, if the non-linear element of the electrostatic protection circuit is formed in the same configuration as the conventional thin film transistor,
The problem of increasing the number of manufacturing steps has been pointed out.

【0011】すなわち、非線形素子のゲート電極とドレ
イン電極(ソース電極)は絶縁膜(ゲート絶縁膜)を介
して配置されているために、これら各電極との接続を図
るためには、該絶縁膜にコンタクトホールを特別に形成
しなければならないといった弊害が生じていた。
That is, since the gate electrode and the drain electrode (source electrode) of the non-linear element are arranged via the insulating film (gate insulating film), in order to connect with each of these electrodes, the insulating film However, there is a problem that a contact hole must be specially formed.

【0012】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、製造工程の増大をもたら
すことのない非線形素子を備える液晶表示装置を提供す
るにある。
The present invention has been made based on such circumstances, and an object of the present invention is to provide a liquid crystal display device having a non-linear element which does not increase the number of manufacturing steps.

【0013】[0013]

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には次のような手段からな
るものである。
In order to achieve the above object, the present invention basically comprises the following means.

【0014】すなわち、液晶を介して互いに対向配置さ
れる一対の透明基板のうちその一方の透明基板の液晶側
の面に、x方向に延在しy方向に並設される走査信号配
線と、この走査信号配線に絶縁されy方向に延在しx方
向に並設される映像信号配線とが形成され、これら各信
号配線によって囲まれた各画素領域に、走査信号配線か
らの走査信号の供給によってオンされる薄膜トランジス
タと、このオンされた薄膜トランジスタを介して映像信
号配線からの映像信号が印加される画素電極とを備え、
この画素電極は前記各信号配線および薄膜トランジスタ
を覆って形成される保護膜上に形成されているものであ
って、前記各画素領域の集まりで構成される表示部を囲
んで形成される共通配線と、この共通配線と前記各信号
配線との間にそれぞれ形成された非線形素子とで構成さ
れる静電気保護回路を備える液晶表示装置において、前
記非線形素子は、薄膜トランジスタの半導体層と同時に
形成される半導体層と、この半導体層上に映像信号配線
と同時に形成されるドレイン電極およびソース電極と、
前記保護膜の表面に形成され前記画素電極と同時に形成
さるゲート電極とからなり、このゲート電極は該保護膜
に形成されたコンタクトホールを通して前記ドレイン電
極と接続されていることを特徴とするものである。
That is, a scanning signal line extending in the x-direction and juxtaposed in the y-direction is provided on the surface of one of the pair of transparent substrates opposed to each other via the liquid crystal on the liquid crystal side; A video signal line insulated by the scanning signal line and extending in the y direction and arranged in the x direction is formed, and supply of the scanning signal from the scanning signal line to each pixel region surrounded by the signal lines. A thin film transistor that is turned on by a pixel electrode to which a video signal from a video signal wiring is applied via the turned on thin film transistor;
The pixel electrode is formed on a protective film formed to cover each of the signal lines and the thin film transistor. The pixel electrode includes a common line formed around a display unit including a group of the pixel regions. In a liquid crystal display device provided with an electrostatic protection circuit including a non-linear element formed between the common wiring and each of the signal wirings, the non-linear element is a semiconductor layer formed simultaneously with a semiconductor layer of a thin film transistor. And a drain electrode and a source electrode formed simultaneously with the video signal wiring on the semiconductor layer;
A gate electrode formed on the surface of the protective film and formed simultaneously with the pixel electrode, wherein the gate electrode is connected to the drain electrode through a contact hole formed in the protective film. is there.

【0015】このように構成された液晶表示装置は、そ
の非線形素子のドレイン電極とゲート電極との接続を図
るのに、保護膜に形成されたコンタクトホールを通して
行わなければならないが、このコンタクトホールは、表
示部における画素電極と薄膜トランジスタのソース電極
との接続を図るコンタトホールの形成と同時に形成する
ことができるようになる。
In the liquid crystal display device configured as described above, the connection between the drain electrode and the gate electrode of the non-linear element must be performed through a contact hole formed in the protective film. In addition, the contact hole for connecting the pixel electrode in the display portion to the source electrode of the thin film transistor can be formed at the same time.

【0016】このため、製造工程の増大をもたらすこと
のない非線形素子を備える液晶表示装置を得ることがで
きるようになる。
Therefore, it is possible to obtain a liquid crystal display device having a non-linear element which does not increase the number of manufacturing steps.

【0017】[0017]

【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例について図1ないし図4を用いて説明をす
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the liquid crystal display device according to the present invention will be described below with reference to FIGS.

【0018】TFT基板の全体構成 まず、図2は、液晶を介して互いに対向配置される一対
の透明基板のうち一方の透明基板、いわゆるTFT基板
TFTSUBと称される透明基板の液晶側の面の構成を
示す平面図である。なお、TFT基板TFTSUBと対
向配置される他の透明基板は図示していないが、図中一
点鎖線の個所を外輪郭として対向配置され、その液晶側
の面には各画素に共通な共通電極(透明電極)が形成さ
れているとともに、カラー表示の場合には対応する画素
毎にカラーフィルタが形成されている。
The entire TFT substrate configuration First, FIG. 2, one of the transparent substrate of the pair of transparent substrates which are arranged to face each other through a liquid crystal, the liquid crystal side surface of the transparent substrate, referred to as a so-called TFT substrate TFTSUB FIG. 3 is a plan view showing a configuration. Although the other transparent substrate opposed to the TFT substrate TFTSUB is not shown, it is arranged opposite to the one-dot chain line as an outer contour in the figure, and a common electrode (common to each pixel) is provided on its liquid crystal side surface. In the case of color display, a color filter is formed for each corresponding pixel.

【0019】このようなTFT基板FTFSUBの面に
は、まず、図中x方向に延在しy方向に並設された走査
信号配線G0〜Gi〜Gnが形成されている。これら各
走査信号配線G0〜Gi〜Gnのそれぞれの一端(図中
左側)には、TFT基板TFTSUBの辺部にてその端
子部GPADが備えられている。これら各端子部GPA
Dは、走査信号を供給するためのたとえば外付けの駆動
回路に接続される端子部となるものである。
On the surface of such a TFT substrate FTFSUB, first, scanning signal lines G0 to Gi to Gn are formed which extend in the x direction in the drawing and are arranged in parallel in the y direction. At one end (left side in the figure) of each of the scanning signal lines G0 to Gi to Gn, a terminal portion GPAD is provided at a side portion of the TFT substrate TFTSUB. These terminals GPA
D is a terminal unit connected to, for example, an external drive circuit for supplying a scanning signal.

【0020】また、これら各走査信号配線G0〜Gi〜
Gnと層間絶縁膜を介して図中y方向に延在しx方向に
並設された映像信号配線D1〜Di〜Dmが形成されて
いる。
Each of the scanning signal lines G0 to Gi to
Video signal wirings D1 to Di to Dm are formed extending in the y direction in the drawing and juxtaposed in the x direction via Gn and an interlayer insulating film.

【0021】これら各映像信号配線D1〜Di〜Dmの
それぞれの一端(図中上側)には、TFT基板TFTS
UBの辺部にてその端子部DPADが備えられている。
これら各端子部DPADは、映像信号を供給するための
たとえば外付けの駆動回路に接続される端子部となるも
のである。
At one end (upper side in the figure) of each of these video signal wirings D1 to Di to Dm, a TFT substrate TFTS
A terminal portion DPAD is provided at a side portion of the UB.
Each of these terminal portions DPAD is a terminal portion connected to, for example, an external drive circuit for supplying a video signal.

【0022】各走査信号配線G0〜Gi〜Gnと各映像
信号配線D0〜Di〜Dmによって囲まれた領域のそれ
ぞれは画素領域を構成し、これら各画素領域(1,
1)、(1,2)、…、(2,1)、(2,2)、…、
(m,n)の集合によって表示部(図中点線で囲まれる
部分)を構成するようになっている。この表示部におけ
る各画素領域の詳細な構成は後に詳述する。
Each of the regions surrounded by each of the scanning signal lines G0 to Gi to Gn and each of the video signal lines D0 to Di to Dm constitutes a pixel region.
1), (1, 2), ..., (2, 1), (2, 2), ...,
A set of (m, n) constitutes a display unit (a part surrounded by a dotted line in the figure). The detailed configuration of each pixel region in the display unit will be described later.

【0023】さらに、この表示部の周辺部であって、対
向する他の透明基板OPSUBとの間に液晶が充填され
ている部分(その輪郭を構成する部分は液晶を封止する
シール剤が形成され図中一点鎖線で示している。)に、
静電気保護回路が形成されている。
Further, in the peripheral portion of the display portion, a portion filled with liquid crystal between another opposing transparent substrate OPSUB (a portion constituting the outline thereof is formed with a sealant for sealing the liquid crystal). And is indicated by a dashed line in the figure).
An electrostatic protection circuit is formed.

【0024】この静電気保護回路は、表示部を囲むよう
にして無終端の共通配線NRGNDが形成され、この共
通配線NRGNDは、これと交差する走査信号線G0〜
Gnおよび映像信号線D1〜Dmのそれぞれと非線形素
子NRを介して接続されて構成されている。
In this electrostatic protection circuit, an unterminated common line NRGND is formed so as to surround the display section, and the common line NRGND is connected to the scanning signal lines G0 to G0 crossing the common line NRGND.
Gn and each of the video signal lines D1 to Dm are connected via a non-linear element NR.

【0025】この静電気保護回路は、走査信号配線Gi
あるいは映像信号配線Djに何らかの原因で静電気が飛
込んだ場合に、非線形素子NRを介して共通配線NRG
NDに分散させる機能を有するようになっている。
This static electricity protection circuit includes a scanning signal line Gi
Alternatively, when static electricity enters the video signal line Dj for some reason, the common line NRG
It has a function of distributing to ND.

【0026】なお、このような静電気保護回路におい
て、走査信号配線G0〜Gi〜Gnの非線形素子INT
を介した共通配線NRGNDとの接続部を走査信号配線
側の静電気保護回路と称し、映像信号配線D0〜Dj〜
Dmの非線形素子INTを介した共通配線NRGNDと
の接続部を映像信号配線側の静電気保護回路と称する。
In such an electrostatic protection circuit, the nonlinear elements INT of the scanning signal lines G0 to Gi to Gn are provided.
Are connected to the common wiring NRGND via the scanning signal wiring side, and are called video signal wirings D0 to Dj to
The connection between the Dm nonlinear element INT and the common line NGND is referred to as an electrostatic protection circuit on the video signal line side.

【0027】以下、各画素領域の構成、および前記静電
気保護回路を走査信号配線側の静電気保護回路と映像信
号配線側の静電気保護回路に分けてそれぞれ順次説明す
る。
The structure of each pixel region and the electrostatic protection circuit will be described below in order separately for the electrostatic protection circuit on the scanning signal wiring side and the electrostatic protection circuit on the video signal wiring side.

【0028】各画素領域の構成 これら各画素領域(1,1)、(1,1)、…、(m,
n)のそれぞれは図3(a)に示すように構成されてい
る。なお、同図(a)のIIIb−IIIb線における断面図を
同図(b)に示している。以下、製造工程順に各構成部
材を説明する。
Configuration of each pixel area These pixel areas (1, 1), (1, 1),.
Each of n) is configured as shown in FIG. FIG. 3B is a cross-sectional view taken along the line IIIb-IIIb in FIG. Hereinafter, each component will be described in the order of the manufacturing process.

【0029】同図において、まず、TFT基板TFTS
UB上に走査信号配線Gi、Gi−1が図中x方向に延
在されかつ互いに離間されて形成されている。この走査
信号配線Gi、Gi−1の材料としては特に限定される
ことはないが、この実施例では、たとえばCrとMoと
の合金層を用いている。
In the figure, first, a TFT substrate TFTS
The scanning signal lines Gi and Gi-1 are formed on the UB so as to extend in the x direction in the drawing and to be separated from each other. The material of the scanning signal lines Gi and Gi-1 is not particularly limited, but in this embodiment, for example, an alloy layer of Cr and Mo is used.

【0030】また、この走査信号配線Gi(図中下側の
走査信号配線)の近傍は、いわゆる逆スタガ構造の薄膜
トランジスタTFTTが形成される領域となっており、
前記走査信号配線Giの形成時においてその一部が前記
領域にまで延在されて薄膜トランジスタTFTのゲート
電極26Gが形成されているようになっている。
The vicinity of the scanning signal wiring Gi (the lower scanning signal wiring in the figure) is a region where a so-called inverted staggered thin film transistor TFTT is formed.
At the time of forming the scanning signal wiring Gi, a part thereof is extended to the region so that the gate electrode 26G of the thin film transistor TFT is formed.

【0031】そして、このゲート電極26Gを覆うよう
にして、順次ゲート絶縁膜26Iとなる窒化シリコン膜
と、たとえばアモルファスSiからなる半導体層26S
との積層体PLが形成されている。
Then, a silicon nitride film to be a gate insulating film 26I and a semiconductor layer 26S made of amorphous Si, for example, are formed so as to cover the gate electrode 26G.
Is formed.

【0032】この半導体層26Sの上面にドレイン電極
Edおよびソース電極Esをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタTFTが形成され
ることになるが、これら各電極Ed、Esは映像信号配
線Djの形成時に同時に形成されるようになっている。
The thin film transistor TFT is formed by forming the drain electrode Ed and the source electrode Es apart from each other on the upper surface of the semiconductor layer 26S. The electrodes Ed and Es are connected to the video signal wiring Dj. Are formed simultaneously with the formation of

【0033】すなわち、映像信号配線DjはたとえばC
rとMoとの合金層から構成され、その一部が延在され
て形成されることによってドレイン電極Edが形成さ
れ、また、同時に後述する画素電極ITOとの導通を図
るべくソース電極Esが形成されている。
That is, the video signal wiring Dj is, for example, C
A drain electrode Ed is formed by being formed of an alloy layer of r and Mo, a part of which is formed to extend, and at the same time, a source electrode Es is formed to achieve conduction with a pixel electrode ITO described later. Have been.

【0034】なお、この映像信号配線Djは、前記走査
信号配線Gi等との絶縁を図るため、その交差部におい
て前述した窒化シリコン膜と半導体層との積層体の形成
時に同時に形成される層間絶縁膜36上に形成されるよ
うになっている。
In order to insulate the video signal wiring Dj from the scanning signal wiring Gi or the like, an interlayer insulating film formed simultaneously with the above-described laminated body of the silicon nitride film and the semiconductor layer at the intersection thereof is formed. It is formed on the film 36.

【0035】また、この実施例では、前記半導体層26
Sの表面の全域にはドレイン電極Edおよびソース電極
EsとのオーミックコンタクトをとるためのたとえばN
型不純物層がドープされたコンタクト層が形成され、前
記各電極Ed、Esを形成した後に該各電極Ed、Es
をマスクとして該コンタクト層をエッチングするように
して、該コンタクト層を各電極Ed、Esの下層に残存
させるようになっている。
In this embodiment, the semiconductor layer 26
For example, N for making ohmic contact with the drain electrode Ed and the source electrode Es is formed on the entire surface of S.
Forming a contact layer doped with a p-type impurity layer, forming the electrodes Ed and Es, and then forming the electrodes Ed and Es.
The contact layer is etched using the mask as a mask, so that the contact layer is left under the electrodes Ed and Es.

【0036】そして、このように加工されたTFT基板
TFTSUBの上面には、その全域に及んでたとえば窒
化シリコン膜からなる保護膜38が形成されている。薄
膜トランジスタTFTと液晶との直接の接触を回避して
該薄膜トランジスタTFTの特性劣化を防止するためで
ある。
A protective film 38 made of, for example, a silicon nitride film is formed on the entire upper surface of the TFT substrate TFTSUB thus processed. This is for avoiding direct contact between the thin film transistor TFT and the liquid crystal to prevent deterioration of the characteristics of the thin film transistor TFT.

【0037】さらに、この保護膜38の上面には、画素
電極ITOがたとえばITO(Indium-Tin-Oxide)から
なる透明導電材によって形成され、その一部は、下層の
保護膜38に形成したコンタクトホールTHを通して前
記ソース電極Esに接続されている。
Further, on the upper surface of the protective film 38, a pixel electrode ITO is formed by a transparent conductive material made of, for example, ITO (Indium-Tin-Oxide), and a part thereof is formed by a contact formed on the lower protective film 38. It is connected to the source electrode Es through a hole TH.

【0038】このような画素電極ITOは、それを保護
膜38上に形成することによって映像信号配線Dj、D
j+1の電気的接触を憂えることがないので、その面積
を大きくできいわゆる開口率を向上させることができる
ようになることは上述したとおりである。
By forming such a pixel electrode ITO on the protective film 38, the video signal lines Dj, D
As described above, since there is no fear of electrical contact of j + 1, the area can be increased and the so-called aperture ratio can be improved.

【0039】なお、画素電極ITOはその一部が延在さ
れて、図中の薄膜トランジスタTFTをオンさせるため
の映像信号配線Giと隣接する他の映像信号配線Gi−
1重畳されることにより、前記保護膜38を誘電体膜と
する付加容量素子Caddが構成されるようになってい
る。この付加容量素子Caddは、薄膜トランジスタT
FTがオフした際に、画素電極ITOに映像信号が長く
蓄積させるため等に設けられたものである。
A part of the pixel electrode ITO is extended, and another video signal wiring Gi- adjacent to a video signal wiring Gi for turning on the thin film transistor TFT in the figure is provided.
By being superimposed one by one, an additional capacitance element Cadd using the protective film 38 as a dielectric film is configured. This additional capacitance element Cadd is a thin film transistor T
This is provided for storing a video signal in the pixel electrode ITO for a long time when the FT is turned off.

【0040】走査信号配線側の静電気保護回路の構成 図1は、各走査信号配線G0、…、Gi、…、Gnと共
通配線NRGNDとの間に形成される静電保護回路の構
成を示す図であり、図2のたとえば点線丸Aで囲まれた
部分の構成を示している。
The diagram 1 of the electrostatic protection circuit of the scanning signal line side, the scanning signal lines G0, ..., Gi, ..., shows the structure of an electrostatic protection circuit which is formed between the Gn and the common wiring NRGND 2 shows the configuration of a portion surrounded by, for example, a dotted circle A in FIG.

【0041】図1(a)は平面図であり、図1(b)は
図1(a)のb−b線における断面図を示している。
FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line bb of FIG. 1A.

【0042】同図において、まず、x方向に延在する走
査信号配線Giが形成され、その両側にそれぞれ非線形
素子NRが形成される領域となっている。
In the figure, first, a scanning signal wiring Gi extending in the x direction is formed, and on both sides of the scanning signal wiring Gi, a region where a nonlinear element NR is formed is formed.

【0043】ここで、まず、前記走査信号配線Giに
は、薄膜トランジスタTFTのゲート電極26Gに相当
する電極が前記非線形素子NRの形成領域に形成されて
いないことに、構成上の特徴を有する。後に詳述するよ
うに、画素電極ITOの形成時に同時に形成するITO
膜を該電極として形成するからである。
Here, first, the scanning signal wiring Gi has a structural feature in that an electrode corresponding to the gate electrode 26G of the thin film transistor TFT is not formed in the formation region of the nonlinear element NR. As described later in detail, an ITO formed simultaneously with the formation of the pixel electrode ITO is formed.
This is because a film is formed as the electrode.

【0044】すなわち、薄膜トランジスタTFTが逆ス
タガ構造であるのに対して、この実施例における非線形
素子NRはコプレーナ型となるものである。
That is, while the thin film transistor TFT has an inverted stagger structure, the nonlinear element NR in this embodiment is of a coplanar type.

【0045】走査信号配線Giの両側の非線形素子NR
の形成領域には、絶縁膜26Iと半導体層26Sが順次
積層された積層体PLが形成されている。この積層体P
Lは薄膜トランジスタTFTの形成領域におけるそれと
同工程で形成されるものである。
The nonlinear elements NR on both sides of the scanning signal line Gi
Is formed in the region where the insulating film 26I and the semiconductor layer 26S are sequentially laminated. This laminate P
L is formed in the same step as that in the formation region of the thin film transistor TFT.

【0046】ここで、各非線形素子NRにおける積層体
PLのそれぞれは独立に形成してもよいが、本実施例で
は、後に説明する共通配線NRGNDの形成領域におい
て接続された一体物として形成されている。
Here, each of the stacked bodies PL in each of the nonlinear elements NR may be formed independently. However, in this embodiment, the stacked bodies PL are formed as an integrated body connected in a formation region of a common wiring NGND described later. I have.

【0047】そして、図中y方向に延在する共通配線N
RGNDが形成されている。この共通配線NRGND
は、表示部における映像信号配線D1、…、Dj、…、
Dmと同一の材料からなり、かつ、この映像信号配線D
1、…、Dj、…、Dmと同一の工程で形成されるよう
になっている。
The common wiring N extending in the y direction in the drawing
RGND is formed. This common wiring NGND
Are the video signal wirings D1,..., Dj,.
Dm and the same material as the video signal wiring D
, Dj,..., Dm.

【0048】また、この共通配線NRGNDは、走査信
号配線Giに対して上側の非線形素子NRの積層体PL
の表面に形成するドレイン電極(後に説明するゲート電
極との接続がなされる電極を便宜上ドレイン電極と称す
る。これに対して他方の電極をソース電極と称する)と
一体に形成され、かつ、このドレイン電極と共通配線N
RGNDとの接続部は後に説明するゲート電極との接続
を図るために比較的面積が広く形成されている。
The common line NRGND is connected to the stacked body PL of the upper non-linear element NR with respect to the scanning signal line Gi.
The drain electrode is formed integrally with a drain electrode (an electrode to be connected to a gate electrode described later is referred to as a drain electrode for convenience, and the other electrode is referred to as a source electrode) formed on the surface of the drain electrode. Electrode and common wiring N
The connection portion with RGND has a relatively large area for connection with a gate electrode described later.

【0049】さらに、この共通配線NRGNDは、走査
信号配線Giに対して下側の非線形素子NRの積層体P
Lの表面に形成するソース電極と一体に形成されてい
る。
Further, the common wiring NRGND is provided with a stacked body P of non-linear elements NR below the scanning signal wiring Gi.
It is formed integrally with a source electrode formed on the surface of L.

【0050】一方、この共通配線NRGNDと同一の材
料からなり、かつ、この共通配線NRGNDと同一の工
程で形成される他の導電層CL(共通配線NRGDと物
理的に分離された導電層)があり、この導電層CLは、
走査信号配線Giに対して上側の非線形素子NRの積層
体PLの表面に形成するソース電極が一体に形成されて
いるとともに、走査信号配線Giに対して下側の非線形
素子NRの積層体PLの表面に形成するドレイン電極が
一体に形成されている。
On the other hand, another conductive layer CL (a conductive layer physically separated from the common wiring NRGD) made of the same material as the common wiring NRGND and formed in the same process as the common wiring NRGND is used. The conductive layer CL has
A source electrode formed on the surface of the stacked body PL of the upper non-linear element NR with respect to the scanning signal wiring Gi is integrally formed, and the stacked body PL of the lower non-linear element NR with respect to the scanning signal wiring Gi is formed. A drain electrode formed on the surface is integrally formed.

【0051】そして、走査信号配線Giに対して下側の
非線形素子NRの積層体PLの表面に形成するドレイン
電極と前記導電層CLとの接続部は後に説明するゲート
電極との接続を図るために比較的面積が広く形成されて
いる。
The connection between the drain electrode formed on the surface of the stacked body PL of the non-linear element NR below the scanning signal wiring Gi and the conductive layer CL is for connection with the gate electrode described later. The area is relatively large.

【0052】なお、積層体PLを構成する上層の半導体
層26Sの表面の全域にはN型不純物がドープされたコ
ンタクト層が形成されており、各電極を形成した後に該
各電極をマスクとして該コンタクト層をエッチングする
ようにして、該コンタクト層を各電極の下層に残存させ
るようになっているのは薄膜トランジスタTFTの場合
と同様である。
A contact layer doped with an N-type impurity is formed over the entire surface of the upper semiconductor layer 26S constituting the stacked body PL. After forming each electrode, the contact layer is used as a mask. The contact layer is etched so that the contact layer is left under each electrode as in the case of the thin film transistor TFT.

【0053】このように加工された表面には、表示部に
おける保護膜38と同一の工程で形成された保護膜38
が形成され、この保護膜38には、走査信号配線Giに
対して上側の非線形素子NRの積層体PLの表面に形成
するドレイン電極と共通配線NRGNDとの接続部の一
部、および走査信号配線Giに対して下側の非線形素子
NRの積層体PLの表面に形成するドレイン電極と前記
導電層CLとの接続部の一部をそれぞれ露呈させるため
のコンタクトホールTHが形成されている。
On the surface thus processed, a protective film 38 formed in the same process as the protective film 38 in the display section is formed.
Are formed on the protective film 38, a part of the connection between the drain electrode formed on the surface of the stacked body PL of the nonlinear element NR above the scanning signal wiring Gi and the common wiring NGND, and the scanning signal wiring A contact hole TH for exposing a part of a connection portion between the drain electrode formed on the surface of the stacked body PL of the nonlinear element NR below Gi and the conductive layer CL is formed.

【0054】このコンタクトホールTHは、表示部にお
ける薄膜トランジスタTFTのソース電極Esと画素電
極ITOとの接続を図るコンタクトホールTHの形成と
同時に形成されるようになっている。
The contact hole TH is formed simultaneously with the formation of the contact hole TH for connecting the source electrode Es of the thin film transistor TFT and the pixel electrode ITO in the display section.

【0055】そして、保護膜38の上面には、走査信号
配線Giに対する各側の非線形素子NRの形成領域に、
画素電極ITOと同一の材料で、かつ画素電極ITOの
形成と同時にゲート電極ITOが形成されている。
Then, on the upper surface of the protection film 38, the formation region of the nonlinear element NR on each side with respect to the scanning signal wiring Gi is formed.
The gate electrode ITO is formed of the same material as the pixel electrode ITO and simultaneously with the formation of the pixel electrode ITO.

【0056】このゲート電極ITOは、それぞれの非線
形素子NRにおいて、そのドレイン電極と前記コンタク
トホールTHを介して接続されるようになっている。
The gate electrode ITO is connected to the drain electrode of each nonlinear element NR via the contact hole TH.

【0057】以上説明したことから明らかとなるよう
に、非線形素子NRのドレイン電極とゲート電極との接
続を図るのに、保護膜38に形成されたコンタクトホー
ルTHを通して行わなければならないが、このコンタク
トホールTHは、表示部における画素電極ITOと薄膜
トランジスタTFTのソース電極Esとの接続を図るコ
ンタトホールTHの形成と同時に形成することができる
ようになる。
As will be apparent from the above description, the connection between the drain electrode and the gate electrode of the nonlinear element NR must be made through the contact hole TH formed in the protective film 38. The hole TH can be formed simultaneously with the formation of the contact hole TH for connecting the pixel electrode ITO and the source electrode Es of the thin film transistor TFT in the display unit.

【0058】このため、製造構成の増大をもたらすこと
なく該非線形素子NRを形成することができるようにな
る。
Therefore, the non-linear element NR can be formed without increasing the manufacturing structure.

【0059】映像信号配線側の静電気保護回路の構成 図4は、各映像信号配線D1、…、Dj、…、Dmと共
通配線NRGNDとの間に形成される静電保護回路の構
成を示す図であり、図2のたとえば点線丸Bで囲まれた
部分の構成を示している。
[0059] Configuration 4 of the electrostatic protection circuit of the video signal wiring side, each video signal lines D1, ..., Dj, ..., shows the structure of an electrostatic protection circuit which is formed between the Dm and the common wiring NRGND 2 shows a configuration of a portion surrounded by, for example, a dotted line circle B in FIG.

【0060】図4(a)は平面図であり、図4(b)は
図4(a)のb−b線における断面図を示している。
FIG. 4A is a plan view, and FIG. 4B is a cross-sectional view taken along the line bb of FIG. 4A.

【0061】まず、図4(a)に示すように、後に説明
する共通配線NRGND(図中x方向に延在する)の両
側がそれぞれ非線形素子NRの形成領域となっている。
この場合の非線形素子NRも走査信号配線側の非線形素
子NRと同様にコプレーナ型の構造となっている。
First, as shown in FIG. 4A, both sides of a later-described common line NGND (extending in the x direction in the figure) are formed with the nonlinear element NR.
The nonlinear element NR in this case also has a coplanar structure similarly to the nonlinear element NR on the scanning signal wiring side.

【0062】これら各非線形素子NRの形成領域には、
絶縁膜26Iと半導体層26Sが順次積層された積層体
PLが形成されている。この積層体PLは薄膜トランジ
スタTFTの形成領域におけるそれと同工程で形成され
るものである。
The formation region of each of these nonlinear elements NR includes
A stacked body PL in which the insulating film 26I and the semiconductor layer 26S are sequentially stacked is formed. This laminate PL is formed in the same step as that in the formation region of the thin film transistor TFT.

【0063】ここで、各非線形素子NRにおける積層体
PLのそれぞれは独立に形成してもよいが、本実施例で
は、後に説明する映像信号配線Djの形成領域において
接続された一体物として形成されている。
Here, each of the stacked bodies PL in each of the nonlinear elements NR may be formed independently, but in the present embodiment, they are formed as an integrated body connected in a formation region of a video signal wiring Dj described later. ing.

【0064】そして、図中y方向に延在する映像信号配
線Djが形成されている。この映像信号配線Djは、後
述の共通配線NRGNDに対して上側の非線形素子NR
の積層体PLの表面に形成するドレイン電極(後に説明
するゲート電極との接続がなされる電極を便宜上ドレイ
ン電極と称する。これに対して他方の電極をソース電極
と称する)と一体に形成され、かつ、このドレイン電極
と映像信号配線Djとの接続部は後に説明するゲート電
極との接続を図るために比較的面積が広く形成されてい
る。
Then, a video signal wiring Dj extending in the y direction in the figure is formed. This video signal wiring Dj is connected to a non-linear element NR on the upper side with respect to a later-described common wiring NGND.
Are formed integrally with a drain electrode (an electrode to be connected to a gate electrode described later is referred to as a drain electrode for convenience, and the other electrode is referred to as a source electrode) formed on the surface of the stacked body PL. In addition, the connection portion between the drain electrode and the video signal wiring Dj has a relatively large area for connection with a gate electrode described later.

【0065】さらに、この映像信号配線Djは、後述の
共通配線NRGNDに対して下側の非線形素子NRの積
層体PLの表面に形成するソース電極と一体に形成され
ている。
Further, the video signal wiring Dj is formed integrally with a source electrode formed on the surface of the stacked body PL of the non-linear element NR below the common wiring NGND, which will be described later.

【0066】一方、この映像信号配線Djと同一の材料
からなり、かつ、この映像信号配線Djと同一の工程で
形成される他の導電層CL1(映像信号配線Djと物理
的に分離された導電層)があり、この導電層CL1は、
後述の共通配線NRGNDに対して上側の非線形素子N
Rの積層体PLの表面に形成するソース電極が一体に形
成されているとともに、後述の共通配線NRGNDに対
して下側の非線形素子NRの積層体PLの表面に形成す
るドレイン電極が一体に形成されている。
On the other hand, another conductive layer CL1 made of the same material as the video signal wiring Dj and formed in the same step as the video signal wiring Dj (a conductive layer physically separated from the video signal wiring Dj) Layer), and the conductive layer CL1
The non-linear element N on the upper side with respect to a common wiring NGND
The source electrode formed on the surface of the stacked body PL of R is integrally formed, and the drain electrode formed on the surface of the stacked body PL of the non-linear element NR on the lower side with respect to a common wiring NGND which will be described later. Have been.

【0067】そして、後述の共通配線NRGNDに対し
て下側の非線形素子NRの積層体PLの表面に形成する
ドレイン電極と前記導電層CL1との接続部(この実施
例では後述の共通配線NRGNDと重畳する)は後に説
明するゲート電極との接続を図るために比較的面積が広
く形成されている。
Then, a connection portion between the drain electrode formed on the surface of the stacked body PL of the non-linear element NR below the common wiring NGND to be described later and the conductive layer CL1 (in this embodiment, the connection between the common wiring NRGGND and the The “overlap” is formed to have a relatively large area for connection with a gate electrode described later.

【0068】なお、積層体PLを構成する上層の半導体
層26Sの表面の全域にはN型不純物がドープされたコ
ンタクト層が形成されており、各電極を形成した後に該
各電極をマスクとして該コンタクト層をエッチングする
ようにして、該コンタクト層を各電極の下層に残存させ
るようになっているのは薄膜トランジスタTFTの場合
と同様である。
Note that a contact layer doped with an N-type impurity is formed on the entire surface of the upper semiconductor layer 26S constituting the stacked body PL. After forming each electrode, the contact layer is formed by using each electrode as a mask. The contact layer is etched so that the contact layer is left under each electrode as in the case of the thin film transistor TFT.

【0069】このように加工された表面には、表示部に
おける保護膜38と同一の工程で形成された保護膜38
が形成され、この保護膜38には、後述する共通配線N
RGNDに対して上側の非線形素子NRの積層体PLの
表面に形成するドレイン電極と映像信号配線Djとの接
続部の一部、および後述の共通配線NRGNDに対して
下側の非線形素子NRの積層体PLの表面に形成するド
レイン電極と前記導電層CL1との接続部の一部をそれ
ぞれ露呈させるためのコンタクトホールTH(この実施
例では後述の共通配線NRGNDと重畳する)が形成さ
れている。
On the surface thus processed, a protective film 38 formed in the same step as the protective film 38 in the display section is formed.
This protective film 38 has a common wiring N to be described later.
Part of the connection between the drain electrode formed on the surface of the stacked body PL of the nonlinear element NR on the upper side with respect to RGND and the video signal wiring Dj, and the stacking of the nonlinear element NR on the lower side with respect to the common wiring NRGND described later A contact hole TH (in this embodiment, overlaps with a later-described common wiring NGND) for exposing a part of a connection portion between the drain electrode formed on the surface of the body PL and the conductive layer CL1 is formed.

【0070】このコンタクトホールTHは、表示部にお
ける薄膜トランジスタTFTのソース電極Esと画素電
極ITOとの接続を図るコンタクトホールTHの形成と
同時に形成されるようになっている。
The contact hole TH is formed simultaneously with the formation of the contact hole TH for connecting the source electrode Es of the thin film transistor TFT and the pixel electrode ITO in the display section.

【0071】そして、保護膜38の上面には、図中x方
向に延在する共通配線NRGNDが画素電極ITOと同
一の材料で、かつ画素電極ITOの形成と同時に形成さ
れている。
On the upper surface of the protective film 38, a common wiring NGND extending in the x direction in the figure is formed of the same material as the pixel electrode ITO and simultaneously with the formation of the pixel electrode ITO.

【0072】この場合、この共通配線NRGNDは、そ
の下側の非線形素子NRのゲート電極と一体に形成され
ているとともに、前述したコンタクトホールTHを通し
て導電層CL1、すなわち該非線形素子NRのドレイン
電極と接続されるようになっている。
In this case, the common wiring NRGND is formed integrally with the gate electrode of the non-linear element NR below it, and is connected to the conductive layer CL1, ie, the drain electrode of the non-linear element NR, through the above-described contact hole TH. It is to be connected.

【0073】一方、前記共通配線NRGNDと同一の材
料で、かつ、この共通配線NRGNDと物理的に分離さ
れて同時に形成される導電層CL2があり、この導電層
CL2は、共通配線NRGNDに対して上側の非線形素
子NRのゲート電極を形成するとともにコンタクトホー
ルTHを通して該非線形素子NRのドレイン電極と接続
されるようになっている。
On the other hand, there is a conductive layer CL2 which is formed of the same material as that of the common wiring NRGND, and is formed physically at the same time as being separated from the common wiring NRGND. The gate electrode of the upper nonlinear element NR is formed, and is connected to the drain electrode of the nonlinear element NR through the contact hole TH.

【0074】以上説明したことから明らかとなるよう
に、非線形素子NRのドレイン電極とゲート電極との接
続を図るのに、保護膜38に形成されたコンタクトホー
ルTHを通して行わなければならないが、このコンタク
トホールTHは、表示部における画素電極ITOと薄膜
トランジスタTFTのソース電極Esとの接続を図るコ
ンタトホールTHの形成と同時に形成することができる
ようになる。
As is apparent from the above description, the connection between the drain electrode and the gate electrode of the nonlinear element NR must be made through the contact hole TH formed in the protective film 38. The hole TH can be formed simultaneously with the formation of the contact hole TH for connecting the pixel electrode ITO and the source electrode Es of the thin film transistor TFT in the display unit.

【0075】このため、製造構成の増大をもたらすこと
なく該非線形素子NRを形成することができるようにな
る。
For this reason, the nonlinear element NR can be formed without increasing the manufacturing structure.

【0076】本発明の他の実施例 図5は、本発明による他の実施例を示す構成図で、図1
(b)に対応する非線形素子NRの断面図を示してい
る。
[0076] Another embodiment Figure 5 of the present invention is a constitutional view showing another embodiment according to the present invention, FIG. 1
FIG. 3B shows a cross-sectional view of the nonlinear element NR corresponding to FIG.

【0077】図1(b)と比較して異なる構成は、ゲー
ト電極がソース電極と重畳することになく形成されてい
ることにある。耐圧の比較的低い保護膜にゲート絶縁膜
としての機能を持たせることから、このように構成する
ことによって耐圧を確保する趣旨である。
The structure different from FIG. 1B is that the gate electrode is formed without overlapping the source electrode. Since a protective film having a relatively low withstand voltage has a function as a gate insulating film, it is intended to secure a withstand voltage by such a configuration.

【0078】また、図6は、本発明による他の実施例を
示す構成図で、図1(b)に対応する非線形素子NRの
断面図を示している。
FIG. 6 is a block diagram showing another embodiment of the present invention, and is a sectional view of the nonlinear element NR corresponding to FIG. 1B.

【0079】図1(b)と比較して異なる構成は、半導
体層26Sの表面にいわゆるチャネルプロテクト層CH
Pを設けていることにある。通常、半導体層26Sは極
めて薄い層からなり、ドレイン電極およびソース電極と
をマスクとしてエッチングする際に、該半導体層26S
が過剰にエッチングされるのを防止している。
The structure different from that of FIG. 1B is that a so-called channel protect layer CH is formed on the surface of the semiconductor layer 26S.
P is provided. Usually, the semiconductor layer 26S is made of an extremely thin layer, and when etching is performed using the drain electrode and the source electrode as a mask, the semiconductor layer 26S
Is prevented from being excessively etched.

【0080】さらに、上述した各実施例は、走査信号配
線G0、…、Gi、…、Gnとして、たとえばCrとM
oの合金からなる材料から構成されていることを説明し
たものであるが、これに限らず他の金属あるいは合金、
あるいは表面を陽極酸化させたAlであってもよいこと
はもちろんである。
Further, in each of the embodiments described above, the scanning signal lines G0,..., Gi,.
It is explained that it is composed of a material consisting of an alloy of o, but is not limited to this, other metals or alloys,
Alternatively, it is needless to say that Al whose surface is anodized may be used.

【0081】走査信号配線G0、…、Gi、…、Gnと
して表面を陽極酸化させたAlを用いた場合、従来構成
の非線形素子では、そのゲート電極がこれら走査信号配
線G0、…、Gi、…、Gnと同様の材料となり、この
ゲート電極とドレイン電極との接続を行うためにその接
続部における部分の陽極酸化膜を除去する工程を必要と
するものであるが、本実施例における非線形素子ではそ
のような作業も必要でなくなるという効果を奏する。
In the case where Al whose surface is anodized is used as the scanning signal lines G0,..., Gi,. , Gn, and requires a step of removing the anodic oxide film at the connection portion in order to make a connection between the gate electrode and the drain electrode. This has the effect that such work is not required.

【0082】[0082]

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、製造工程を増大さ
せることになく、静電気保護回路の非線形素子を形成す
ることができるようになる。
As is apparent from the above description,
ADVANTAGE OF THE INVENTION According to the liquid crystal display device by this invention, the nonlinear element of an electrostatic protection circuit can be formed, without increasing a manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示装置の走査信号配線側の
静電気保護回路の一実施例を示す構成図で、(a)は平
面図、(b)は(a)のb−b線における断面図であ
る。
FIG. 1 is a configuration diagram showing an embodiment of an electrostatic protection circuit on a scanning signal wiring side of a liquid crystal display device according to the present invention, wherein (a) is a plan view and (b) is a cross section taken along line bb of (a). FIG.

【図2】本発明による液晶表示装置のTFT基板の一実
施例を示す全体概略平面図である。
FIG. 2 is an overall schematic plan view showing one embodiment of a TFT substrate of the liquid crystal display device according to the present invention.

【図3】本発明による液晶表示装置のTFT基板面に形
成された画素領域の構成の一実施例を示す構成図で、
(a)は平面図、(b)は(a)のIIIb−IIIb線にお
ける断面図である。
FIG. 3 is a configuration diagram showing one embodiment of a configuration of a pixel region formed on a TFT substrate surface of the liquid crystal display device according to the present invention;
3A is a plan view, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb of FIG.

【図4】本発明による液晶表示装置の映像信号配線側の
静電気保護回路の一実施例を示す構成図で、(a)は平
面図、(b)は(a)のb−b線における断面図であ
る。
4A and 4B are configuration diagrams showing an embodiment of an electrostatic protection circuit on a video signal wiring side of a liquid crystal display device according to the present invention, wherein FIG. 4A is a plan view and FIG. 4B is a cross section taken along line bb of FIG. FIG.

【図5】本発明の他の実施例を示す断面図である。FIG. 5 is a sectional view showing another embodiment of the present invention.

【図6】本発明の他の実施例を示す断面図である。FIG. 6 is a sectional view showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

G0〜Gn…走査信号配線、D1〜Dm…映像信号配
線、NRGND…共通配線、NR…非線形素子、ITO
…ITO膜。
G0 to Gn: scanning signal wiring, D1 to Dm: video signal wiring, NRGND: common wiring, NR: nonlinear element, ITO
... ITO film.

フロントページの続き (72)発明者 廣島 實 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内Continuation of the front page (72) Inventor Minoru Hiroshima 3300 Hayano Mobara-shi, Chiba Pref. Electronic Device Division, Hitachi, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介して互いに対向配置される一対
の透明基板のうちその一方の透明基板の液晶側の面に、
x方向に延在しy方向に並設される走査信号配線と、こ
の走査信号配線に絶縁されy方向に延在しx方向に並設
される映像信号配線とが形成され、これら各信号配線に
よって囲まれた各画素領域に、走査信号配線からの走査
信号の供給によってオンされる薄膜トランジスタと、こ
のオンされた薄膜トランジスタを介して映像信号配線か
らの映像信号が印加される画素電極とを備え、この画素
電極は前記各信号配線および薄膜トランジスタを覆って
形成される保護膜上に形成されているものであって、 前記各画素領域の集まりで構成される表示部を囲んで形
成される共通配線と、この共通配線と前記各信号配線と
の間にそれぞれ形成された非線形素子とで構成される静
電気保護回路を備える液晶表示装置において、 前記非線形素子は、薄膜トランジスタの半導体層と同時
に形成される半導体層と、この半導体層上に映像信号配
線と同時に形成されるドレイン電極およびソース電極
と、前記保護膜の表面に形成され前記画素電極と同時に
形成さるゲート電極とからなり、このゲート電極は該保
護膜に形成されたコンタクトホールを通して前記ドレイ
ン電極と接続されていることを特徴とする液晶表示装
置。
1. A liquid crystal side surface of one of a pair of transparent substrates disposed opposite to each other via a liquid crystal,
A scanning signal line extending in the x direction and juxtaposed in the y direction and a video signal line insulated by the scanning signal line and extending in the y direction and juxtaposed in the x direction are formed. Each pixel region surrounded by a thin film transistor that is turned on by the supply of a scanning signal from the scanning signal wiring, and a pixel electrode to which a video signal from the video signal wiring is applied through the turned on thin film transistor, The pixel electrode is formed on a protective film formed to cover each of the signal lines and the thin film transistor, and includes a common line formed to surround a display unit including a group of the pixel regions. A liquid crystal display device provided with an electrostatic protection circuit including a non-linear element formed between the common wiring and each of the signal wirings, wherein the non-linear element is a thin film transistor. A semiconductor layer formed simultaneously with the semiconductor layer of the transistor, a drain electrode and a source electrode formed simultaneously with the video signal wiring on the semiconductor layer, and a gate electrode formed on the surface of the protective film and formed simultaneously with the pixel electrode Wherein the gate electrode is connected to the drain electrode through a contact hole formed in the protective film.
【請求項2】 前記非線形素子は、走査信号配線と共通
配線との間に接続されるものであって、前記共通配線は
映像信号配線と同時に形成されることを特徴とする請求
項1に記載の液晶表示装置。
2. The device according to claim 1, wherein the non-linear element is connected between a scanning signal line and a common line, and the common line is formed simultaneously with the video signal line. Liquid crystal display device.
【請求項3】 前記非線形素子は、映像信号配線と共通
配線との間に接続されるものであって、前記共通配線は
画素電極と同時に形成されることを特徴とする請求項1
に記載の液晶表示装置。
3. The device according to claim 1, wherein the non-linear element is connected between a video signal line and a common line, and the common line is formed simultaneously with a pixel electrode.
3. The liquid crystal display device according to 1.
JP33924996A 1996-12-19 1996-12-19 Liquid crystal display device Pending JPH10177186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33924996A JPH10177186A (en) 1996-12-19 1996-12-19 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33924996A JPH10177186A (en) 1996-12-19 1996-12-19 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10177186A true JPH10177186A (en) 1998-06-30

Family

ID=18325676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33924996A Pending JPH10177186A (en) 1996-12-19 1996-12-19 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10177186A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705282B2 (en) 2007-09-10 2010-04-27 Fujifilm Corporation EDS protection for an image detecting device
US8530813B2 (en) 2007-08-23 2013-09-10 Fujifilm Corporation Image detecting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530813B2 (en) 2007-08-23 2013-09-10 Fujifilm Corporation Image detecting device
US7705282B2 (en) 2007-09-10 2010-04-27 Fujifilm Corporation EDS protection for an image detecting device

Similar Documents

Publication Publication Date Title
KR100973361B1 (en) Display device and method of manufacturing the same
JP3708637B2 (en) Liquid crystal display device
JPH0816756B2 (en) Transmissive active matrix liquid crystal display device
JP2007316110A (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
KR20070105925A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JPH1010548A (en) Active matrix substrate and its production
US6819385B2 (en) Transflective pixel structure
JP2003241687A (en) Thin film transistor apparatus and manufacturing method therefor
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
JP2006317867A (en) Thin film transistor board and liquid crystal display panel
JPH11282012A (en) Active matrix substrate and liquid crystal display device
KR20050011677A (en) Thin film semiconductor element and method of manufacturing the same
JP3819590B2 (en) Liquid crystal display element, liquid crystal display apparatus using the element, and reflective liquid crystal display apparatus
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
JPH10268356A (en) Liquid crystal display device
JPH10177186A (en) Liquid crystal display device
JPH09281525A (en) Liquid crystal display substrate and its production
JPH11218782A (en) Active matrix type liquid crystal display device
KR0156206B1 (en) Storage capacitor forming method and structure of liquid crystal display element
JPH10161155A (en) Liquid crystal display device
JPH07325314A (en) Liquid crystal display device
JPH06252171A (en) Manufacture of active matrix panel
JPH10104660A (en) Liquid crystal display device
JPH0618922A (en) Liquid crystal display device
KR100500739B1 (en) LCD display device