Nothing Special   »   [go: up one dir, main page]

JPH10163368A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH10163368A
JPH10163368A JP8321973A JP32197396A JPH10163368A JP H10163368 A JPH10163368 A JP H10163368A JP 8321973 A JP8321973 A JP 8321973A JP 32197396 A JP32197396 A JP 32197396A JP H10163368 A JPH10163368 A JP H10163368A
Authority
JP
Japan
Prior art keywords
positioning
semiconductor device
substrate
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8321973A
Other languages
English (en)
Inventor
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Masaichi Orimo
政一 織茂
Takashi Nomoto
隆司 埜本
Masanori Onodera
正徳 小野寺
Eiji Sakota
英治 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8321973A priority Critical patent/JPH10163368A/ja
Priority to US08/863,280 priority patent/US5930603A/en
Priority to TW086107833A priority patent/TW332908B/zh
Priority to DE19724533A priority patent/DE19724533A1/de
Priority to KR1019970026076A priority patent/KR100268608B1/ko
Publication of JPH10163368A publication Critical patent/JPH10163368A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は突起電極を有した半導体装置の製造方
法及び半導体装置に関し、半導体装置が装着される被装
着装置（例えば、ＩＣソケット，実装基板等）に対し高
精度の位置決めを行なうことを課題とする。 【解決手段】 半田バンプ２の形成位置に形成された窪
み部３と位置決め孔４とを一括的に形成し位置決め基板
６を製造する工程と、窪み部３に半田ペースト９を装填
する工程と、回路基板１０と位置決め基板６とを一体化
した複合基板１４を形成する工程と、キャビティ２１に
対する位置決め基板６の位置決めを行なう第２の位置決
め部２２，２３とを有した金型１８に、前記位置決め孔
４が第２の位置決め部２２，２３と係合するよう複合基
板１４を装着し、その上でキャビティ２１に樹脂充填す
ることにより封止樹脂５を形成する工程と、位置決め基
板６を除去する工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体装置に係り、特に突起電極を有した半導体
装置の製造方法及び半導体装置に関する。例えば携帯用
電子機器等においては小型化・軽量化・低価格化が特に
強く要求されており、この要求に対応すべくこれらの機
器に実装される半導体装置においても小型化が図られて
いる。
【０００２】また、半導体装置の小型化に伴い外部接続
端子の配設ピッチも狭ピッチ化する傾向にあり、このた
めファインピッチ化を図りうる外部接続端子構造として
半田バンプ等の突起電極が多用されるようになってきて
いる。一方、上記のようにファインピッチ化された突起
電極を有する半導体装置を試験或いは実装する際には、
突起電極と試験用ソケット、或いは突起電極と実装基板
の電極との位置決めを高い精度で行なう必要がある。
【０００３】
【従来の技術】近年、突起電極を有した半導体装置の構
造としてボールグリッドアレイ（ＢＧＡ）が多用される
ようになってきている。このＢＧＡ構造の半導体装置
は、セラミック多層回路基板或いは有機系多層回路基板
の表面側に半導体素子を搭載すると共に、基板背面側に
複数の突起電極となる半田バンプを形成した構成とされ
ている。
【０００４】また、半導体素子と回路基板表面に形成さ
れた電極部とは、ワイヤ接続或いはフリップチップ接続
されており、多層回路基板に形成された内部電極により
半導体素子は半田バンプに電気的に接続する構成とされ
ている。更に、回路基板の表面側には封止樹脂が形成さ
れており、この封止樹脂は半導体素子及びワイヤ等を樹
脂封止することにより半導体素子等を保護する機能を奏
している。
【０００５】一方、上記構成とされたＢＧＡ構造の半導
体装置を製造するには、先ず回路基板の表面側に半導体
素子を搭載し、この半導体素子と回路基板に形成された
電極部とを電気的に接続する（例えばワイヤボンディン
グを行なう）。続いて、回路基板に搭載された半導体素
子を覆うように封止樹脂を形成する。この封止樹脂の形
成方法としては、モールド法或いはポッティング法が用
いられる。そして、この封止樹脂の形成工程が終了した
後に、回路基板の背面側に半田バンプを形成する方法が
採られていた。
【０００６】更に、上記のようにＢＧＡ構造の半導体装
置は突起電極のファインピッチ化を図ることができるた
め、試験時及び実装時等において高精度の位置決め処理
が必要となる。即ち、半導体装置の試験を例に挙げて説
明すると、ＢＧＡ構造の半導体装置はＩＣソケットに装
着して試験を行なうが、従来では半導体装置とＩＣソケ
ットの位置決めは、半導体装置に設けられている回路基
板のエッジをＩＣソケットの内壁に当接させ、これによ
り位置決めを行なう構成とされていた。
【０００７】また、実装基板と半導体装置とを位置決め
する場合には、同じく回路基板のエッジを基準とし、予
め実装基板に設定されている基準位置と、前記の回路基
板のエッジとを画像認識し、このエッジ位置と基準位置
とに基づき半導体装置と実装基板との位置決めを行なう
構成とされている。
【０００８】
【発明が解決しようとする課題】しかるに、上記のよう
に半導体装置を構成する回路基板を位置決めの基準とす
る位置決め方法では、半田バンプ（突起電極）が回路基
板の既定の位置に高精度に形成されている必要がある。
即ち、半田バンプの回路基板に対する位置決め精度が低
いと、いくら回路基板を精度良くＩＣソケット或いは実
装基板に位置決めしても、半田バンプの位置は既定の位
置からずれてしまう。
【０００９】従って、回路基板に対する半田バンプの形
成位置を高精度に位置決めする必要があるが、従来では
回路基板と半田バンプとの相対的位置精度を高めること
が困難であった。この理由のひとつとしては、例えば有
機系材料よりなる回路基板を用いた場合、有機系材料は
一般に熱膨張率が高く、また半導体装置の製造工程にお
いては加熱処理が多く実施されるため、寸法精度を環境
に影響されずに一定に保つことが困難なことによる。
【００１０】また他の理由とては、半田バンプの形成時
における誤差が挙げられる。即ち、半田バンプの基板へ
の配設は半田を溶融した状態で行なうため、半田の濡れ
性や溶融した半田に発生する表面張力等の不確定要素が
影響しその形成精度は低くなってしまう。
【００１１】このため、半田バンプを形成した後に、半
田バンプの形成位置に基づき位置決めの基準となる箇所
を設定することが考えられる。しかるに、従来では半田
バンプの形成工程は、半導体素子，ワイヤ，及び封止樹
脂等が回路基板に配設された後（即ち、最終工程に近い
時点）に実施されていたため、半田バンプの形成後に基
準位置を設定することは困難であった。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、半導体装置が装着される被装着装置（例えば、Ｉ
Ｃソケット，実装基板等）に対し高精度の位置決めを行
なうことを可能とした半導体装置及びその製造方法を提
供することを目的とする。
【００１３】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、回路基板の表面側に半導体素子を搭載
すると共に背面側に複数の突起電極が形成され、かつ、
前記半導体素子を封止する封止樹脂が形成された半導体
装置の製造方法において、基材に対し、前記突起電極の
形成位置に形成された窪み部と、前記突起電極に対する
前記封止樹脂の位置決めを行なう際に用いる第１の位置
決め部とを一括的に形成することにより位置決め基板を
製造する位置決め基板形成工程と、前記位置決め基板に
形成された窪み部に、前記突起電極となる電極材料を装
填する装填工程と、前記装填工程の終了後、前記位置決
め基板に対し前記回路基板を装着すると共に、前記電極
材料を前記回路基板に接合させることにより前記回路基
板と前記位置決め基板とを一体化し複合基板を形成する
接合工程と、前記封止樹脂を形成するためのキャビティ
と、前記キャビティに対する前記位置決め基板の位置決
めを行なう第２の位置決め部とを有した金型に、前記第
１の位置決め部と第２の位置決め部を係合することによ
り前記キャビティに対し前記位置決め基板を位置決めし
た状態で前記複合基板を装着し、その上で前記キャビテ
ィに樹脂充填することにより封止樹脂を形成する封止樹
脂形成工程と、前記封止樹脂形成工程の終了後、前記位
置決め基板を除去する位置決め基板除去工程とを具備す
ることを特徴とするものである。
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置の製造方法において、前記位置決
め基板形成工程の終了後でかつ前記装填工程の実施前
に、前記突起電極と異なる材料よりなる単層或いは複数
層の異種金属膜を前記窪み部に形成する異種金属膜形成
工程を行なうことを特徴とするものである。
【００１５】また、請求項３記載の発明では、前記請求
項１または２記載の半導体装置の製造方法において、前
記装填工程は、前記突起電極となる電極材料として半田
ペーストを用いると共に、前記半田ペーストをスキージ
を用いて前記位置決め基板に形成された窪み部に装填
し、かつ、前記スキージを用いて前記位置決め基板に形
成された窪み部に前記半田ペーストを装填する際、前記
位置決め基板の上部に前記窪み部の形成位置に対応した
位置に開口を有するスペーサ部材を配設し、前記スペー
サ部材を介して前記半田ペーストを前記窪み部に装填す
ることを特徴とする特徴とするものである。
【００１６】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置の製造方法に
おいて、前記接合工程は、加熱処理を行なうことにより
前記電極材料を溶融し、溶融した際に前記電極材料に発
生するセルフアライメント作用により、前記位置決め基
板に対し前記回路基板が位置決めされることを特徴とす
るものである。
【００１７】また、請求項５記載の発明では、前記請求
項１乃至４のいずれかに記載の半導体装置の製造方法に
おいて、前記第１の位置決め部は前記位置決め基板に形
成された位置決め孔であり、前記第２の位置決め部は前
記金型に形成され、前記位置決め孔に係合する位置決め
突状部材であることを特徴とするものである。
【００１８】また、請求項６記載の発明では、前記請求
項１乃至４のいずれかに記載の半導体装置の製造方法に
おいて、前記第１の位置決め部は前記位置決め基板の側
辺部であり、前記第２の位置決め部は前記金型に形成さ
れ、前記側辺部に係合する位置決め辺部であることを特
徴とするものである。
【００１９】また、請求項７記載の発明では、前記請求
項１乃至６のいずれかに記載の半導体装置の製造方法に
おいて、前記封止樹脂形成工程は、前記金型内に前記複
合基板を装着した状態において、前記キャビティ内に前
記回路基板が完全に内包され、かつ、前記金型の前記複
合基板との当接面が前記位置決め基板上に当接した状態
で樹脂充填が行なわれることを特徴とするものである。
【００２０】また、請求項８記載の発明では、前記請求
項１乃至７のいずれかに記載の半導体装置の製造方法に
おいて、前記基板除去工程は、エッチング処理により前
記位置決め基板を選択的に除去することを特徴とするも
のである。
【００２１】また、請求項９記載の発明では、前記請求
項１乃至７のいずれかに記載の半導体装置の製造方法に
おいて、前記基板除去工程は、前記位置決め基板を前記
回路基板から剥離することにより除去することを特徴と
するものである。
【００２２】また、請求項１０記載の発明では、回路基
板の表面側に半導体素子を搭載すると共に背面側に複数
の突起電極が形成され、かつ、前記半導体素子を封止す
る封止樹脂が形成された半導体装置において、前記封止
樹脂を前記回路基板の少なくとも表面及び側面を覆うよ
う形成すると共に、前記封止樹脂の外周面に前記突起電
極に対し相対的位置精度の高い位置決め面を形成したこ
とを特徴とするものである。
【００２３】また、請求項１１記載の発明では、前記請
求項１０記載の半導体装置において、前記封止樹脂が前
記回路基板の背面に前記突起電極の形成位置を除いて形
成されてなることを特徴とするものである。
【００２４】また、請求項１２記載の発明では、前記請
求項１０または１１記載の半導体装置において、前記突
起電極の表面に、前記突起電極と異なる材料よりなる単
層或いは複数層の異種金属膜を形成してなることを特徴
とするものである。
【００２５】また、請求項１３記載の発明では、前記請
求項１２記載の半導体装置において、前記異種金属膜
は、前記突起電極に対し硬度の高い材料を用いたことを
特徴とするものである。
【００２６】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置において、前記突起電極の材
料として半田を用いると共に、前記異種金属膜の材料と
して、ニッケル（Ｎｉ），ニッケル基合金，クロム（Ｃ
ｒ），クロム基合金，鉄（Ｆｅ），及び鉄基合金から選
択される一の材料を用いたことを特徴とするものであ
る。
【００２７】また、請求項１５記載の発明では、前記請
求項１２記載の半導体装置において、前記異種金属膜
は、前記突起電極に対し濡れ性の高い材料を用いたこと
を特徴とするものである。
【００２８】また、請求項１６記載の発明では、前記請
求項１５記載の半導体装置において、前記突起電極の材
料として半田を用いると共に、前記異種金属膜の材料と
して、錫（Ｓｎ），錫基合金，金（Ａｕ），金基合金，
銀（Ａｇ），銀基合金，パラジウム（Ｐｄ），及びパラ
ジウム基合金から選択される一の材料を用いたことを特
徴とするものである。
【００２９】また、請求項１７記載の発明では、前記請
求項１２乃至１６のいずれかに記載の半導体装置におい
て、複数層により形成される前記異種金属膜の少なくと
も最外周層及び最内周層を前記突起電極に対し濡れ性の
高い材料により形成すると共に、内層を前記突起電極に
対し硬度の高い材料により形成したことを特徴とするも
のである。
【００３０】更に、請求項１８記載の発明では、前記請
求項１０乃至１７のいずれかに記載の半導体装置におい
て、前記回路基板として、単層または多層化されたセラ
ミック基板，ガラスエポキシ基板，及びポリイミド基板
から選択される一の基板を用いたことを特徴とするもの
である。
【００３１】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、基板形成工程において、
突起電極の形成位置に形成された窪み部と、突起電極に
対する封止樹脂の位置決めを行なう際に用いる第１の位
置決め部とを一括的に形成し位置決め基板を製造するこ
とにより、窪み部と第１の位置決め部との相対的位置精
度を向上することができる。
【００３２】続いて実施される装填工程において、位置
決め基板に形成された窪み部に電極材料が装填されるた
め、電極材料は突起電極の形成位置に配設される。続い
て実施される接合工程では、電極材料を回路基板に接合
させることにより回路基板と位置決め基板とが一体化し
た複合基板を形成する。この複合基板が形成された状態
において、電極材料は回路基板に接合されることにより
突起電極となる。この際、電極材料の配設位置は位置決
め基板により位置決めされた状態で回路基板に配設（転
写）されるため、回路基板の精度に拘わらず突起電極
を．定突起電極の形成位置に精度よく形成することがで
きる。
【００３３】続いて実施される封止樹脂形成工程では、
封止樹脂を形成するキャビティに対する位置決め基板の
位置決めを行なう第２の位置決め部とを有した金型に、
第１の位置決め部と第２の位置決め部を係合することに
よりキャビティに対し位置決め基板を位置決めした状態
で複合基板を装着し、その上でキャビティに樹脂充填す
ることにより封止樹脂を形成する。
【００３４】従って、第１及び第２の位置決め部が係合
することにより、キャビティ（即ち、封止樹脂）と位置
決め基板とは精度良く位置決めされる。また、基板形成
工程及び接合工程を経ることにより回路基板に形成され
た突起電極は位置決め基板により精度よく所定突起電極
形成位置に位置決めされている。
【００３５】よって、第１及び第２の位置決め部が係合
することにより、キャビティ（即ち、封止樹脂）と突起
電極も精度良く位置決めされた状態となる。即ち、回路
基板の存在に拘わらず、封止樹脂と突起電極との相対的
位置を精度よく規定することができる。これにより、製
造される半導体装置を被装着装置（例えば、ＩＣソケッ
ト，実装基板等）に装着する際に、封止樹脂の外周面を
基準として突起電極の位置決めを行なうことが可能とな
り、半導体装置を高い精度で位置決めすることが可能と
なる。
【００３６】続いて実施される基板除去工程では、位置
決め基板が除去され、これにより突起電極は露出した状
態となり、以上の工程により半導体装置が完成する。ま
た、請求項２記載の発明によれば、位置決め基板形成工
程の終了後でかつ装填工程の実施前に、突起電極と異な
る材料よりなる単層或いは複数層の異種金属膜を窪み部
に形成する異種金属膜形成工程を実施することにより、
基板除去工程の終了後に突起電極の表面に異種金属膜が
形成された構成となる。よって、この異種金属膜により
突起電極の保護及び実装時の接合性の向上を図ることが
可能となる。
【００３７】また、請求項３記載の発明によれば、スキ
ージを用いて位置決め基板に形成された窪み部に半田ペ
ーストを装填する際、位置決め基板の上部に窪み部の形
成位置に対応した位置に開口を有するスペーサ部材を配
設し、このスペーサ部材を介して半田ペーストを窪み部
に装填することにより、多量の半田ペーストを窪み部に
装填することができる。
【００３８】半田ペーストは例えば有機材よりなるフラ
ックスに半田粒塊が介在した構成であり、接合工程にお
いて加熱することによりフラックスは蒸発し、半田ペー
ストはその体積が縮小する。従って、接合工程の終了後
に形成される突起電極に隙間が発生するおそれがある。
【００３９】しかるに、スペーサ部材を介して半田ペー
ストを窪み部に装填することにより、窪み部に対する半
田ペーストの充填量を増大させることができ、よって窪
み部の形状に沿った突起電極を確実に形成することがで
きる。尚、半田ペーストの窪み部に対する充填量は、ス
ペーサ部材の厚さを調整することにより制御することが
できる。
【００４０】また、請求項４記載の発明によれば、接合
工程において電極材料を溶融た際に電極材料に発生する
セルフアライメント作用により、位置決め基板に対し回
路基板が位置決めされる構成としたことにより、容易か
つ確実に位置決め基板に対する回路基板の位置決めを行
なうことができる。
【００４１】また、請求項５及び請求項６記載の発明に
よれば、簡単な構成で、かつ第２の位置決め部を第１の
位置決め部に挿入或いは係合させるだけの簡単な作業で
位置決め処理を行なうことができる。また、請求項７記
載の発明によれば、封止樹脂形成工程で金型内に複合基
板を装着した状態において、キャビティ内に回路基板が
完全に内包され、かつ、金型の複合基板との当接面が位
置決め基板上に当接した状態で樹脂充填が行なわれるこ
とにより、封止樹脂は少なくとも回路基板の表面及び外
周面の全体を覆う構成となる。
【００４２】即ち、位置決め精度が不良である回路基板
は、位置決め精度の高い封止樹脂の内部に埋設された状
態となる。従って、封止樹脂の外周面を基準面とした半
導体装置の位置決め処理を容易に行なうことができる。
また、請求項８記載の発明によれば、基板除去工程にお
いて、エッチング処理により位置決め基板を選択的に除
去することにより、半導体装置の他の構成要素に悪影響
を及ぼすことなく、かつ確実に位置決め基板の除去を行
なうことができる。
【００４３】また、請求項９記載の発明によれば、基板
除去工程において、位置決め基板を回路基板から剥離す
ることにより除去することにより、位置決め基板の再利
用が可能となり、半導体装置の製造コストの低減を図る
ことができる。
【００４４】また、請求項１０記載の発明によれば、封
止樹脂の外周面に突起電極に対し相対的位置精度の高い
位置決め面を形成したことにより、半導体装置を装着す
る被装着装置に対し封止樹脂の外周面を位置決めするこ
とにより、突起電極の被装着装置に対する位置決めを行
なうことが可能となる。
【００４５】また、封止樹脂を回路基板の少なくとも表
面及び側面を覆うよう形成することにより、封止樹脂の
外周面において位置決め精度の低い回路基板が吐出する
ことはなくなり、位置決め面を基準とした半導体装置の
位置決め処理を容易に行なうことが可能となる。
【００４６】また、請求項１１記載の発明によれば、封
止樹脂が回路基板の背面に突起電極の形成位置を除いて
形成されることにより、回路基板はその全体を封止樹脂
により保護されるため、例えば回路基板が親水性を有す
る有機系基板であっても、水分が半導体装置内に侵入す
ることを防止することができる。
【００４７】また、請求項１２記載の発明によれば、突
起電極の表面に、突起電極の材料と異なる材料よりなる
単層或いは複数層の異種金属膜を形成したことにより、
突起電極の保護を図ることができる。また、異種金属膜
の材料として突起電極材料との接合性の良好なものを選
定することにより、突起電極と異種金属膜との接合性を
向上させることができる。
【００４８】また、異種金属膜の材料として突起電極を
実装基板等に接合する接合材（例えば、半田等）との濡
れ性の良好なものを選定することにより、異種金属膜と
実装基板等との接合性を向上させることができる。ま
た、請求項１３記載の発明によれば、異種金属膜として
突起電極に対し硬度の高い材料を用いたことにより、突
起電極の保護を確実に行なうことができる。
【００４９】また、請求項１４記載の発明によれば、突
起電極の材料として半田を用いると共に、異種金属膜の
材料として半田よりも硬度の高い、ニッケル，ニッケル
基合金，クロム，クロム基合金，鉄，及び鉄基合金から
選択される一の材料を用いたことにより、突起電極の保
護を確実に行なうことができる。
【００５０】また、請求項１５記載の発明によれば、異
種金属膜として突起電極に対し濡れ性の高い材料を用い
たことにより、異種金属膜と突起電極との接合性を向上
することができる。また、請求項１６記載の発明によれ
ば、突起電極の材料として半田を用いると共に、異種金
属膜の材料として半田との濡れ性が良好な、錫，錫基合
金，金，金基合金，銀，銀基合金，パラジウム，及びパ
ラジウム基合金から選択される一の材料を用いたことに
より、異種金属膜と突起電極との接合性を向上すること
ができる。
【００５１】また、請求項１７記載の発明によれば、複
数層により形成される異種金属膜の少なくとも最外周層
及び最内層を濡れ性の高い材料を配設すると共に、内層
に突起電極に対し硬度の高い材料により形成したことに
より、突起電極の保護、異種金属膜と突起電極との接合
性、及び異種金属膜と実装基板等との接合性を共に向上
させることができる。
【００５２】更に、請求項１８記載の発明のように、回
路基板は単層または多層化されたセラミック基板，ガラ
スエポキシ基板，及びポリイミド基板の何れの基板を用
いることが可能である。
【００５３】
【発明の実施の形態】続いて本発明の実施の形態につい
て図面と共に説明する。図１乃至図６は本発明の第１実
施例である半導体装置の製造方法を工程順に示してお
り、また図７は本発明の第１実施例である製造方法によ
り製造された半導体装置１を示している。以下、半導体
装置１の製造方法を各図を用いて製造手順に沿って説明
する。
【００５４】図１は、本発明の第１実施例である製造方
法の位置決め基板形成工程を示している。この位置決め
基板形成工程では、先ず銅（Ｃｕ）よりなる平板状の基
材に対し窪み部３及び位置決め孔４（第１の位置決め
部）を形成する。この窪み部３は、半田バンプ２（突起
電極）の既定形成位置に高精度に位置決めされた状態で
形成される。また、位置決め孔４は後述する封止樹脂形
成工程において、半田バンプ２に対する封止樹脂５の位
置決めを行なう際に用いるものである。
【００５５】ここで、位置決め基板形成工程の詳細につ
いて説明する。位置決め基板形成工程は、更にレジスト
塗布工程，マスク形成工程，エッチング工程，及びマス
ク除去工程に細分化される。レジスト塗布工程では、前
記した位置決め基板６となる基材の両面にフォトレジス
トを塗布する。
【００５６】また、続いて実施されるマスク形成工程で
は、フォトレジストの前記した半田バンプ２の既定形成
位置と、位置決め孔４の形成位置に対応する位置に開口
７ａを穿設（例えばホトリソグラフィ等の薄膜形成技術
を用いる）することによりマスク７を形成する。
【００５７】上記のように基材にマスク７が形成される
と、続いてエッチング工程が実施され、マスク７を用い
てエッチング処理することにより、基材に窪み部３及び
位置決め孔４を形成し（図１は、このエッチング工程が
実施されている状態を示す）、続いてマスク除去工程に
よりマスク７を除去することにより位置決め基板６が形
成される。
【００５８】このように、本実施例においては位置決め
基板形成工程において、レジスト塗布工程，マスク形成
工程，エッチング工程，及びマスク除去工程等の薄膜形
成技術を用いて窪み部３及び位置決め孔４を形成するた
め、窪み部３及び位置決め部４の形成精度を向上させる
ことができる。また、窪み部３と位置決め孔４とを同一
のマスク７を用いて一括的に形成し位置決め基板６を製
造するため、窪み部３と位置決め孔４との相対的位置精
度を向上することができる。
【００５９】上記した位置決め基板形成工程が終了する
と、続いて図２に示される装填工程が実施される。この
装填工程は、位置決め基板６に形成された窪み部３に、
半田バンプ２となる電極材料（本実施例では、半田ペー
スト９）を装填する工程である。本実施例に係る装填工
程では、図２（Ａ）に示されるように、半田ペースト９
をスキージ８を用いて位置決め基板６に形成された窪み
部３に装填する方法とされている。
【００６０】このように、半田バンプ２となる電極材料
として半田ペースト９を用いると共に、この半田ペース
ト９をスキージ８を用いて位置決め基板６に形成された
窪み部３に装填することにより、いわゆる厚膜印刷技術
と同等の手法により半田ペースト９を窪み部３に装填す
ることができる。このため、容易かつ確実に半田ペース
ト９を窪み部３に装填することができる。尚、図２
（Ｂ）は、各窪み部３に半田ペースト９が装填された状
態を示している。
【００６１】上記の装填工程が終了すると、続いて接合
工程が実施される。図３は接合工程を示している。この
接合工程は、半導体素子１５が搭載される回路基板１０
を用意し、この回路基板１０を半田ペースト９を加熱し
半田を溶融することにより位置決め基板６に接合させ、
これにより回路基板１０と位置決め基板６とが一体化し
た構造の複合基板１４を形成する工程である。
【００６２】この複合基板１４が形成された状態におい
て、半田ペースト９は回路基板１０の下面に形成されて
いるバンプ側電極１３に接合されて半田バンプ２とな
る。この半田バンプ２は、位置決め基板６に形成されて
いる窪み部３に位置決めされており、またその形状は窪
み部３の形状に沿った半球状の形状となっている。
【００６３】この際、半田ベースと９の配設位置は位置
決め基板６により位置決めされた状態で回路基板１０に
配設（転写）されるため、回路基板１０の精度に拘わら
ず半田バンプ２を所定形成位置に精度よく形成すること
ができる。一方、接合工程において加熱処理を行なうこ
とにより、半田ペースト９は溶融し、溶融した際に半田
ペースト９に発生するセルフアライメント作用により、
前記位置決め基板６に対し回路基板１０は自然に位置決
めされる。尚、図３（Ａ）に示されるように、回路基板
１０を位置決め基板６の上部に位置決めする際にもある
程度の位置決め精度が要求されるが、本実施例では回路
基板１０の位置決め基板６の上部への位置決め処理は画
像認識技術を用いて行なっている。
【００６４】上記のように接合工程を実施することによ
り複合基板１４が形成されると、続いて回路基板１０に
半導体素子１５を搭載する素子搭載工程が実施される。
図４は素子搭載工程を説明するための図である。半導体
素子１５を回路基板１０に搭載するには、先ず半導体素
子１５を回路基板１０上に形成された素子搭載部１２に
接着剤１７を用いて固定し、続いて半導体素子１５と回
路基板１０上に形成されたパッド１１とを電気的に接続
する。本実施例においては、ワイヤ１６を用いて半導体
素子１５と回路基板１０とを電気的に接続するワイヤボ
ンディング法を示しているが、フリップチップ接続法を
用いて接続することも可能である。
【００６５】素子搭載工程が終了すると、続いて封止樹
脂形成工程が実施される。図５は封止樹脂形成工程を説
明するための図である。封止樹脂形成工程では、金型１
８を用いて半導体素子１５及びワイヤ１６を覆う封止樹
脂５を形成する。金型１８は、上型１９と下型２０とに
より構成されており、上型１９には封止樹脂５を形成す
るためのキャビティ２１と、下型２０に対し上型１９の
位置決めを行なうための位置決め凹部２３が形成されて
いる。また、下型２０にはキャビティ２１に対する位置
決め基板６の位置決めを行なう位置決めピン２２（位置
決めピン２２及び位置決め凹部２３は第１の位置決め部
を構成する）が立設されている。
【００６６】複合基板１４を金型１８に装着するには、
図５に示すように先ず下型２０に立設された位置決めピ
ン２２に位置決め基板６に形成された位置決め孔４を挿
通することにより複合基板１４を下型２０に装着する。
この状態において、複合基板１４を構成する位置決め基
板６は、位置決めピン２２と位置決め孔４とが係合する
ことにより下型２０に位置決めされた状態となる。
【００６７】続いて、位置決め凹部２３が位置決めピン
２２と係合するように上型１９を下型２０に装着する。
このように位置決め凹部２３と位置決めピン２２とが係
合することにより上型１９は下型２０に対して位置決め
されて装着されることとなり、従って位置決め基板６は
上型１９に対しても位置決めされた状態となる。
【００６８】即ち、複合基板１４が金型１８に装着され
た状態において、位置決め孔４，位置決めピン２２及び
位置決め凹部２３を係合することにより、位置決め基板
６は上型１９及び下型２０に高精度に位置決めされた状
態となる。この際、回路基板１０は複合基板１４を金型
１８に位置決めする機能は奏していない。
【００６９】また、上記のように位置決め孔４，位置決
めピン２２及び位置決め凹部２３を係合することによ
り、上型１９に形成されているキャビティ２１も位置決
め基板６に対し精度良く位置決めされた状態となる。一
方、前記した位置決め基板形成工程及び接合工程を経る
ことにより、半田バンプ２は位置決め基板６にその形成
位置を決められた状態で回路基板１０に形成されてい
る。
【００７０】よって、複合基板１４を金型１８に装着し
た状態において、キャビティ２１と半田バンプ２も精度
良く位置決めされた状態となる。即ち、回路基板１０の
存在に拘わらず、キャビティ２１と半田バンプ２との相
対的位置を精度よく規定することができる。
【００７１】また、金型１８内に複合基板１４を装着し
た状態において、回路基板１０はキャビティ２１内部に
完全に内包され、よって上型１９が複合基板１４と当接
する当接面１９ａは位置決め基板６上で当接するよう構
成されている。上記のように金型１８に複合基板１４が
装着されると、図５（Ｂ）に示されるように、キャビテ
ィ２１内に樹脂が充填され封止樹脂５が形成される。そ
して、封止樹脂５が形成されると、金型１８は複合基板
１４から取り外され、図５（Ｃ）に示される封止樹脂５
が形成された複合基板１４が製造される。
【００７２】ここで、形成された封止樹脂５と半田バン
プ２との関係に注目すると、前記したように複合基板１
４を金型１８に装着した状態において、キャビティ２１
と半田バンプ２は精度良く位置決めされているため、キ
ャビティ２１により成形される封止樹脂５と半田バンプ
２も精度良く位置決めされた状態となる。
【００７３】これにより、キャビティ２１の側面部２１
ａにより位置決めされ形成される封止樹脂５の外周面２
４（以下、基準面という）を基準として半田バンプ２の
位置決めを行なうことが可能となる。従って、製造され
る半導体装置１を被装着装置（例えば、ＩＣソケット，
実装基板等）に装着する際、この基準面２４を用いて半
田バンプ２の位置を検知する事が可能となり、よって半
導体装置１を高い精度で位置決めすることができる。
【００７４】また、前記のように回路基板１０がキャビ
ティ２１内部に完全に内包され、かつ、上型１９の当接
面１９ａが位置決め基板６上に当接した状態で樹脂充填
が行なわれることにより、封止樹脂５は少なくとも回路
基板１０の表面及び外周面の全体を覆う構成となる。
【００７５】即ち、位置決め精度が不良である回路基板
１０は、位置決め精度の高い封止樹脂５の内部に完全に
埋設された状態となる。従って、回路基板１０が封止樹
脂５から突出するようなことはなく、基準面２４を用い
た半導体装置１の位置決め処理を容易に行なうことがで
きる。
【００７６】上記した封止樹脂形成工程が終了すると、
続いて位置決め基板６を除去する位置決め基板除去工程
が実施される。この基板除去工程は、図６に示されるよ
うに、エッチング処理により位置決め基板６を選択的に
除去することにより行なわれる。このように、エッチン
グ処理により位置決め基板６を選択的に除去することに
より、半導体装置１の他の構成要素に悪影響を及ぼすこ
となく、かつ確実に位置決め基板６の除去を行なうこと
ができる。
【００７７】また、位置決め基板６を除去する方法はエ
ッチング処理に限定されるものではなく、常温下におい
て位置決め基板６を回路基板１０から剥離することによ
り除去する方法を用いてもよい。この方法によれば、位
置決め基板６の再利用が可能となり、半導体装置１の製
造コストの低減を図ることができる。
【００７８】尚、この方法を用いる場合には、図１に示
した位置決め基板形成工程と図２に示した充填工程の間
に、窪み部３に位置決め基板６と半田バンプ２との剥離
を容易とする剥離促進剤を配設しておくことが望まし
い。以上の各工程を経ることにより、図７に示される半
導体装置１が製造される。このようにして製造された半
導体装置１は、封止樹脂５の外周面（基準面２４）を用
いて半田バンプ２の位置決めを行なうことができるた
め、半導体装置１の精度の高い位置決めを行なうことが
できる。
【００７９】ここで、具体的に位置精度を検証すると、
回路基板にセラミックを用いた従来構成の半導体装置を
例に挙げると、セラミック基板の寸法と半田バンプが配
設されるバンプ側電極との寸法公差はレンジで３００μ
ｍ以上にもなり、更に基板公差もレンジで４００μｍ以
上となる。従って、回路基板に基づき半田バンプの位置
決めを行なうと、大きな寸法誤差が発生し位置決め精度
が低下してしまう。
【００８０】これに対し、上記した製造方法により製造
される半導体装置１においては、窪み部３と位置決め孔
４の位置ズレは２０μｍ以下、位置決め孔４と金型１８
との位置ズレもレンジで６０μｍ以下、更に金型１８自
体の寸法誤差はレンジで５０μｍ以下とすることができ
る。また、これらの精度は回路基板１０の材料に影響さ
れることはない。このため、本実施例に用いる回路基板
１０としては、セラミック基板，ガラスエポキシ基板，
ポリイミド基板等の各種基板を用いることができる。
【００８１】続いて、本発明の第２実施例である半導体
装置の製造方法について説明する。図８乃至図１０は、
本発明の第２実施例である半導体装置の製造方法を説明
するための図である。尚、第２実施例に係る製造方法の
説明において、第１実施例に係る製造方法と同一の処理
については、その図示及び説明を省略する。
【００８２】図８は、第２実施例に係る製造方法の充填
工程を示している。本実施例に係る充填工程では、スキ
ージ８を用いて位置決め基板６に形成された窪み部３に
半田ペースト９を装填する前に、予め位置決め基板６の
上部に窪み部３の形成位置に対応した位置に開口３０ａ
を有するマスク３０（スペーサ部材）を配設したことを
特徴とする。従って、半田ペースト９は、このマスク３
０を介して窪み部３に装填されることとなる。
【００８３】このように、半田ペースト９は窪み部３と
マスク３０とが形成する空間部に装填されるため、第１
実施例の充填工程に比べて多量の半田ペースト９を位置
決め基板６に充填することができる。ところで、半田ペ
ースト９は例えば有機材よりなるフラックスに半田粒塊
が介在した構成であり、接合工程において加熱すること
によりフラックスは蒸発し、半田ペースト９はその体積
が縮小する。従って、第１実施例の製造方法では、接合
工程の終了後に窪み部に隙間が発生するおそれがある。
【００８４】しかるに本実施例の方法では、マスク３０
を介して半田ペースト９を窪み部３に装填することによ
り、窪み部３に対する半田ペースト９の充填量を実質的
に増大させることができ、よって窪み部３の形状に沿っ
た半田バンプ２Ａを確実に形成することができる。
【００８５】また、半田ペースト９の窪み部３に対する
充填量は、マスク３０の厚さを調整することにより制御
することができる。従って、形成される半田バンプ２Ａ
の高さをマスク３０の厚さにより調整することが可能と
なる。図９は、半田バンプ２Ａの高さを第１実施例の半
田バンプ２に比べて高く設定した場合における封止樹脂
形成工程を示している。半田バンプ２Ａの高さを高く設
定することにより、複合基板１４を形成した時点で位置
決め基板６と回路基板１０との間には間隙が形成されて
いる。よって、この構成の複合基板１４を金型１８に装
着し樹脂を充填することにより、同図に示されるよう
に、回路基板１０の背面側にも封止樹脂５が形成される
こととなる。
【００８６】図１０は、図９に示した封止樹脂形成工程
を経ることにより製造された半導体装置１Ａを示してい
る。同図に示されるように半導体装置１Ａは、封止樹脂
５が回路基板１０の背面に半田バンプ２Ａの形成位置を
除いて形成された構成となっている。従って、回路基板
１０はその全体を封止樹脂５により保護される構成とな
るため、例えば回路基板１０が親水性を有する有機系基
板であっても、水分が半導体装置１Ａ内に侵入すること
を防止することができ、半導体装置１Ａの信頼性を向上
させることができる。
【００８７】続いて、本発明の第３実施例である半導体
装置の製造方法について説明する。図１１及び図１２
は、本発明の第３実施例である半導体装置の製造方法を
説明するための図である。尚、第３実施例に係る製造方
法の説明においても、第１実施例に係る製造方法と同一
の処理については、その図示及び説明を省略する。
【００８８】図１１は、本実施例において実施する異種
金属膜形成工程を示している。この異種金属膜形成工程
は、前記した位置決め基板形成工程の終了後でかつ装填
工程の実施前に実施される。この異種金属膜形成工程で
は、位置決め基板６Ａの窪み部３に半田バンプ２の材料
（即ち、半田）と異なる材料よりなる単層或いは複数層
の異種金属膜３１を形成する。
【００８９】このように、位置決め基板形成工程と装填
工程との間に、異種金属膜３１を窪み部３に形成する異
種金属膜形成工程を実施することにより、位置決め基板
６Ａを除去する基板除去工程が終了した時点において、
半田バンプ２の表面には異種金属膜３１が形成された状
態となる。よって、この異種金属膜３１により半田バン
プ２の保護及び実装時の接合性の向上を図ることが可能
となる。
【００９０】以下、異種金属膜３１の具体的構成例につ
いて説明する。異種金属膜３１は、半田バンプ２と異な
る材料よりなる単層或いは複数層の金属膜層により構成
される。図１２は、異種金属膜３１の各種態様を示して
いる。図１２（Ａ）に示されるのは、半田バンプ２の表
面に一層の金属膜を形成することにより異種金属膜３１
を構成したものである。この異種金属膜３１としては、
例えば半田バンプ２に対し硬度の高い材料を用いてもよ
い。この場合における異種金属膜３１の具体的材料とし
ては、ニッケル（Ｎｉ），ニッケル基合金，クロム（Ｃ
ｒ），クロム基合金，鉄（Ｆｅ），及び鉄基合金等が考
えられる。
【００９１】また、上記異種金属膜３１として、半田バ
ンプ２（即ち、半田）に対し濡れ性の高い材料を用いて
もよい。この場合における異種金属膜３１の具体的材料
としては、錫（Ｓｎ），錫基合金，金（Ａｕ），金基合
金，銀（Ａｇ），銀基合金，パラジウム（Ｐｄ），及び
パラジウム基合金等が考えられる。
【００９２】上記のように、異種金属膜３１の材料とし
て半田との接合性の良好なものを選定することにより、
半田バンプ２と異種金属膜３１、及び異種金属膜３１と
実装基板との接合性を向上させることができる。また、
異種金属膜３１として半田バンプ２に対し硬度の高い材
料を用いることにより、半田バンプ２の保護を確実に行
なうことができる。
【００９３】また、図１２（Ｂ），（Ｃ）に示す構成
は、異種金属膜３１を複数の金属膜３２〜３６により形
成したものである。図１２（Ｂ）は、外周層３２と内周
層３３とにより異種金属膜３１が形成された例であり、
図１２（Ｃ）は、外周層３４，内層３５，内周層３６と
により異種金属膜３１が形成された例である。
【００９４】この際、異種金属膜３１を構成する複数の
金属膜層の内、少なくとも最外周層３２，３４及び最内
周層３３，３６は半田バンプ２（半田）に対し濡れ性の
高い材料により形成されており、かつ、最外周層３４と
最内周層３６との間に挟まれる内層３５は半田バンプ２
に対し硬度の高い材料により形成されている。
【００９５】このように、複数層３２〜３６により形成
される異種金属膜３１の少なくとも最外周層３２，３４
及び最内層３３，３６を濡れ性の高い材料を配設すると
共に、内層３５に硬度の高い材料により形成したことに
より、半田バンプ２の保護、異種金属膜３１と半田バン
プ２との接合性、及び異種金属膜３１と実装基板等との
接合性を共に向上させることができる。
【００９６】尚、上記した実施例では、第１の位置決め
部として位置決め基板６に形成した位置決め孔４を用い
る構成について説明したが、第１の位置決め部は位置決
め孔４に限定されるものではなく、例えば位置決め基板
６の側辺を第１の位置決め部としてもよい。この場合、
前記側辺と係合しその位置決めを行なう位置決め辺部を
金型１８に形成しておき、これを第２の位置決め部とす
ればよい。
【００９７】
【発明の効果】上述したように、本発明によれば下記の
各種の効果を実現することができる。請求項１記載の発
明によれば、回路基板の存在に拘わらず封止樹脂と突起
電極との相対的位置を精度よく規定することができるた
め、製造される半導体装置を被装着装置（例えば、ＩＣ
ソケット，実装基板等）に装着する際に、封止樹脂の外
周面を基準として突起電極の位置決めを行なうことが可
能となり、半導体装置を被装着装置に対し高い精度で位
置決めすることが可能となる。
【００９８】また、請求項２記載の発明によれば、異種
金属膜形成により突起電極の保護及び実装時の接合性の
向上を図ることが可能となる。また、請求項３記載の発
明によれば、スペーサ部材を介して半田ペーストを窪み
部に装填することにより半田ペーストの充填量を増大さ
せることができ、よって窪み部の形状に沿った突起電極
を確実に形成することができる。また、スペーサ部材の
厚さを調整することにより、窪み部に対する半田ペース
トの充填量を制御することができる。
【００９９】また、請求項４記載の発明によれば、電極
材料に発生するセルフアライメント作用により位置決め
基板に対する回路基板の位置決が行なわれることによ
り、容易かつ確実に位置決め基板に対する回路基板の位
置決めを行なうことができる。また、請求項５及び請求
項６記載の発明によれば、簡単な構成で、かつ第２の位
置決め部を第１の位置決め部に挿入或いは係合させるだ
けの簡単な作業で位置決め処理を行なうことができる。
【０１００】また、請求項７記載の発明によれば、位置
決め精度が不良である回路基板は、位置決め精度の高い
封止樹脂の内部に埋設された状態となるため、封止樹脂
の外周面を基準面とした半導体装置の位置決め処理を容
易に行なうことができる。また、請求項８記載の発明に
よれば、半導体装置の他の構成要素に悪影響を及ぼすこ
となく、かつ確実に位置決め基板の除去を行なうことが
できる。
【０１０１】また、請求項９記載の発明によれば、位置
決め基板の再利用が可能となり、半導体装置の製造コス
トの低減を図ることができる。また、請求項１０記載の
発明によれば、半導体装置を装着する被装着装置に対し
封止樹脂の外周面を位置決めすることにより、突起電極
の被装着装置に対する位置決めを行なうことが可能とな
る。また、封封止樹脂の外周面において位置決め精度の
低い回路基板が吐出することはなくなり、位置決め面を
基準とした半導体装置の位置決め処理を容易に行なうこ
とが可能となる。
【０１０２】また、請求項１１記載の発明によれば、回
路基板はその全体を封止樹脂により保護されるため、例
えば回路基板が親水性を有する有機系基板であっても、
水分が半導体装置内に侵入することを防止することがで
きる。また、請求項１２記載の発明によれば、突起電極
の保護、突起電極と異種金属膜との接合性を向上、及び
異種金属膜と実装基板等との接合性を向上させることが
可能となる。
【０１０３】また、請求項１３及び請求項１４記載の発
明によれば、異種金属膜として突起電極に対し硬度の高
い材料を用いたことにより、突起電極の保護を確実に行
なうことができる。また、請求項１５及び請求項１６記
載の発明によれば、異種金属膜として突起電極に対し濡
れ性の高い材料を用いたことにより、異種金属膜と突起
電極との接合性を向上することができる。
【０１０４】更に、請求項１７記載の発明によれば、複
数層により形成される異種金属膜の少なくとも最外周層
及び最内層を濡れ性の高い材料を配設すると共に、内層
に突起電極に対し硬度の高い材料により形成したことに
より、突起電極の保護、異種金属膜と突起電極との接合
性、及び異種金属膜と実装基板等との接合性を共に向上
させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の製造方
法を示しており、基板形成工程を説明するための図であ
る。
【図２】本発明の第１実施例である半導体装置の製造方
法を示しており、装填工程を説明するための図である。
【図３】本発明の第１実施例である半導体装置の製造方
法を示しており、接合工程を説明するための図である。
【図４】本発明の第１実施例である半導体装置の製造方
法を示しており、素子搭載工程を説明するための図であ
る。
【図５】本発明の第１実施例である半導体装置の製造方
法を示しており、封止樹脂形成工程を説明するための図
である。
【図６】本発明の第１実施例である半導体装置の製造方
法を示しており、位置決め基板除去工程を説明するため
の図である。
【図７】本発明の第１実施例である半導体装置の製造方
法により製造される半導体装置を示す図である。
【図８】本発明の第２実施例である半導体装置の製造方
法を示しており、装填工程を説明するための図である。
【図９】本発明の第２実施例である半導体装置の製造方
法を示しており、封止樹脂形成工程を説明するための図
である。
【図１０】本発明の第２実施例である半導体装置の製造
方法により製造される半導体装置を示す図である。
【図１１】本発明の第３実施例である半導体装置の製造
方法を示しており、基板形成工程を説明するための図で
ある。
【図１２】本発明の第３実施例である半導体装置の製造
方法により形成される半田バンプを拡大して示す断面図
である。
【符号の説明】
１，１Ａ 半導体装置 ２，２Ａ 半田バンプ ３ 窪み部 ４ 位置決め孔 ５ 封止樹脂 ６，６Ａ 位置決め基板 ７，３０ マスク ８ スキージ ９ 半田ペースト １０ 回路基板 １３ バンプ側電極 １４ 複合基板 １５ 半導体素子 １８ 金型 １９ 上型 ２０ 下型 ２１ キャビティ ２２ 位置決めピン ２３ 位置決め凹部 ２４ 基準面 ３１ 異種金属膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 回路基板の表面側に半導体素子を搭載す
    ると共に背面側に複数の突起電極が形成され、かつ、前
    記半導体素子を封止する封止樹脂が形成された半導体装
    置の製造方法において、 基材に対し、前記突起電極の形成位置に形成された窪み
    部と、前記突起電極に対する前記封止樹脂の位置決めを
    行なう際に用いる第１の位置決め部とを一括的に形成す
    ることにより、位置決め基板を製造する位置決め基板形
    成工程と、 前記位置決め基板に形成された窪み部に、前記突起電極
    となる電極材料を装填する装填工程と、 前記装填工程の終了後、前記位置決め基板に対し前記回
    路基板を装着すると共に、前記電極材料を前記回路基板
    に接合させることにより前記回路基板と前記位置決め基
    板とを一体化し複合基板を形成する接合工程と、 前記封止樹脂を形成するためのキャビティと、前記キャ
    ビティに対する前記位置決め基板の位置決めを行なう第
    ２の位置決め部とを有した金型に、前記第１の位置決め
    部と第２の位置決め部を係合することにより前記キャビ
    ティに対し前記位置決め基板を位置決めした状態で前記
    複合基板を装着し、その上で前記キャビティに樹脂充填
    することにより封止樹脂を形成する封止樹脂形成工程
    と、 前記封止樹脂形成工程の終了後、前記位置決め基板を除
    去する位置決め基板除去工程とを具備することを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記位置決め基板形成工程の終了後でかつ前記装填工程
    の実施前に、 前記突起電極と異なる材料よりなる単層或いは複数層の
    異種金属膜を前記窪み部に形成する異種金属膜形成工程
    を行なうことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１または２記載の半導体装置の製
    造方法において、 前記装填工程は、 前記突起電極となる電極材料として半田ペーストを用い
    ると共に、前記半田ペーストをスキージを用いて前記位
    置決め基板に形成された窪み部に装填し、 かつ、前記スキージを用いて前記位置決め基板に形成さ
    れた窪み部に前記半田ペーストを装填する際、前記位置
    決め基板の上部に前記窪み部の形成位置に対応した位置
    に開口を有するスペーサ部材を配設し、前記スペーサ部
    材を介して前記半田ペーストを前記窪み部に装填するこ
    とを特徴とする特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置の製造方法において、 前記接合工程は、 加熱処理を行なうことにより前記電極材料を溶融し、溶
    融した際に前記電極材料に発生するセルフアライメント
    作用により、前記位置決め基板に対し前記回路基板が位
    置決めされることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置の製造方法において、 前記第１の位置決め部は前記位置決め基板に形成された
    位置決め孔であり、 前記第２の位置決め部は前記金型に形成され、前記位置
    決め孔に係合する位置決め突状部材であることを特徴と
    する半導体装置の製造方法。
  6. 【請求項６】 請求項１乃至４のいずれかに記載の半導
    体装置の製造方法において、 前記第１の位置決め部は前記位置決め基板の側辺部であ
    り、 前記第２の位置決め部は前記金型に形成され、前記側辺
    部に係合する位置決め辺部であることを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 請求項１乃至６のいずれかに記載の半導
    体装置の製造方法において、 前記封止樹脂形成工程は、 前記金型内に前記複合基板を装着した状態において、前
    記キャビティ内に前記回路基板が完全に内包され、か
    つ、前記金型の前記複合基板との当接面が前記位置決め
    基板上に当接した状態で樹脂充填が行なわれることを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項１乃至７のいずれかに記載の半導
    体装置の製造方法において、 前記基板除去工程は、 エッチング処理により前記位置決め基板を選択的に除去
    することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項１乃至７のいずれかに記載の半導
    体装置の製造方法において、 前記基板除去工程は、 前記位置決め基板を前記回路基板から剥離することによ
    り除去することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 回路基板の表面側に半導体素子を搭載
    すると共に背面側に複数の突起電極が形成され、かつ、
    前記半導体素子を封止する封止樹脂が形成された半導体
    装置において、 前記封止樹脂を前記回路基板の少なくとも表面及び側面
    を覆うよう形成すると共に、前記封止樹脂の外周面に前
    記突起電極に対し相対的位置精度の高い位置決め面を形
    成したことを特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、 前記封止樹脂が前記回路基板の背面に前記突起電極の形
    成位置を除いて形成されてなることを特徴とする半導体
    装置。
  12. 【請求項１２】 請求項１０または１１記載の半導体装
    置において、 前記突起電極の表面に、前記突起電極と異なる材料より
    なる単層或いは複数層の異種金属膜を形成してなること
    を特徴とする半導体装置。
  13. 【請求項１３】 請求項１２記載の半導体装置におい
    て、 前記異種金属膜は、前記突起電極に対し硬度の高い材料
    を用いたことを特徴とする半導体装置。
  14. 【請求項１４】 請求項１３記載の半導体装置におい
    て、 前記突起電極の材料として半田を用いると共に、 前記異種金属膜の材料として、ニッケル（Ｎｉ），ニッ
    ケル基合金，クロム（Ｃｒ），クロム基合金，鉄（Ｆ
    ｅ），及び鉄基合金から選択される一の材料を用いたこ
    とを特徴とする半導体装置。
  15. 【請求項１５】 請求項１２記載の半導体装置におい
    て、 前記異種金属膜は、前記突起電極に対し濡れ性の高い材
    料を用いたことを特徴とする半導体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置におい
    て、 前記突起電極の材料として半田を用いると共に、 前記異種金属膜の材料として、錫（Ｓｎ），錫基合金，
    金（Ａｕ），金基合金，銀（Ａｇ），銀基合金，パラジ
    ウム（Ｐｄ），及びパラジウム基合金から選択される一
    の材料を用いたことを特徴とする半導体装置。
  17. 【請求項１７】 請求項１２乃至１６のいずれかに記載
    の半導体装置において、 複数層により形成される前記異種金属膜の少なくとも最
    外周層及び最内周層を前記突起電極に対し濡れ性の高い
    材料により形成すると共に、内層を前記突起電極に対し
    硬度の高い材料により形成したことを特徴とする半導体
    装置。
  18. 【請求項１８】 請求項１０乃至１７のいずれかに記載
    の半導体装置において、 前記回路基板として、単層または多層化されたセラミッ
    ク基板，ガラスエポキシ基板，及びポリイミド基板から
    選択される一の基板を用いたことを特徴とする半導体装
    置。
JP8321973A 1996-12-02 1996-12-02 半導体装置の製造方法及び半導体装置 Withdrawn JPH10163368A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8321973A JPH10163368A (ja) 1996-12-02 1996-12-02 半導体装置の製造方法及び半導体装置
US08/863,280 US5930603A (en) 1996-12-02 1997-05-27 Method for producing a semiconductor device
TW086107833A TW332908B (en) 1996-12-02 1997-06-06 Semiconductor device
DE19724533A DE19724533A1 (de) 1996-12-02 1997-06-11 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
KR1019970026076A KR100268608B1 (ko) 1996-12-02 1997-06-20 반도체장치의제조방법및반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8321973A JPH10163368A (ja) 1996-12-02 1996-12-02 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH10163368A true JPH10163368A (ja) 1998-06-19

Family

ID=18138504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8321973A Withdrawn JPH10163368A (ja) 1996-12-02 1996-12-02 半導体装置の製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US5930603A (ja)
JP (1) JPH10163368A (ja)
KR (1) KR100268608B1 (ja)
DE (1) DE19724533A1 (ja)
TW (1) TW332908B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2008537332A (ja) * 2005-04-18 2008-09-11 フリースケール セミコンダクター インコーポレイテッド 基板無し半導体パッケージを形成する方法
JP2019029541A (ja) * 2017-07-31 2019-02-21 大日本印刷株式会社 電子部品搭載基板およびその製造方法
JP2022009156A (ja) * 2017-07-31 2022-01-14 大日本印刷株式会社 電子部品搭載基板およびその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29924866U1 (de) * 1990-02-14 2006-06-08 Seiko Epson Corp. Tintenstrahldrucker und zugehöriger Tintentank
CN1420538A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6534337B1 (en) * 1997-05-15 2003-03-18 Texas Instruments Incorporated Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6380001B1 (en) * 1998-01-29 2002-04-30 Vlsi Technology, Inc. Flexible pin count package for semiconductor device
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6484927B1 (en) * 1999-11-05 2002-11-26 Delaware Capital Formation Corporation Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6329220B1 (en) 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6242284B1 (en) * 2000-05-05 2001-06-05 Advanced Semiconductor Engineering, Inc. Method for packaging a semiconductor chip
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
DE10104258A1 (de) * 2001-01-31 2002-08-22 Infineon Technologies Ag Verfahren zum Aufbringen einer strukturierten Schicht auf ein Trägersubstrat
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
CN1328785C (zh) * 2002-03-29 2007-07-25 松下电器产业株式会社 导热性基板的制造方法
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
JP4560113B2 (ja) * 2008-09-30 2010-10-13 株式会社東芝 プリント回路板及びプリント回路板を備えた電子機器
EP2413676A4 (en) * 2009-03-26 2013-03-27 Sharp Kk CHIP COMPONENT APPLICATION STRUCTURE, CHIP COMPONENT ATTACHMENT METHOD, AND LIQUID CRYSTAL DISPLAY ARRANGEMENT
TW201308547A (zh) * 2011-07-01 2013-02-16 Great Team Backend Foundry Inc 塑封內空封裝之結構改良
TW201312711A (zh) * 2011-07-08 2013-03-16 Great Team Backend Foundry Inc 塑封預模內空封裝之結構改良
US8933468B2 (en) * 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
US5381848A (en) * 1993-09-15 1995-01-17 Lsi Logic Corporation Casting of raised bump contacts on a substrate
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5829668A (en) * 1996-09-03 1998-11-03 Motorola Corporation Method for forming solder bumps on bond pads

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2008537332A (ja) * 2005-04-18 2008-09-11 フリースケール セミコンダクター インコーポレイテッド 基板無し半導体パッケージを形成する方法
JP2019029541A (ja) * 2017-07-31 2019-02-21 大日本印刷株式会社 電子部品搭載基板およびその製造方法
JP2022009156A (ja) * 2017-07-31 2022-01-14 大日本印刷株式会社 電子部品搭載基板およびその製造方法

Also Published As

Publication number Publication date
KR19980063339A (ko) 1998-10-07
KR100268608B1 (ko) 2000-10-16
TW332908B (en) 1998-06-01
DE19724533A1 (de) 1998-06-04
US5930603A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
JPH10163368A (ja) 半導体装置の製造方法及び半導体装置
US6414390B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6175151B1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6071755A (en) Method of manufacturing semiconductor device
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
WO2009136496A1 (ja) ３次元実装半導体装置及びその製造方法
US20050263887A1 (en) Circuit carrier and fabrication method thereof
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JPH053183A (ja) 半導体装置及びその製造方法
JP3732378B2 (ja) 半導体装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2002313985A (ja) チップサイズパッケージの製造方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JPH0888295A (ja) 半導体装置
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
JPH0766318A (ja) 半導体装置
JP3936060B2 (ja) グリッドアレイの製造方法
JP2006210796A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203