Nothing Special   »   [go: up one dir, main page]

JPH1012891A - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JPH1012891A
JPH1012891A JP8181567A JP18156796A JPH1012891A JP H1012891 A JPH1012891 A JP H1012891A JP 8181567 A JP8181567 A JP 8181567A JP 18156796 A JP18156796 A JP 18156796A JP H1012891 A JPH1012891 A JP H1012891A
Authority
JP
Japan
Prior art keywords
thin film
insulating substrate
laser beam
pitch
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8181567A
Other languages
English (en)
Other versions
JP3580033B2 (ja
Inventor
Masumitsu Ino
益充 猪野
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18156796A priority Critical patent/JP3580033B2/ja
Priority to US08/878,588 priority patent/US6602744B1/en
Publication of JPH1012891A publication Critical patent/JPH1012891A/ja
Priority to US09/678,459 priority patent/US6759628B1/en
Application granted granted Critical
Publication of JP3580033B2 publication Critical patent/JP3580033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 レーザアニール工程を改良して薄膜半導体装
置に形成される薄膜トランジスタの電気特性を改善す
る。 【解決手段】 薄膜半導体装置を製造する為、縦方向及
び横方向に広がる絶縁基板１の表面に半導体薄膜２を形
成する成膜工程と、レーザビーム４を照射して半導体薄
膜２を溶融冷却しその再結晶化を行なうレーザアニール
工程と、半導体薄膜２を活性層として薄膜トランジスタ
１７を一定の配列ピッチＢで集積形成する加工工程とを
行なう。レーザアニール工程では、絶縁基板１の縦方向
に沿って帯状に形成されたレーザビーム４のパルスを絶
縁基板１に間欠照射し且つその照射領域を部分的に重ね
ながら絶縁基板１に対して相対的に一定の移動ピッチＡ
で横方向に移動する。この際、レーザビーム４の移動ピ
ッチＡを薄膜トランジスタ１７の配列ピッチＢと等しく
するかその整数倍に設定する。さらに、絶縁基板１を予
め位置決めして部分的に重なり合う照射領域の境界１６
が薄膜トランジスタ１７のチャネル領域にかからない様
にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁基板上に成膜さ
れた半導体薄膜を活性層とする薄膜トランジスタが集積
的に形成された薄膜半導体装置の製造方法に関する。よ
り詳しくは、絶縁基板上に半導体薄膜を成膜した後その
再結晶化を目的として行なわれるレーザビーム照射技術
（レーザアニール）に関する。
【０００２】
【従来の技術】薄膜半導体装置の製造工程を低温プロセ
ス化する方法の一環として、レーザビームを用いたレー
ザアニールが開発されている。これは、絶縁基板上に成
膜された非晶質シリコンや多結晶シリコン等非単結晶性
の半導体薄膜にレーザビームを照射して局部的に加熱溶
融した後、その冷却過程で半導体薄膜を再結晶化するも
のである。この再結晶化した半導体薄膜を活性層（チャ
ネル領域）として薄膜トランジスタを集積形成する。結
晶化した半導体薄膜はキャリアの移動度が高くなる為薄
膜トランジスタを高性能化できる。図１０に示す様に、
このレーザアニールでは絶縁基板１の縦方向（Ｙ方向）
に沿って帯状に形成されたレーザビーム４のパルスを絶
縁基板１に間欠照射する。この時同時に、その照射領域
を部分的に重ねながらレーザビーム４を絶縁基板１に対
して相対的に横方向（Ｘ方向）に移動させている。図示
の例では、固定されたレーザビーム４の照射領域に対し
絶縁基板１を−Ｘ方向にステップ移動させている。この
様に、レーザビーム４をオーバーラップさせる事により
半導体薄膜の再結晶化が比較的均一に行なわれる。
【０００３】
【発明が解決しようとする課題】薄膜半導体装置は例え
ばアクティブマトリクス型表示装置の駆動基板等に好適
であり、近年盛んに開発が進められている。表示装置に
応用する場合ガラス等からなる透明絶縁基板の大型化及
び低コスト化が強く要求されている。例えば図１０に示
した例では、絶縁基板１のＸ方向寸法は４００mm〜５０
０mmに達し、Ｙ方向寸法は３００mm〜４００mmに達して
いる。この様な大型化及び低コスト化を満たす為上述し
たレーザビームを利用する再結晶化レーザアニールが活
用されている。レーザビーム照射により比較的低温で半
導体薄膜を結晶化できる為低融点ガラス等比較的低コス
トの透明絶縁基板を採用できる。この為、現在では表示
部に加え周辺回路部も一体的に内蔵した薄膜半導体装置
がボトムゲート型の薄膜トランジスタを用いて４００℃
以下の低温プロセスにより製造可能である。又、帯状
（線状）のレーザビーム４を走査しオーバーラップ照射
する事で比較的大面積の半導体薄膜を非晶質から多結晶
に効率良く転換できる。現在、レーザビームの光源とし
てはエキシマレーザが広く用いられている。しかしなが
ら、このエキシマレーザは出力パワーの関係でレーザビ
ームの断面積を極端に大きくする事はできない。この
為、レーザビームを帯状もしくは線状に整形して、これ
をオーバーラップしながら走査（スキャニング）する事
により、大型ガラス等からなる透明絶縁基板の全面に照
射している。しかしながら、このスキャニング時にレー
ザビーム４のエネルギー分布の影響により結晶の粒径等
が不均一になる。これにより表示装置等に集積形成され
た駆動用薄膜トランジスタの動作特性がばらつく様にな
る為、均一な表示を行なう事が困難であるという課題が
ある。
【０００４】一般に、エキシマレーザは約２００Ｗの出
力パワーを有している。図１１に示す様に、レーザビー
ム４を帯状に整形してパワーの集中化を図っている。図
示の例では帯状レーザビーム４の照射領域はＸ方向が
０．３mm（３００μｍ）程度であり、Ｙ方向の寸法が１
５０mm程度である。このレーザビーム４をＸ方向に走査
しながら間欠的に照射する事で絶縁基板の全面に成膜さ
れた半導体薄膜を再結晶化できる。
【０００５】図１２は帯状に整形されたレーザビーム４
のＸ方向（横方向）に沿ったエネルギー分布を模式的に
表わしている。このエネルギー分布は中央の平坦部４１
０とその両側の傾斜部４２０とを有しており、全体とし
て略台形プロファイルとなっている。平坦部４１０の幅
は例えば３００μｍであり、各傾斜部４２０の幅は２０
μｍ程度である。この傾斜部４２０はレーザビームを帯
状に整形する光学系の作用により必然的に生じるもので
ある。レーザビーム４のエネルギー分布にこの傾斜部４
２０が含まれる為、再結晶化された半導体薄膜の構造に
ばらつきが生じ、結晶欠陥が含まれる事になる。
【０００６】図１３はレーザビームをオーバーラップし
ながらスキャニング照射する状態を模式的に表わしたも
のである。従来、例えば９０％のオーバーラップでレー
ザビームを繰り返し間欠照射している。レーザビームの
Ｘ方向幅が３００μｍである場合、間欠照射の１ステッ
プ当たり移動量は３０μｍになる。図では、この１ステ
ップ当たり移動量を移動ピッチＡとして表わしている。
移動ピッチＡで間欠照射を１０回繰り返す事によりレー
ザビームがそのＸ方向幅分３００μｍだけ走査される事
になる。この場合、部分的に重なり合う照射領域の境界
１６に丁度レーザビーム断面プロファイルの傾斜部が照
射される事になる。この結果、境界１６に沿って結晶欠
陥１６ａが生じる。一方、薄膜トランジスタ１７は一定
の配列ピッチＢで絶縁基板１の上に集積形成されてい
る。この例では薄膜トランジスタ１７はボトムゲート型
であり、ゲート電極１８の上にアイランド状にパタニン
グされた半導体薄膜２が積層されている。ゲート電極１
８の直上に位置する半導体薄膜２の部分がチャネル領域
となり、その両側にはコンタクト１９が形成されてい
る。図１３では完成状態の薄膜トランジスタ１７を表わ
しているが、前述したレーザアニールはこの薄膜トラン
ジスタ１７のプロセス中適当な工程で行なわれる。従
来、レーザビームの移動ピッチＡと薄膜トランジスタ１
７の配列ピッチＢには何等相対的な関係が配慮されてい
なかった。この為、境界１６毎に現われる結晶欠陥１６
ａが、ある薄膜トランジスタ１７ではチャネル領域に位
置する一方、他の薄膜トランジスタ１７ではチャネル領
域から外れるといったばらつきが生じている。
【０００７】図１４は、図１３に示した薄膜トランジス
タ１７の断面構造を模式的に表わしたものである。絶縁
基板１の上にゲート電極１８がパタニングされ、その上
にゲート絶縁膜２１を介して半導体薄膜２がパタニング
形成されている。半導体薄膜２の上にはゲート電極１８
と整合するストッパ２３が形成されている。このストッ
パ２３の直下がチャネル領域２２となる。かかる構成を
有するボトムゲート型の薄膜トランジスタ１７は層間絶
縁膜２４により被覆されている。層間絶縁膜２４にはコ
ンタクトが開口しており、ソース電極Ｓ及びドレイン電
極Ｄが設けられている。なお、これらの電極Ｓ，Ｄとコ
ンタクトする薄膜トランジスタ２の部分は例えばＮ＋拡
散層となっている。図示の例では丁度チャネル領域２２
に前述した結晶欠陥１６ａが介在している。この様に薄
膜トランジスタ１７のチャネル領域２２に結晶欠陥１６
ａが形成されるとトランジスタの特性劣化につながる。
特に、電流駆動能力の低下が顕著で、画素のスイッチン
グ素子に使用した場合には、画面の表示ムラが生じる。
【０００８】図１５は薄膜トランジスタのゲート電圧Ｖ
ＧＳ／ドレイン電流ＩＤＳ特性を示すグラフである。実
線で示すカーブがチャネル領域に結晶欠陥がない場合の
トランジスタ特性であり、点線で示すカーブがチャネル
領域に結晶欠陥が存在する場合のトランジスタ特性を表
わしている。このグラフから明らかな様に、チャネル領
域に結晶欠陥が存在すると薄膜トランジスタの電流駆動
能力が低下し、画素に対する映像信号の書き込み特性が
悪化する。アクティブマトリクス型表示装置の画面上に
この薄膜トランジスタの動作特性のばらつきが水平方向
に沿って現われると、縦筋の様な画像欠陥を引き起こ
す。
【０００９】図１６は上述した電流駆動能力の低下原因
を模式的に表わしたものである。シリコン等からなる半
導体薄膜をレーザアニールにより溶融させた後固化する
場合、冷却過程がレーザビームの照射領域の端部から発
生する為、必然的に照射領域の各境界には再結晶化後Ｓ
ｉのダングリングボンドが生じ結晶欠陥につながる。こ
の結晶欠陥はＳｉの結合のネットワークが乱れた部分で
あり、局在準位が多数存在する。その結果、電荷のトラ
ップが多く存在する事になり、電子の走行が妨げられ半
導体薄膜のキャリア移動度が低下する。
【００１０】なお、上述した従来例では帯状に形成され
たレーザビームのオーバーラップ量を９０％に設定して
いるが、これを９５％〜９９％に高める事で半導体薄膜
の結晶状態をより改善する事も考えられる。しかしなが
ら、この様にオーバーラップ量を大きくしても、依然と
して照射領域の境界に結晶欠陥が残る可能性があり、抜
本的な解決策とはいえない。又、特開平３−２７３６２
１号公報には、素子領域のみにレーザビームを照射し、
それ以外の領域にはレーザビーム照射を行なわない技術
が開示されている。しかしながらこの方法ではオーバー
ラップ照射（多重照射）ができない為、素子領域に存在
する半導体薄膜の結晶品質を大幅に改善する事は困難で
ある。
【００１１】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明によ
れば薄膜半導体装置は基本的に以下の工程により製造さ
れる。先ず成膜工程を行ない、縦方向及び横方向に広が
る絶縁基板の表面に半導体薄膜を形成する。次にレーザ
アニール工程を行ない、レーザビームを照射して該半導
体薄膜を溶融冷却しその再結晶化を図る。さらに加工工
程を行ない、該半導体薄膜を活性層として薄膜トランジ
スタを一定の配列ピッチで集積形成する。特徴事項とし
て、前記レーザアニール工程では、該絶縁基板の縦方向
に沿って帯状に形成されたレーザビームのパルスを該絶
縁基板に間欠照射し且つその照射領域を部分的に重ねな
がら絶縁基板に対して相対的に一定の移動ピッチで横方
向に移動する際、該レーザビームの移動ピッチを該薄膜
トランジスタの配列ピッチと等しくするかその整数倍に
する。好ましくは、該絶縁基板を予め位置決めして部分
的に重なり合う照射領域の境界が各薄膜トランジスタの
チャネル領域にかからない様にする。
【００１２】本発明は、上述した薄膜半導体装置の製造
方法に用いるレーザアニール装置を包含している。この
レーザアニール装置は、絶縁基板の縦方向に沿って帯状
に形成されたレーザビームのパルスを該絶縁基板に間欠
照射し且つその照射領域を部分的に重ねながら絶縁基板
に対して相対的に一定の移動ピッチで横方向に移動する
手段と、該レーザビームの移動ピッチを該薄膜トランジ
スタの配列ピッチと等しくするかその整数倍に設定する
手段と、該絶縁基板を予め位置決めして部分的に重なり
合う照射領域の境界が各薄膜トランジスタのチャネル領
域にかからない様にする位置決め手段とを備えている。
【００１３】本発明は、さらに上述した製造方法の実施
に適した薄膜半導体装置を包含している。この薄膜半導
体装置は絶縁基板を予め位置決めする為のアライメント
マークを備えており、部分的に重なり合う照射領域の境
界が各薄膜トランジスタのチャネル領域にかからない様
に位置決め可能とする。好ましくは、前記絶縁基板は一
定の配列ピッチで集積形成された各薄膜トランジスタに
対応する画素電極を備えており、本薄膜半導体装置はア
クティブマトリクス型表示装置の駆動基板に好適であ
る。
【００１４】本発明によれば、帯状又は線状のレーザビ
ームを絶縁基板に間欠照射し且つその照射領域を部分的
に重ねながら走査する際、レーザビームの移動ピッチを
薄膜トランジスタの配列ピッチと等しくするかその整数
倍に設定している。レーザビーム照射により再結晶化さ
れた半導体薄膜は、この移動ピッチと同一の周期で結晶
状態が分布している。そして、この結晶状態の分布周期
は薄膜トランジスタの配列ピッチと一致している。従っ
て、絶縁基板上に集積形成された薄膜トランジスタの素
子領域を構成する半導体薄膜の部分は絶縁基板全面に渡
ってほぼ同様の結晶状態に揃えられる為、各薄膜トラン
ジスタの動作特性にばらつきが生じない。さらに、絶縁
基板を予め位置決めして部分的に重なり合う照射領域の
境界が薄膜トランジスタのチャネル領域にかからない様
にしている。これにより、照射領域の境界に存在する結
晶欠陥が各薄膜トランジスタのチャネル領域外に置かれ
る為全ての薄膜トランジスタが十分な電流駆動能力を備
える事になる。
【００１５】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の主要部をなすレーザアニール工
程を示す模式図である。（Ａ）に示す様に、本レーザア
ニール工程はレーザアニール装置を用いて実施される。
再結晶化レーザアニールを行なう場合、ＸＹステージ１
１が組み込まれたアニールチャンバ１２の中に低融点ガ
ラス等からなる絶縁基板１を投入する。この絶縁基板１
の表面には予め非単結晶性の半導体薄膜２が成膜されて
いる。半導体薄膜２としては例えばＰ−ＣＶＤ法により
非晶質シリコンが形成される。このチャンバ１２内で例
えばＸｅＣｌエキシマレーザ光源３から放射されたレー
ザビーム４を絶縁基板１に照射する。これにより非晶質
シリコンは一旦溶融し、冷却過程で再結晶化が行なわれ
多結晶シリコンに転換される。これにより半導体薄膜２
のキャリア移動度が高くなり薄膜トランジスタの電気特
性を改善できる。なお、レーザビーム４の断面形状を帯
状（線状）に整形し且つエネルギー断面強度の均一性を
保つ為、ビーム形成器５が挿入されている。ビーム形成
器５を通過した帯状のレーザビーム４は反射鏡６で反射
した後、チャンバ１２内に収納された絶縁基板１に照射
される。レーザビーム４のパルスを間欠照射する際、こ
れに同期してＸＹステージ１１を−Ｘ方向にステップ移
動する。これによりレーザビーム４の照射領域を部分的
に重ねながら絶縁基板１に対して相対的にレーザビーム
４をＸ方向（横方向）に移動する。なおステージ１１を
−Ｘ方向にステップ移動する為モータ１３が取り付けら
れている。又、レーザビーム４の間欠照射とステージ１
１のステップ移動を互いに同期化する為制御器１４がエ
キシマレーザ光源３とモータ１３との間に介在してい
る。加えて、絶縁基板１に設けたアライメントマーク
（図示せず）を検出して絶縁基板１の位置決めを行なう
為に用いる検出器１５が備えられており、その出力は制
御器１４に供給される。制御器１４は検出器１５の検出
結果に基づいてモータ１３を駆動し、絶縁基板１の位置
決めを行なう。
【００１６】（Ｂ）は、レーザビーム４の間欠照射を模
式的に表わしている。絶縁基板１の縦方向に沿って帯状
に形成されたレーザビーム４のパルスは絶縁基板１に間
欠照射される。この際、照射領域を部分的に重ねながら
絶縁基板１に対して相対的に一定の移動ピッチＡで横方
向に移動する。図から理解される様に、レーザ照射を１
回目、２回目、３回目、４回目という様に繰り返し部分
的にオーバーラップ照射すると、各照射領域の間に境界
１６が現われる。この境界１６の間隔が移動ピッチＡに
相当している。
【００１７】（Ｃ）は再結晶化された半導体薄膜２を活
性層として絶縁基板１上に一定の配列ピッチＢで集積形
成された薄膜トランジスタ１７を模式的に表わしてい
る。図示する様に、薄膜トランジスタ１７はボトムゲー
ト構造を有し、ゲート電極１８の上にアイランド状にパ
タニングされた半導体薄膜２が重ねられている。ゲート
電極１８の直上に位置する半導体薄膜２の部分がチャネ
ル領域を構成し、その両側にコンタクト１９が設けられ
ている。なお、レーザアニール工程は半導体薄膜２をア
イランド状にパタニングする前又後で行なわれる。
（Ｃ）と（Ｂ）を比較すれば明らかな様に、本発明では
レーザビーム４の移動ピッチＡを薄膜トランジスタ１７
の配列ピッチＢと等しくしている。なお、一般的には移
動ピッチＡを配列ピッチＢの整数倍に設定すれば良い。
加えて本実施形態では、絶縁基板１を予め位置決めして
部分的に重なり合う照射領域の境界１６が各薄膜トラン
ジスタ１７のチャネル領域にかからない様にしている。
この為、本レーザアニール装置は位置決め手段として検
出器１５を備えており、絶縁基板１を予め位置決めして
部分的に重なり合う照射領域の境界１６が各薄膜トラン
ジスタ１７のチャネル領域にかからない様にする。又、
絶縁基板１側にはアライメントマーク（図示せず）が備
えられており、検出器１５がこれを検出して絶縁基板１
の位置決めを行なう。又、本レーザアニール装置は移動
手段として前述した様にステージ１１、モータ１３及び
制御器１４を備えており、絶縁基板１の縦方向に沿って
帯状に形成されたレーザビーム４のパルスを絶縁基板１
に間欠照射し且つその照射領域を部分的に重ねながら絶
縁基板１に対して相対的に一定の移動ピッチＡで横方向
に移動する。さらに、設定手段として制御器１４を備え
ており、レーザビーム４の移動ピッチＡを薄膜トランジ
スタ１７の配列ピッチＢと等しくするかその整数倍に設
定している。
【００１８】図２は絶縁基板１に設けられたアライメン
トマーク２０の一例を表わしている。本例では矩形のア
ライメントマーク２０を絶縁基板１の横方向左右に分か
れて一対設けている。但し、本発明はこれに限られるも
のではなく、アライメントマーク２０の個数及び形状は
適宜選択可能である。
【００１９】図３は、図２に示したアライメントマーク
２０の断面構造を表わしている。図示する様に、アライ
メントマーク２０はゲート電極（図示せず）と同一層で
形成された金属膜のパタンからなる。従って、アライメ
ントマーク２０の表面はゲート絶縁膜２１により被覆さ
れている。その上には半導体薄膜２が成膜されている。
このアライメントマーク２０は検出器１５により光学的
に検出される。斜め方向から例えば３６５nm又は４３６
nmの波長の光を照射し、その反射光量を検出器１５で検
出する。アライメントマーク２０の段差部で反射光量が
変化するので、この変化を検出する事によりアライメン
トマーク２０の位置が読み取れる。この読み取り結果に
基づいてステージ１１を微細に移動し、照射領域の境界
が各薄膜トランジスタのチャネル領域にかからない様に
する。なお、３６５nm又は４３６nmの波長の光はレーザ
光源から供給可能である。
【００２０】図４は、図１の（Ｃ）に示した薄膜トラン
ジスタ１７の断面構造を模式的に表わしたものである。
この薄膜トランジスタ１７はボトムゲート型であり、絶
縁基板１の上にゲート電極１８がパタニングされてい
る。このゲート電極１８の上にはゲート絶縁膜２１を介
して半導体薄膜２が重ねられている。半導体薄膜２の上
にはゲート電極１８と整合する様にストッパ２３が設け
られている。このストッパ２３の直下に位置する半導体
薄膜２の部分がチャネル領域２２となる。このチャネル
領域２２の両側には不純物が高濃度で注入された領域
（Ｎ＋領域）が形成されている。かかる構成を有する薄
膜トランジスタ１７は層間絶縁膜２４により被覆されて
おり、これに開口したコンタクトホールを介してドレイ
ン電極Ｄ及びソース電極Ｓが薄膜トランジスタ１７に接
続している。図４と図１４を比較すれば明らかな様に、
本発明ではチャネル領域２２に一切結晶欠陥が含まれな
い。従って、薄膜トランジスタ１７は十分に高い電流駆
動能力を有しており、例えば画素電極の駆動に好適であ
る。特に重要な事は、絶縁基板１に集積形成された全て
の薄膜トランジスタ１７のチャネル領域から結晶欠陥が
除かれている事である。
【００２１】図５は、薄膜トランジスタの他の例を示す
模式的な断面図である。この薄膜トランジスタ１７はト
ップゲート構造を有し、絶縁基板１の表面に半導体薄膜
２がアイランド状にパタニング形成されている。その上
にゲート絶縁膜２１を介してゲート電極１８がパタニン
グ形成されている。このゲート電極１８の直下に位置す
る半導体薄膜２の部分がチャネル領域２２となる。この
チャネル領域２２からはレーザビームの照射領域の境界
に属する結晶欠陥が除かれている。かかる構成を有する
薄膜トランジスタ１７は層間絶縁膜２４により被覆され
ており、その上にはドレイン電極Ｄ及びソース電極Ｓが
形成されている。これらの電極はコンタクトホールを介
して、半導体薄膜２のＮ＋領域に接続している。
【００２２】図６は、本発明に従って製造された薄膜半
導体装置を駆動基板として用いたアクティブマトリクス
型表示装置の一例を示す模式図である。本例は周辺回路
内蔵型であり、表示部３１に加え、垂直方向シフトレジ
スタ３２や水平方向シフトレジスタ３３等の周辺回路も
一体的に形成されている。表示部３１には互いに交差し
たゲートライン３４及び信号ライン３５が形成されてい
る。両ライン３４，３５の交差部には画素スイッチング
駆動用の薄膜トランジスタ１７が形成されている。薄膜
トランジスタ１７のソース電極は対応する信号ライン３
５に接続し、ドレイン電極は液晶容量３６及び付加容量
３７の一端に接続し、ゲート電極は対応するゲートライ
ン３４に接続している。又、液晶容量３６及び付加容量
３７の他端は対向電極３８に接続している。薄膜トラン
ジスタ１７は一定の配列ピッチＢで集積形成されてい
る。この配列ピッチＢは信号線３５の間隔に等しい。さ
らに、この配列ピッチＢは画素を構成する液晶容量３６
の配列ピッチでもある。一方、垂直方向シフトレジスタ
３２は外部から供給されるスタート信号に応じて動作
し、バッファ回路３９を介して、順次選択パルスを各ゲ
ートライン３４に出力する。これにより、液晶容量３６
が行毎に選択される。又、各信号ライン３５にはアナロ
グスイッチ４０を介して外部から三色の画像信号ＲＥ
Ｄ，ＧＲＥＥＮ，ＢＬＵＥが供給される。水平方向シフ
トレジスタ３３は外部から供給されるスタート信号に応
じて動作し、バッファ回路４１を介して各アナログスイ
ッチ４０を順次開閉する。これにより、画像信号が順次
信号ライン３５にサンプリングされ、選択された液晶容
量３６に点順次で書き込まれる。上述した垂直方向シフ
トレジスタ３２、水平方向シフトレジスタ３３、バッフ
ァ回路３９，４１等も薄膜トランジスタから構成されて
いる。この薄膜トランジスタも配列ピッチＢで集積形成
する事により、チャネル領域から結晶欠陥を除く事が可
能である。
【００２３】図７は、図６に示したアクティブマトリク
ス型表示装置の変形例を示しており、対応する部分には
対応する参照番号を付して理解を容易にしている。図６
に示した例は点順次走査を採用しているが、本例は線順
次走査である。この関係で、図６に示したバッファ回路
４１に代えラインメモリ回路４２が用いられている。こ
のラインメモリ回路４２には三色の画像信号ＲＥＤ，Ｂ
ＬＵＥ，ＧＲＥＥＮが供給されている。これらの画像信
号は１ラインづつ高速でラインメモリ回路４２に格納さ
れる。各信号ライン３５に接続したアナログスイッチ４
０は外部から供給される線順次信号によって一斉に開閉
制御され、ラインメモリ回路４２に格納された１ライン
分の画像信号が一斉に線順次で選択された行の液晶容量
３６に書き込まれる。
【００２４】図８は、図６に示したアクティブマトリク
ス型表示装置の具体的な構成例を示す模式的な部分断面
図である。図示する様に、本表示装置は所定の間隙を介
して互いに接合した駆動基板１及び対向基板５２と両者
の間隙に保持された液晶５３とを備えている。対向基板
５２の内表面には対向電極３８が全面的に形成されてい
る。一方駆動基板１にはボトムゲート型の薄膜トランジ
スタ１７が形成されている。この薄膜トランジスタ１７
はＭｏ／Ｔａ等からなるゲート電極１８、Ｐ−ＳｉＯ2
／Ｐ−ＳｉＮ等からなるゲート絶縁膜２１、多結晶シリ
コン等からなる半導体薄膜２を下から順に重ねたもので
ある。なお、ゲート電極１８の表面はＴａＭｏx 等の陽
極酸化膜２１ａにより被覆されている。又、ゲート電極
１８の直上において半導体薄膜２の部分はストッパ２３
により保護されている。このチャネルストッパ２３は例
えばＰ−ＳｉＯ2 からなる。かかる構成を有するボトム
ゲート型の薄膜トランジスタ１７はＰＳＧ等からなる第
１層間絶縁膜２４により被覆されている。その上にはＭ
ｏ又はＡｌからなるソース電極Ｓ及びドレイン電極Ｄが
形成されており、第１層間絶縁膜２４に開口したコンタ
クトホールを介して、薄膜トランジスタ１７に電気接続
している。これらの電極Ｓ及びＤは同じくＰＳＧ等から
なる第２層間絶縁膜６５により被覆されている。第２層
間絶縁膜６５の上には遮光性を有するＴｉ等からなる金
属パタン６３が形成されている。この遮光機能を有する
金属パタン６３はＳｉＯ2 等からなる第３層間絶縁膜６
６により被覆されている。その上にはＩＴＯ等からなる
画素電極６４がパタニング形成されている。画素電極６
４は金属パタン６３、ドレイン電極Ｄを介して薄膜トラ
ンジスタ１７に電気接続している。画素電極６４と対向
電極３８との間に介在する液晶５３により前述した液晶
容量が構成される。
【００２５】図９は、図８に示した表示装置の変形例を
表わしている。基本的には同一の構造を有しており、対
応する部分には対応する参照番号を付して理解を容易に
している。異なる点は、第２層間絶縁膜６５が除かれて
おり、金属パタン６３と電極Ｓ，Ｄが直接接触している
事である。
【００２６】
【発明の効果】以上説明した様に、本発明によれば、帯
状のレーザビームを絶縁基板に間欠照射し且つその照射
領域を部分的に重ねながら絶縁基板に対して相対的に一
定の移動ピッチで横方向に移動する際、レーザビームの
移動ピッチを薄膜トランジスタの配列ピッチと等しくす
るかその整数倍に設定している。さらに、絶縁基板を予
め位置決めして部分的に重なり合う照射領域の境界が各
薄膜トランジスタのチャネル領域にかからない様にして
いる。これにより、駆動能力にばらつきのない薄膜トラ
ンジスタが絶縁基板上に集積形成できる為、特にアクテ
ィブマトリクス型表示装置の駆動基板等に応用した場合
効果的であり、薄膜トランジスタの駆動能力のばらつき
に起因する表示画面のムラを防止する事が可能である。
薄膜トランジスタのチャネル領域には結晶欠陥が生じな
い為、電流駆動能力を大きく改善でき、その結果薄膜ト
ランジスタの応答性を顕著に改善できる。
【図面の簡単な説明】
【図１】本発明にかかる薄膜半導体装置の製造方法並び
にこれに用いるレーザアニール装置を示す模式図であ
る。
【図２】薄膜半導体装置に設けられたアライメントマー
クを示す模式的な平面図である。
【図３】図２に示したアライメントマークの断面構造を
示す模式図である。
【図４】本発明に従って形成された薄膜トランジスタの
一例を示す模式的な断面図である。
【図５】同じく薄膜トランジスタの他の例を示す模式的
な断面図である。
【図６】本発明に従って製造された薄膜半導体装置を用
いて組み立てられたアクティブマトリクス型表示装置の
一例を示す模式図である。
【図７】同じくアクティブマトリクス型表示装置の他の
例を示す模式的な平面図である。
【図８】同じくアクティブマトリクス型表示装置の一例
を示す断面図である。
【図９】同じくアクティブマトリクス型表示装置の他の
例を示す部分断面図である。
【図１０】従来のレーザビームの照射方法を示す模式図
である。
【図１１】同じく従来のレーザビームの照射方法を示す
模式図である。
【図１２】レーザビームのエネルギー断面分布を示す模
式図である。
【図１３】従来のレーザアニール照射方法を示す模式図
である。
【図１４】従来の薄膜トランジスタの一例を示す断面図
である。
【図１５】従来の薄膜トランジスタの電気特性を示すグ
ラフである。
【図１６】従来のレーザアニール工程により再結晶化さ
れた半導体薄膜の結晶構造を示す模式図である。
【符号の説明】
１…絶縁基板、２…半導体薄膜、３…エキシマレーザ光
源、４…レーザビーム、５…ビーム形成器、６…反射
鏡、１１…ステージ、１２…チャンバ、１３…モータ、
１４…制御器、１５…検出器、１６…境界、１７…薄膜
トランジスタ、１８…ゲート電極、１９…コンタクト、
２０…アライメントマーク

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 縦方向及び横方向に広がる絶縁基板の表
    面に半導体薄膜を形成する成膜工程と、レーザビームを
    照射して該半導体薄膜を溶融冷却しその再結晶化を行な
    うレーザアニール工程と、該半導体薄膜を活性層として
    薄膜トランジスタを一定の配列ピッチで集積形成する加
    工工程とを行なう薄膜半導体装置の製造方法であって、 前記レーザアニール工程は、該絶縁基板の縦方向に沿っ
    て帯状に形成されたレーザビームのパルスを該絶縁基板
    に間欠照射し且つその照射領域を部分的に重ねながら絶
    縁基板に対して相対的に一定の移動ピッチで横方向に移
    動する際、 該レーザビームの移動ピッチを該薄膜トランジスタの配
    列ピッチと等しくするかその整数倍にする事を特徴とす
    る薄膜半導体装置の製造方法。
  2. 【請求項２】 前記レーザアニール工程は、該絶縁基板
    を予め位置決めして部分的に重なり合う照射領域の境界
    が各薄膜トランジスタのチャネル領域にかからない様に
    する事を特徴とする請求項１記載の薄膜半導体装置の製
    造方法。
  3. 【請求項３】 縦方向及び横方向に広がる絶縁基板の表
    面に半導体薄膜を形成する成膜工程と、レーザビームを
    照射して該半導体薄膜を溶融冷却しその再結晶化を行な
    うレーザアニール工程と、該半導体薄膜を活性層として
    薄膜トランジスタを一定の配列ピッチで集積形成する加
    工工程とを行なう薄膜半導体装置の製造方法に用いるレ
    ーザアニール装置であって、 該絶縁基板の縦方向に沿って帯状に形成されたレーザビ
    ームのパルスを該絶縁基板に間欠照射し且つその照射領
    域を部分的に重ねながら絶縁基板に対して相対的に一定
    の移動ピッチで横方向に移動する手段と、 該レーザビームの移動ピッチを該薄膜トランジスタの配
    列ピッチと等しくするかその整数倍に設定する手段と、 該絶縁基板を予め位置決めして部分的に重なり合う照射
    領域の境界が各薄膜トランジスタのチャネル領域にかか
    らない様にする手段とを備えた事を特徴とするレーザア
    ニール装置。
  4. 【請求項４】 縦方向及び横方向に広がる絶縁基板の表
    面に半導体薄膜を形成し、レーザビームを照射して該半
    導体薄膜を溶融冷却しその再結晶化を行ない、該半導体
    薄膜を活性層として薄膜トランジスタを一定の配列ピッ
    チで集積形成した薄膜半導体装置であって、 該絶縁基板の縦方向に沿って帯状に形成されたレーザビ
    ームのパルスを該絶縁基板に間欠照射し且つその照射領
    域を部分的に重ねながら絶縁基板に対して相対的に該配
    列ピッチと同一又は整数倍の移動ピッチで横方向に移動
    する際、 該絶縁基板を予め位置決する為のアライメントマークを
    備えており、部分的に重なり合う照射領域の境界が各薄
    膜トランジスタのチャネル領域にかからない様に位置決
    め可能な事を特徴とする薄膜半導体装置。
  5. 【請求項５】 前記絶縁基板は、一定の配列ピッチで集
    積形成された各薄膜トランジスタに対応する画素電極を
    備えている事を特徴とする請求項４記載の薄膜半導体装
    置。
JP18156796A 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置 Expired - Lifetime JP3580033B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18156796A JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置
US08/878,588 US6602744B1 (en) 1996-06-20 1997-06-19 Process for fabricating thin film semiconductor device
US09/678,459 US6759628B1 (en) 1996-06-20 2000-10-03 Laser annealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18156796A JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置

Publications (2)

Publication Number Publication Date
JPH1012891A true JPH1012891A (ja) 1998-01-16
JP3580033B2 JP3580033B2 (ja) 2004-10-20

Family

ID=16103068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18156796A Expired - Lifetime JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置

Country Status (2)

Country Link
US (1) US6602744B1 (ja)
JP (1) JP3580033B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329946A2 (en) * 2001-12-11 2003-07-23 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
JP2003309456A (ja) * 1998-04-28 2003-10-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
US6822263B2 (en) 1999-11-18 2004-11-23 Nec Corporation Thin film transistor formed on a transparent substrate
GB2403595A (en) * 2003-06-25 2005-01-05 Lg Philips Lcd Co Ltd Polycrystalline thin film transistor for LCD device
JP2005142505A (ja) * 2003-11-10 2005-06-02 Shimada Phys & Chem Ind Co Ltd レーザアニール装置
EP1326273A3 (en) * 2001-12-28 2005-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7042432B2 (en) 1998-04-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
US7196747B2 (en) 2003-04-29 2007-03-27 Samsung Sdi Co., Ltd. Flat panel display comprising semiconductor layer with heterogeous lines
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
CN1331189C (zh) * 2001-12-21 2007-08-08 株式会社半导体能源研究所 半导体器件及其制造方法
CN100365763C (zh) * 2003-06-03 2008-01-30 株式会社液晶先端技术开发中心 形成结晶半导体层的方法和装置及制造半导体装置的方法
KR100820251B1 (ko) * 2000-12-27 2008-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐 방법 및 반도체장치 제작방법
CN100409404C (zh) * 2003-06-30 2008-08-06 株式会社液晶先端技术开发中心 晶化方法，晶化设备，处理衬底，薄膜晶体管及显示器设备
US8884295B2 (en) 2011-05-26 2014-11-11 Samsung Display Co., Ltd. Thin film transistor including an active layer pattern, method of manufacturing the same, and organic light emitting display apparatus
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
CN1248287C (zh) * 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP2004119919A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101901362B1 (ko) 2011-11-07 2018-09-27 삼성디스플레이 주식회사 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법
CN103199084B (zh) * 2013-03-08 2015-10-14 京东方科技集团股份有限公司 基板对位标记、基板及基板对位标记的制作方法
JP6086394B2 (ja) * 2015-03-11 2017-03-01 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
KR102480839B1 (ko) * 2016-07-05 2022-12-26 삼성디스플레이 주식회사 레이저 결정화 장치 및 이의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
TW297138B (ja) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309456A (ja) * 1998-04-28 2003-10-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
US7746311B2 (en) 1998-04-28 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
US7042432B2 (en) 1998-04-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
US7119363B2 (en) 1999-11-18 2006-10-10 Nec Corporation Thin film transistor formed on a transparent substrate
US6822263B2 (en) 1999-11-18 2004-11-23 Nec Corporation Thin film transistor formed on a transparent substrate
US7585708B2 (en) 1999-11-18 2009-09-08 Nec Corporation Method for manufacturing a thin-film transistor
US7872246B2 (en) 2000-12-27 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and semiconductor device fabricating method
US7498212B2 (en) 2000-12-27 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and semiconductor device fabricating method
KR100820251B1 (ko) * 2000-12-27 2008-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐 방법 및 반도체장치 제작방법
US7279372B2 (en) 2001-12-11 2007-10-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7670935B2 (en) 2001-12-11 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
CN100336164C (zh) * 2001-12-11 2007-09-05 株式会社半导体能源研究所 半导体装置的制造方法
EP1329946A2 (en) * 2001-12-11 2003-07-23 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
CN1331189C (zh) * 2001-12-21 2007-08-08 株式会社半导体能源研究所 半导体器件及其制造方法
CN100440538C (zh) * 2001-12-28 2008-12-03 株式会社半导体能源研究所 半导体装置和半导体装置制造系统
EP1326273A3 (en) * 2001-12-28 2005-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7196747B2 (en) 2003-04-29 2007-03-27 Samsung Sdi Co., Ltd. Flat panel display comprising semiconductor layer with heterogeous lines
CN100365763C (zh) * 2003-06-03 2008-01-30 株式会社液晶先端技术开发中心 形成结晶半导体层的方法和装置及制造半导体装置的方法
GB2403595A (en) * 2003-06-25 2005-01-05 Lg Philips Lcd Co Ltd Polycrystalline thin film transistor for LCD device
US7443457B2 (en) 2003-06-25 2008-10-28 Lg Display Co., Ltd. Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
GB2403595B (en) * 2003-06-25 2005-10-05 Lg Philips Lcd Co Ltd Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
CN100409404C (zh) * 2003-06-30 2008-08-06 株式会社液晶先端技术开发中心 晶化方法，晶化设备，处理衬底，薄膜晶体管及显示器设备
JP2005142505A (ja) * 2003-11-10 2005-06-02 Shimada Phys & Chem Ind Co Ltd レーザアニール装置
US8884295B2 (en) 2011-05-26 2014-11-11 Samsung Display Co., Ltd. Thin film transistor including an active layer pattern, method of manufacturing the same, and organic light emitting display apparatus

Also Published As

Publication number Publication date
US6602744B1 (en) 2003-08-05
JP3580033B2 (ja) 2004-10-20

Similar Documents

Publication Publication Date Title
JP3580033B2 (ja) 薄膜半導体装置及びその製造方法とレーザアニール装置
KR100396966B1 (ko) 박막트랜지스터장치의제조방법
US7666769B2 (en) Method for fabricating image display device
US7199397B2 (en) AMOLED circuit layout
US6759628B1 (en) Laser annealing apparatus
TWI509810B (zh) 薄膜電晶體及其製造方法與液晶顯示裝置
KR20000077040A (ko) 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템
KR20010030364A (ko) 박막 트랜지스터 및 그 제조 방법
JPH09260681A (ja) 半導体装置の作製方法
US20040017365A1 (en) Image display device having a drive circuit employing improved active elements
KR20070014049A (ko) 디스플레이 디바이스 및 디스플레이 디바이스의 제조 방법
JPH09321311A (ja) 薄膜半導体装置の製造方法
KR100697497B1 (ko) 반도체 장치 및 그의 제조 방법
JPH09172181A (ja) 薄膜半導体装置の製造方法
JP3550805B2 (ja) 薄膜半導体装置の製造方法
JPH07135324A (ja) 薄膜状半導体集積回路
JP2762218B2 (ja) 半導体装置およびその作製方法
JP3480208B2 (ja) 薄膜半導体装置の製造方法
JP3276900B2 (ja) 半導体装置及び表示装置
JPH10199808A (ja) シリコン膜の結晶化方法
JPH08186268A (ja) 薄膜半導体装置の製造方法
JPH0945632A (ja) レーザーアニール方法及び半導体膜の溶融結晶化方法
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
JPH10107291A (ja) 半導体装置およびその製造方法
JPH05107558A (ja) アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term