JPH034564A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。

［従来の技術］ 近年、大型で高解像度の液晶表示パネル、高速で高解像
度の密着型イメージセンサ、三次元ＩＣ等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板や、Ｓ　ｉ　
Ｏを等の絶縁性非晶質層上に、高性能な半導体素子を形
成する試みが成されている０例＾ば特開昭６２−１２４
７３１等にみもれるように、ガラス基板上に形成した非
晶質半導体薄膜を熱処理して固相成長させ、大粒径の薄
膜を得ることにより薄膜トランジスタの高性能化を図る
試みもある。なかでも大型の液晶表示パネル等に於いて
は、低コストの要求を満たすため、安価な低融点ガラス
上に薄膜トランジスタ（ＴＰＴ）を形成することが必須
の要求になりつつある。従来は、低融点ガラス基板上に
形成するＴＰＴのゲート絶縁膜に、Ｊｏｕｒｎａｌ　ｏ
ｆ　Ｖａｃｕｕｍ　５ｃｉｅｎｃｅ　Ｔｅｃｈｎｏｌｏ
ｇｙ　Ｖｏｌ、Ｂ６ｆ２ｉ　ｐ、５１７ｆ１９８８）等
に見られるようにプラズマ気相成長法（ＰＣＶＤ）を用
いたもの、Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔ
ｅｒｓ　Ｖｏｌ、５０ｆ１７１ｐ、１１６７（１９８７
１等にみられるように減圧化学気相成長法（ＬＰＧＶＤ
）を用いたもの、Ｅｌｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔｅ
ｒｓ　Ｖｏｌ、２４（３）　ｐ、１７２ｆ１９８８１　
、　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌｏｆ　Ａｐｐｌ
ｉｅｄ　Ｐｈｙｓｉｃｓ　Ｖｏｌ、２６（６１ｐ、８０
５，８３５．Ｌ９０８（１９８８）等にみもれるように
光化学気相成長法を用いたもの、Ｊａｐａｎｅｓｅ　Ｊ
ｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ
　Ｖｏｌ、２Ｈ４１ｐ、Ｌ２１０ｆ１９８３）等にみら
れるようにＥＣＲプラズマ気相成長法を用いたもの等が
あり、いずれも低温成膜法で作製したＳｉＯ□薄膜を用
いてきた。

〔発明が解決しようとする課題〕

しかし、ＴＰＴのゲート酸化膜の形成を低温（＜６００
℃）で行なう場合、高温酸化法で形成したゲート絶縁膜
と比較すると膜質が劣り、高性能のＴＰＴが実現できな
いという問題点があった。低温で成膜したゲート絶縁膜
の膜質が劣る理由は、ゲート絶縁膜中の残留ストレス、
ダングリングボンド、不純物等に起因する欠陥準位が半
導体／ゲート絶縁膜界面に存在し、空乏層が広がらない
ことによる。このため、従来の低温成膜法で形成したＴ
ＰＴでは高性能化が難しかった。

本発明は以上の問題点を解決するもので、その目的は低
温プロセスを用いて高性能のＴＰＴを作製することにあ
る。

１課題を解決するための手段】 本発明の半導体装置の製造方法は、■絶縁基板上に非晶
質半導体薄膜を形成し、該非晶質半導体薄膜上に絶縁性
非晶質薄膜を積層する工程と、該絶縁性非晶質薄膜が積
層された状態で前記非晶質半導体薄膜をアニールして固
相成長させる工程とを少なくとも有することを特徴とす
る。

■前記絶縁性非晶質薄膜の一部を除去し、非晶質半導体
薄膜の一部が露出した状態で前記アニールを行うことを
特徴とする。

■前記絶縁性非晶質薄膜はＭＯ５型電界効果トランジス
タのゲート酸化膜であることを特徴とする。

〔実　施　例１ 以下、第１図をもとに固相成長アニールの方法を説明す
る。まず石英基板あるいはガラス基板等の絶縁基板１０
１上に非晶質半導体１０２を成膜する。本実施例では非
晶質半導体の例に非晶質シリコンを用いて説明する。尚
基板にはＳｉｎ、で覆われたＳｉ基板を用いることもあ
る０石英基板あるいはＳｉｎ、で覆われたＳｉ基板を用
いる場合は１２００℃の高温プロセスにも耐えることが
できるが、ガラス基板を用いる場合は軟化温度が低いた
めに約６００℃以下の低温プロセスに制限される。はじ
めに絶縁基板１０１上に非晶質シリコン薄膜１０２を堆
積させる（第１図−（ａ））、該非晶質シリコン薄膜１
０２は一様で、微小な結晶子は含まれておらず結晶成長
の核が全く存在しないことが望ましい、減圧化学気相成
長法（ＬＰＧＶＤ）の場合は、デボ温度がなるべく低く
て、デボ速度が早い条件が適している。

シランガス（ＳｉＨ４）を用いる場合は５００℃〜５６
０℃程度、ジシランガス（Ｓ　ｉ　２Ｈａ　）を用いる
場合は３００℃〜５００℃程度のデボ温度で分解堆積が
可能である。トリシランガス（ＳｊｓＨａ）は分解温度
がより低い、デボ温度を高くすると堆積した膜が多結晶
になるので、Ｓｉイオン注入によって一旦非晶質化する
方法もある。プラズマ化学気相成長法（ＰＣＶＤ）の場
合は、基板温度が５００℃以下でも成膜できる。

また、デボ直前に水素プラズマあるいはアルゴンプラズ
マ処理を行えば、基板表面の清浄化と成膜を連続的に行
うことができる。光励起ＣＶＤ法の場合も５００℃以下
の低温デボ及び基板表面の清浄化と成膜を連続的に行う
ことができる点で効果的である。電子ビーム蒸着法など
のような高真空蒸着法の場合は膜がポーラスであるため
に大気中の酸素を膜中に取り込み易く、結晶成長の妨げ
となる。このことを防ぐために、固相成長アニール前に
３００℃〜５００℃程度の低温熱処理を行い膜を緻密化
させることが有効である。スパッタ法の場合も高真空蒸
着法の場合と同様である。

以上のようにして形成した非晶質シリコン薄膜上にゲー
ト絶縁膜となるＳｉＯ，薄膜１０３を２００〜１５００
人成膜する（第１図−（ｂ））。

ＰＣＶＤ、光ＣＶＤ、電子ビーム蒸着法等では非晶質シ
リコンと５ｉｆｔの成膜を同一チャンバー内で行えるた
め、半導体／絶縁膜界面を清浄に保つことが容易となり
望ましい、ＰＣＶＤ法をＳｉＯ２の成膜に用いる場合は
、ＳｉＨ＋と亜酸化窒素ガス（ＮｔＯ）の混合ガスを用
いる。水素（Ｈ２）ガスあるいはヘリウム（Ｈｅ）ガス
を希釈ガスに用いると膜のダメージが低減されることが
知られているので、場合によってはＳｉＨ４゜Ｎ２０、
Ｈ２またはＨｅの混合ガスを用いる。ゲート絶縁膜にＳ
ｉの窒化膜を用いる場合にはＳｉＨ４、窒素ガス（Ｎ２
）またはアンモニアガス（ＮＨ３）の混合ガスを用いる
。光ＣＶＤではＳ　ｉＨ４の代わりにＳｉｔ　Ｈｅ　、
Ｓｉｓ　Ｈｓガス等を用いる。電子ビーム蒸着では高純
度の５ｔＯ２ターゲツトを用いる。また、マグネトロン
スパッタ法を用いてＳｉＯ□成膜してもよい。

以上のようにして作製した半導体／絶縁膜二層構造にお
いて、半導体薄膜を固相成長させるアニール工程を行う
、アニール工程の前に５ｉｆｔ薄膜をゲート電極の形に
パタニングして、開口部を形成するのが望ましい、その
理由は、非晶質シリコンの全面がＳｉＯ□で覆われてい
ると、特にＰＣＶＤで作製した非晶質シリコン薄膜をア
ニールする場合に膜中に含まれている水素の逃げ場がな
くなり、膜がポーラスになってしまうためである。固相
成長方法は、石英管による類アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。ｌＸ１０−”からｌ
Ｘｌ０−”ＴｏｒｒＯ高真空雰囲気でアニールを行って
もよい、固相成長アニール温度は、およそ５００℃〜７
００℃とする。低温アニールでは選択的に、結晶成長の
活性化エネルギーの小さな結晶方位を持つ結晶粒のみが
ゆっくりと成長し、粒径的ｌａｍの大粒径多結晶シリコ
ン１０５ができる（第１図−（ｃ））、第１図−（ｃ）
において、結晶粒界を１０４で示す、この固相成長の過
程において、半導体／絶縁膜界面に存在していた応力は
緩和され、界面に存在していたＳｉ原子のダングリング
ボンドが埋まるようにＳｉ原子が移動する。このため、
界面の応力またはＳｉのダングリングボンドに起因する
界面準位は、同相成長過程で減少する。この様な効果の
ため、きわめて良好な半導体／絶縁膜界面が得られる。

本発明を用いて作製した大粒径多結晶シリコン薄膜を、
薄膜トランジスターに応用した例を第２図にしたがって
説明する。絶縁基板２０１上に固相成長させたシリコン
薄Ｉｔ！　２０２と、５ｉＯｔ２０３をフォトリングラ
フィ法によりパタニングして第２図−（ａ）に示すよう
に島状にする。２０４は結晶粒界である。第１図の段階
ですでに５ｉ０２がパタニングされている場合は５ｉｆ
ｔのバタンをマスクにしてシリコン薄膜２０２をエツチ
ングすればよい０次に第２図−（ｂ）に示されるように
、ゲート電極２０５を形成する。該ゲート電極材料とし
ては多結晶シリコン薄膜、あるいはモリブデンシリサイ
ド、あるいはアルミニウムやクロムなどのような金属膜
、あるいはＩＴＯや５ｎＯｓなどのような透明性導電膜
などを用いることができる。成膜方法としては、ＣＶＤ
法、スパッタ法、真空蒸着法、等の方法があるが、ここ
での詳しＮ）説明は省略する。

続いて第２図（Ｃ）に示すように、前記ゲー゛ト電極２
−６をマスクとして不純物をイオン注入し、自己整合的
にソース領域２０６およびドレイン領域２０７を形成す
る。前記不純物としては、Ｎｃｈｔ−ランジスタを作製
する場合はＰｏあるいはＡｓ″″を用い、Ｐｃｈトラン
ジスタを作製する場合はＢｏ等を用いる。不純物添加方
法としては、イオン注入法の他に、レーザードーピング
法あるいはプラズマドーピング法などの方法がある。前
記絶縁基板２０１として石英基板を用いた場合には熱拡
散法を使うことができる。不純物濃度は、１ｘｌＯ１８
からｌ　Ｘ　１０”ｃｍ−”程度とする。

続いて第２図（ｄ）に示されるように、層間絶縁膜２０
８を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千人から数μｍ程度が普通である。

窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプラ
ズマＣＶＤ法などが簡単である。反応には、アンモニア
ガスとシランガスと窒素ガスとの混合ガス、あるいはシ
ランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると、ゲート酸化膜界面などに存
在するダングリングボンドなどの欠陥が不活性化される
。この様な水素化工程は、眉間絶縁膜２０８を積層する
前におこなってもよい。

次に第２図（ｅ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極２０９およびドレイン電極２１０
を形成する。該ソース電極及びドレイン電極は、アルミ
ニウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。

［発明の効果］ 本発明によって得られた大粒径多結晶シリコン薄膜を用
いて薄膜トランジスタを作成すると、（憂れた特性が得
られる。従来に比べて、薄膜トランジスタのＯＮ電流は
増大しＯＦＦ電流は小さくなる。またスレッシホルト電
圧も小さくなりトランジスタ特性が大きく改善される。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。

また、６００℃以下の低温プロセスによる作製も可能な
ので、アクティブマトリクス基板の低価格化及び大面積
化に対してもその効果は大きい。

本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす、高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４サイズあるいはＡ３サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような手数がかかり信頼
性の悪い技術を回避することができ、実装歩留りも向上
される。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１．０３）あるいはＭｇＯ−Ａ　ｌ□Ｏａ　、ＢＰ、
ＣａＦｉ等の結晶性絶縁基板も用いることができる。

以上１膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳＯ
Ｉ技術を利用した素子に対しても、本発明を応用するこ
とができる。

【図面の簡単な説明】

第１図は本発明の固相成長アニール方法の説明１０１． １０２　・ １０３． １０４． １０５゜ ２０５　・ ２０６　・ ２０７　・ ２０８　・ ２０９　・ ２１０　・ ２０１　・ ２０３　・ ２０４　・ ２０２　・ ・絶縁基板 ・非晶質シリコン ・５ｉｆｔ ・結晶粒界 ・多結晶シリコン ・ゲート電極 ・ソース領域 ・ドレイン領域 ・層間絶縁膜 ・ソース電極 ・ドレイン電極

Claims (3)

【特許請求の範囲】
1. （１）絶縁基板上に非晶質半導体薄膜を形成し、該非晶
   質半導体薄膜上に絶縁性非晶質薄膜を積層する工程と、
   該絶縁性非晶質薄膜が積層された状態で前記非晶質半導
   体薄膜をアニールして固相成長させる工程とを少なくと
   も有することを特徴とする半導体装置の製造方法。
2. （２）前記絶縁性非晶質薄膜の一部を除去し、非晶質半
   導体薄膜の一部が露出した状態で前記アニールを行うこ
   とを特徴とする請求項１記載の半導体装置の製造方法。
3. （３）前記絶縁性非晶質薄膜はＭＯＳ型電界効果トラン
   ジスタのゲート酸化膜であることを特徴とする請求項１
   記載の半導体装置の製造方法。