Nothing Special   »   [go: up one dir, main page]

JPH0329317A - Arrangement apparatus for semiconductor wafer - Google Patents

Arrangement apparatus for semiconductor wafer

Info

Publication number
JPH0329317A
JPH0329317A JP16265989A JP16265989A JPH0329317A JP H0329317 A JPH0329317 A JP H0329317A JP 16265989 A JP16265989 A JP 16265989A JP 16265989 A JP16265989 A JP 16265989A JP H0329317 A JPH0329317 A JP H0329317A
Authority
JP
Japan
Prior art keywords
wafer
boat
cassette
storage device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16265989A
Other languages
Japanese (ja)
Inventor
Akimitsu Yamamoto
山本 晃充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16265989A priority Critical patent/JPH0329317A/en
Publication of JPH0329317A publication Critical patent/JPH0329317A/en
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE:To simply form a wafer arrangement, on a boat, which corresponds to a diffusion treatment by a method wherein wafer water arrangement on the heat is input to an input device, a wafer arrangement data is formed, this data is stored in a first storage device, this data is made to correspond to each diffusion furnace tube and the data is stored in a second storage device. CONSTITUTION:The following are provided: a data input device 24 to which a wafer arrangement of wafers 1 on a boat 49 is input; a processing means 20 which forms a data of the wafer arrangement which has been input by the data input device 24; a first storage device 28 where the wafer arrangement data formed by means of the processing means 20 is stored; a second storage device 29 where the wafer arrangement data stored in the first storage device 28 is stored so as to correspond to individual diffusion furnace tubes 54a to 54d; a device which transfers wafer waters 1 to a prescribed position between a cassette 2 and the boat 49 on the basis of a wafer arrangement pattern which has been stored in the second storage device 29. Thereby, since the wafer 1 can be set in all groove positions of the boat 49 in arbitrary positions, directions and number of various kind of wafer 1, it is possible to correspond to various types of processes.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は,半導体ウェハの製造工程において,半導体
ウェハを熱処理するためにボート上に整列させる半導体
ウェハ整列装置に関するものである. [従来の技術] 第6図および第7図は,例えば雑誌「自動化技術J第1
7巻.第4号<1985)に示された従来のウェハ移載
装置である。第6図において,(1)はウェハで,カセ
ット(2)に収容されている。(3)はカセット載置ス
テーションで.複数のカセット(2〉を配置するための
ものである。(4)は移載ロボットで,先端にウェハ吸
着ハンド(8)を有しており,X軸(5),Y軸(6)
,Z軸(7)の3軸可動機構(図示せず〉により予め決
められた手段で.カセット(2)に収容されたウェハ(
1)をボート(9)に移し替え,またこれとは逆にボー
ト〈9〉に保持されたウェハ(1)をカセットく2)に
移し替える。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor wafer alignment device that aligns semiconductor wafers on a boat for heat treatment in a semiconductor wafer manufacturing process. [Prior art] Figures 6 and 7 are, for example, published in the magazine "Automation Technology J No. 1".
Volume 7. This is a conventional wafer transfer device shown in No. 4 <1985). In FIG. 6, (1) is a wafer, which is housed in a cassette (2). (3) is the cassette loading station. This is for arranging multiple cassettes (2). (4) is a transfer robot, which has a wafer suction hand (8) at the tip, and has X-axis (5), Y-axis (6)
, Z-axis (7) by a predetermined means (not shown).The wafer (
1) is transferred to the boat (9), and conversely, the wafer (1) held in the boat <9> is transferred to the cassette 2).

第8図は従来の半導体ウェハ整列装置の動作フローチャ
ートを示す図である。
FIG. 8 is a diagram showing an operation flowchart of a conventional semiconductor wafer alignment apparatus.

第9図は従来の半導体ウェハ整列装置のウェハローディ
ング前後の配置を示す図である.従来の半導体ウェハ整
列装置は上記のように構成され.第8図において,オペ
レータはステップ(S1)でウェハローデイングモード
あるいはウェハアンローディングモードを選択する.ウ
ェハロディングモードを選択した場合.ステップ(S2
)によりウェハローデイングデータ(27〉をキーボド
(22〉で入力し,RAM(21)へ記憶する.ウェハ
ローディングデータ(27)によりウェハ(1)をロー
ドあるいはアンロードする炉番号(2 7 a >,カ
セット(2〉からボート(9)へ移載するウェハ枚数(
2 7 b ),移載に用いるカセット(2)の数(2
7c),ロードあるいはアンロードのモード指定(27
d)を入力すると,カセット(2〉からボートく9〉へ
の移載作業が.フロッピーディスク(26〉よりRAM
(21>へロードされたプログラムにより以下のように
行われる. ステップ(S4)においてボート(9〉がNC移動によ
り定位置に移動する.次に,入力されたウェハ枚数(2
 7 b ),予め設定されたボート講数B。
FIG. 9 is a diagram showing the arrangement of a conventional semiconductor wafer alignment device before and after wafer loading. A conventional semiconductor wafer alignment device is configured as described above. In FIG. 8, the operator selects wafer loading mode or wafer unloading mode in step (S1). When wafer loading mode is selected. Step (S2
), input the wafer loading data (27〉) using the keyboard (22〉) and store it in the RAM (21).According to the wafer loading data (27), enter the furnace number (2 7 a >) to load or unload the wafer (1). , the number of wafers to be transferred from the cassette (2) to the boat (9) (
2 7 b), the number of cassettes (2) used for transfer (2
7c), load or unload mode specification (27
If you input d), the transfer work from the cassette (2> to the boat 9> will start).
(21>) is carried out as follows. In step (S4), the boat (9> is moved to the fixed position by NC movement. Next, the input number of wafers (2
7b), preset number of boat courses B.

<3 0 ),アウト側ダミーウェハ枚数D2(31)
,イン側ダミーウェハ枚数D.(32)により,アウト
側ダミーウェハ移載位置G。(I);I=1〜DIを演
算式Go =(B−  W−)/2+w.+D2  I
にて演算し.ステップ(S6)にてボート(9)の端上
に予め配置されたアウト測ダミーウェハ(33)を移載
ロボット(4)がX軸(5).Y軸(6),Z軸(7)
を移動し.ウェハ吸着ハンド(8)にて支持し,ボト(
9)上の演算処理へ移す6W.は入力されたウェハ枚数
(27b)である.ステップ(S8)にてカセットウェ
ハ移載位置c(I);I−1〜W.を演算式C(I)=
(BゎーW.)/2+W.−Iで求め,力セット載置ス
テーション〈3)上のカセットA〜D(2a〉〜(2d
)よりウェハ(1〉を同様にウェハ吸着ハンド(8)に
てボート(9)上のアウト側ダミウェハ(33〉へ隣接
させ移載させる.イン側ダミーウェハ移載位置G.(I
);I=1〜D2をステップ(SIO)で演算弐〇.(
I)一(B.−W.)/2Iにて演算して,ボート(9
)上に予め配置されたイン側ダミーウェハ(34〉をウ
ェハ(1)に隣接させ,ウェハ吸着ハンド(8)にて移
動させ,ステップ(S12)で作業終了表示を行い,カ
セット(2)からボート(9)へのローデイングを終了
させる。
<3 0 ), number of dummy wafers on the outside side D2 (31)
, number of inner dummy wafers D. According to (32), the outer dummy wafer transfer position G is established. (I); I = 1 to DI as an arithmetic expression Go = (B- W-)/2 + w. +D2 I
Calculate with. In step (S6), the transfer robot (4) moves the out measurement dummy wafer (33) placed in advance on the end of the boat (9) to the X axis (5). Y-axis (6), Z-axis (7)
Move. Support the wafer with the suction hand (8) and place it on the bottom (
9) Move to the above calculation process 6W. is the input number of wafers (27b). In step (S8), cassette wafer transfer position c(I); I-1 to W. The calculation formula C(I)=
(Bwa-W.)/2+W. −I, and cassettes A to D (2a> to (2d) on force set mounting station <3)
) to transfer the wafer (1> adjacent to the outside dummy wafer (33>) on the boat (9) using the wafer suction hand (8). Inside dummy wafer transfer position G. (I)
); Calculate I=1 to D2 in step (SIO) 20. (
I) Calculate by 1 (B.-W.)/2I and get the boat (9
) The inside dummy wafer (34) placed in advance on the wafer (1) is moved by the wafer suction hand (8), a work completion indication is given in step (S12), and the dummy wafer (34) is removed from the cassette (2) from the boat. (9) Finish loading.

以上のようにして第9図(a)に示すようにウェハ(1
〉をセットすることにより,第9図(b)に示すように
ボート(9〉の中央部ヘウェハ(1)をローディングし
.ウェハ配置をRAM(21)へ記憶し.ボート(9〉
は拡散炉(図示せず)へ移動し拡散処理が行われる.ボ
ート(9)からカセットA〜D〈2a〉〜(2d〉のア
ンロードは,前述と逆の手順でローディング時にRAM
(21)へ記憶されたデタによりステップ(s 3 )
,(s 5 ),(S 7 ),(s 9 ),(S 
1 1 )が実行され.イン側ダミーウェハ(34)ウ
ェハ(1),アウト側ダミーウェハ(33〉が元の位置
へ戻される. [発明が解決しようとする課題] 上記のような従来の半導体ウェハ整列装置では,ダミー
ウェハの枚数,処理ウェハの枚数によりボート上のウェ
ハ配列は,ボート上の位置および一定のピッチ.向きに
配列が制約されるプログラムのため,拡散処理の条件に
よりボート1−のウェハ配列の変更が生じた場合.既に
メモリに内蔵されたプログラムを書き替える必要が生じ
,その修正とデバッグに多大の手間を要し.装置全体の
稼働率が低下するなどの問題点があった.この発明は,
かかる問題点を解決するためになされたもので,マイク
ロコンピュータ内部のプログラムを書き替えることなく
.拡散処理に対応したボート上のウェハ配列を現場でオ
ペレータが簡単に作戒できる半導体ウェハ整列装置を得
ることを目的とする. [課題を解決するための手段] この発明に係る半導体ウェハ整列装置は,ボート上のウ
ェハのウェハ配列を入力するデータ入力装置と,このデ
ータ入力装置により入力されたウェハ配列のデータを作
成する処理手段と.この処理手段により作成された前記
ウェハ配列データを格納する第1の記憶装置と,この第
1の記憶装置に格納された前記ウェハ配列データを拡散
炉チューブ毎に指定対応させ格納する第2の記憶装置と
,この第2の記憶装置に記憶されたウェハ配列バタンに
基づきカセットとボート間でウェハを所定位置に移し替
える装置とを備えたものである.[作用] この発明においては,ボート上のウェハ配列を入力装置
に入力することによりウェハ配列データを作或し,この
データを第1の記憶装置に格納し,次に第1の記憶装置
に格納したウェハ配列デタを拡散炉チューブ毎に対応さ
せて第2の記憶装置に格納し,この格納されたウェハ配
列パターンデータに基づきカセットからボートへのウェ
ハの移し替えを行う. [実施例] 第1図はこの発明の一実施例による半導体ウェハ整列装
置を示す図である.図において,(1)(2)は従来の
ものと同様である。(41)はカセット搬出人ステーシ
ョンで.未処理ウェハ(1)を収容したカセット(2〉
を外部から受け取り,処理済みのウェハ(1〉を外部に
送り出す。(42〉はカセットダムで.カセット〈2)
を一時保管する。(43)は第1のカセットトラバーサ
で,カセット搬出人ステーション〈41〉とカセットダ
ム(42〉との間で複数個のカセット(2)を同時に搬
送し得る。(44)はカセットリフタ,(45)は第2
のカセットトラバーサで,カセット(2)を1個ずつ搬
送することができる.(46)はオリフラアライナで,
カセット〈2)内のウェハ(1)のオリエンテッドフラ
ットを合わせる.(46a)はオリフラアライナ(46
)に設けられた回収ステーションである。なお.オリフ
ラアライナ(46)および回収ステーション(46a)
はそれぞれウェハ配列時の向きにより180゜毎に回転
可能な機横を有している。〈47)はカセットアライナ
,(48)はウェハトランスファで カセット〈2〉に
収容されたウェハ(1〉をボー}(49)に移し替え.
またこれとは逆にボート〈49)に保持されたウェハ〈
1)をカセット(2)に移し替えることができる.(5
0)はボートライナで,ボート(49)をウェハトラン
スファ(48)とボートエレベータ(51)の取り合い
点の間で移動させる。(52〉はボートロータステーシ
ョン,(53)はボートローダである.(54)は拡散
炉で,複数個のチューブ(5 4 a ).(5 4 
b ).(5 4 c ),(5 4d)を有している
As shown in FIG. 9(a), the wafer (1
), the wafer (1) is loaded into the center of the boat (9) as shown in FIG. 9(b).The wafer arrangement is stored in the RAM (21).
is moved to a diffusion furnace (not shown) where diffusion processing is performed. To unload cassettes A to D (2a) to (2d) from the boat (9), follow the steps in the reverse order as described above.
Step (s 3 ) with the data stored in (21)
, (s 5 ), (S 7 ), (s 9 ), (S
1 1) is executed. The inside dummy wafer (34) wafer (1) and the outside dummy wafer (33>) are returned to their original positions. [Problem to be solved by the invention] In the conventional semiconductor wafer alignment apparatus as described above, the number of dummy wafers, Depending on the number of wafers to be processed, the wafer arrangement on the boat is limited to the position on the boat and a fixed pitch.Since the program restricts the arrangement to the orientation, if the wafer arrangement on boat 1- changes due to the diffusion processing conditions. It became necessary to rewrite the program already stored in the memory, and it took a lot of effort to modify and debug it.There were problems such as a decrease in the operating rate of the entire device.This invention has the following problems:
This was done to solve this problem without rewriting the program inside the microcomputer. The objective is to obtain a semiconductor wafer alignment device that allows an operator to easily arrange wafers on a boat that is compatible with diffusion processing on site. [Means for Solving the Problems] A semiconductor wafer alignment device according to the present invention includes a data input device for inputting the wafer arrangement of wafers on a boat, and a process for creating data of the wafer arrangement input by the data input device. With the means. a first storage device that stores the wafer array data created by the processing means; and a second storage device that stores the wafer array data stored in the first storage device in a specified manner for each diffusion furnace tube. This device includes a device and a device that transfers wafers to predetermined positions between the cassette and the boat based on the wafer arrangement button stored in this second storage device. [Operation] In this invention, wafer arrangement data is created by inputting the wafer arrangement on the boat into the input device, and this data is stored in the first storage device, and then stored in the first storage device. The wafer array data is stored in a second storage device in correspondence with each diffusion furnace tube, and wafers are transferred from the cassette to the boat based on the stored wafer array pattern data. [Embodiment] FIG. 1 is a diagram showing a semiconductor wafer alignment apparatus according to an embodiment of the present invention. In the figure, (1) and (2) are the same as the conventional one. (41) is the cassette unloader station. Cassette (2) containing unprocessed wafers (1)
is received from the outside, and the processed wafer (1) is sent out to the outside. (42> is the cassette dam. Cassette <2)
to be temporarily stored. (43) is a first cassette traverser that can simultaneously transport a plurality of cassettes (2) between the cassette unloader station (41) and the cassette dam (42). (44) is a cassette lifter; ) is the second
The cassette traverser can transport cassettes (2) one by one. (46) is an orientation flat aligner,
Align the oriented flat of the wafer (1) in the cassette (2). (46a) is an orientation flat aligner (46
) is a collection station located at In addition. Orientation flat aligner (46) and collection station (46a)
Each has a machine side that can be rotated every 180 degrees depending on the orientation when wafers are arranged. (47) is a cassette aligner, (48) is a wafer transfer, and the wafer (1) housed in the cassette (2) is transferred to the bow (49).
Also, on the contrary, the wafer held in the boat (49)
1) can be transferred to the cassette (2). (5
0) is a boat liner that moves the boat (49) between the wafer transfer (48) and the boat elevator (51). (52> is a boat rotor station, (53) is a boat loader. (54) is a diffusion furnace, which has multiple tubes (5 4 a). (5 4
b). (5 4 c ), (5 4 d).

第2図は第1図の装置の制御システム横成およびウェハ
配列データを示す図である.図において.制御システム
(60)は,CP(J(20)と,センサスイッチ等の
入力部(24)と,前記メカニカル部のソレノイド,リ
レー.パルスモータへの出力部(25)と,一連の移し
替え処理,ウェハ配列データ(61〉の入力処理プログ
ラムを記憶したROM(21)と,ウェハ配列データ(
61)および各種操作を入力するキーボード〈22)と
.ウェハ配列データ〈6■〉より生成されたウェハ配列
パターン(図示せず)および装置の状態等を表示するC
RT(23)と,ウェハ配列パターンを記憶する例えば
フロッピーディスクのような第1の記憶装置(28〉と
,第1の記憶装置(28)に格納されたウェハ配列パタ
ーンを拡散炉チューブ(54a)〜(54d)に対応さ
せ格納する例えばRAMのような第2の記憶装置(29
)とから横或されている。
FIG. 2 is a diagram showing the control system configuration and wafer arrangement data for the apparatus shown in FIG. 1. In the figure. The control system (60) includes a CP (J (20)), an input section (24) such as a sensor switch, an output section (25) for the mechanical section such as a solenoid, a relay, and a pulse motor, and a series of transfer processing. , a ROM (21) that stores an input processing program for wafer array data (61), and a ROM (21) that stores input processing programs for wafer array data (61);
61) and a keyboard <22) for inputting various operations. C that displays the wafer array pattern (not shown) generated from the wafer array data <6■> and the status of the equipment, etc.
RT (23), a first storage device (28), such as a floppy disk, for storing the wafer arrangement pattern, and a diffusion furnace tube (54a) to store the wafer arrangement pattern stored in the first storage device (28). ~(54d) A second storage device (29), such as a RAM, stores
) and has been sidelined.

一般にボー}(49)上のウェハ配列は拡散プロセスに
より多種のパターンがあり,定められたパターンに従っ
て並べる必要がある。第3図はその一例を示している.
ウェハ(1)には処理して製品となる本ウェハ〈1a〉
と,モニタ用ウェハ(lb)と.端部の熱の均一化のた
めに入れるインダミウェハ(lc),アウトダミーウェ
ハ(ld)があり,本ウェハ(la>,モニタ用ウェハ
(1b)は向きも正逆の場合があり.複雑である。さら
に,カセット数が欠落した場合およびカセット内のウェ
ハ枚数が不足した場合の処理として補給方法(65)が
定義されており,ウエ゛ハ(1).カセット(2)の欠
落時でも指定したウェハ配列を無視して前につめて並べ
る前づめ処理.カセット(2〉の欠落の場合,カセット
単位でダミーウェハ(図示せず)を補給するカセット補
給,枚数単位でウェハを補給する枚数補給がある。
Generally, the wafers on the wafer (49) have various patterns depending on the diffusion process, and it is necessary to arrange them according to a predetermined pattern. Figure 3 shows an example.
The wafer (1) is a main wafer (1a) that will be processed into a product.
and a monitor wafer (lb). There are in-dummy wafers (LC) and out-dummy wafers (LD) that are inserted to make the heat uniform at the edge, and the main wafer (LA>) and monitor wafer (1B) may be oriented in the forward or reverse direction, making it complicated. Furthermore, a replenishment method (65) is defined as a process to be performed when the number of cassettes is missing or when the number of wafers in the cassette is insufficient. Front-loading processing that ignores the wafer arrangement and arranges the wafers in front.If cassettes (2) are missing, there are cassette replenishment that replenishes dummy wafers (not shown) in units of cassettes, and number replenishment that replenishes wafers in units of number. .

第3図は,カセット〈2〉を2個の本ウェハ(1a),
モニタウェハ(lb),インダミーウェハ(1C).ア
ウトダミーウェハ(1d〉を枚数補給にてボ[49)上
に配列する例を示す図である.第4図は第1図の装置の
動作フローチャートを示す図である. 第5図はウェハ移し替え前後におけるメモリ配置を示す
図である. 上記のように楕戒された半導体ウェハ整列装置において
,第4図のステップ(S20)で.前述のウェハ配列デ
ータ(61)をキーボード(22)により入力する.例
えば,インダミーウェハ(IC〉を設定する場合には.
ウェハ(1〉の種類(62).配列するウェハ〈1)の
枚数(6 4 ),補給方法(65),該当ウェハ配列
開始の溝番号(68),該当ウェハ間のピッチ(69〉
を入力する.方向(63)は.インダミーウェハ(1C
〉およびアウトダミーウエノ)(ld)については入力
不用である.ボート(49)に配置するウェハ〈1)の
種類の全てについて入力完了後,パターン番号(66)
およびパターン名称(67〉を登録すると,そのデータ
は一旦,第1の記憶装置(28)に記憶される.ここで
は第1の記憶装置(28)としてフロップーディスクを
用いている.以下必要に応じてウェハ配列パターンを登
録可能である.次に.ステップ(S21>においてチュ
ーブ対応にステップ(S20>で登録したパターン番号
(66)を入力すると第5図の(72)に示すように第
2の記憶装置(29)(ここでは,RAMを用いている
)のボート(49)の溝番号(74〉に対応したアドレ
スにウェハ(1)の向き,種類(75〉.補給方法(7
6〉をコード化したデータが書き込まれ,カセット(2
〉からボート〈4つ〉へのウェハ(1〉の移し替えは,
このパターンを使用して行われる.続いて.ステップ(
S22)で,まずカセット(2〉からボート(49)へ
のウェハローデイングの起動がかかり,予め定められた
プログラムにより機械の動作が行われる.本ウェハ(1
a〉およびモニタウェハ(1b)の入ったカセット(2
)を搬出人ステーション(41)にセットし,第1のカ
セットトラバーサ(43)が一旦.カセットダム(42
)にカセット(2〉を一時貯蔵する.通常.インダミー
ウェハ(lc).アウトダミーウェハ(1d)および補
給用ダミーウェハは数回のプロセスに連続的に使用され
るため搬出人ステーション〈41)でのカセット(2〉
の出し入れはない.ステップ(323>にて移し替え前
メモリ(72)でのボート〈49)上のウェハ配列の先
頭講がウェハトランスファ(48)の移し替え位置に合
うようにボートライナ(50〉はボート(49)を搬送
する. 拡散炉(54〉からの処理要求がくると,インダミーウ
ェハ(1c〉の入ったカセット(2)が,第lのカセッ
トトラバーサ(43)でカセットダム(42)内から取
り出され,カセットリフタ(44)が下降して下限に来
ると,第2のカセットトラバーサ《45)が.カセット
(2)をオリフラアライナ(46)上に運ぶ.次いで,
ステップ(S 2 4 )で,カセットアライナ(47
)がカセット(2〉をウェハトランスファ(48)まで
移動させると同時に,ボートライナ(50》はボート(
49)を移し替え位置まで移動させ,予めROM(21
)に書き込まれたプログラムにて移し替え前メモリ(7
2〉を参照して,ウェハトランスファ(48)によりカ
セット(2)からボー}(49)へインダミーウェハ(
1C)が移し替えられる.移し替えが完了すると,カセ
ットアライナ〈47〉がカセット〈2〉を回収ステーシ
ョン(46a)へ運ぶ.カセット(2)はカセットダム
(42〉から取り出した時と逆動作でカセットダム(4
2)の元の位置へ収納される. 次に,ステップ(S25)により上記と同様の手順によ
り本ウェハ(1a)をボー[49)へ移し替える.本ウ
ェハ(1a)が逆向きの場合は,オリフラアライナ(4
6)が反転し,カセット《2〉を180”反転させる。
Figure 3 shows the cassette <2> with two main wafers (1a),
Monitor wafer (lb), indummy wafer (1C). It is a diagram showing an example of arranging out-dummy wafers (1d) on a board [49] by replenishing the number of wafers. FIG. 4 is a diagram showing an operation flowchart of the apparatus shown in FIG. Figure 5 is a diagram showing the memory arrangement before and after wafer transfer. In the semiconductor wafer alignment apparatus that is elliptical as described above, in step (S20) of FIG. Input the aforementioned wafer arrangement data (61) using the keyboard (22). For example, when setting up an in-dummy wafer (IC).
Type of wafer (1) (62). Number of wafers (1) to be arrayed (6 4 ), replenishment method (65), groove number at the start of the wafer array (68), pitch between the wafers (69)
Enter . The direction (63) is. Indummy wafer (1C
> and out dummy ueno) (ld) do not require input. After inputting all the types of wafers (1) to be placed on the boat (49), enter the pattern number (66).
When the pattern name (67) and pattern name (67) are registered, the data is temporarily stored in the first storage device (28).Here, a floppy disk is used as the first storage device (28). The wafer arrangement pattern can be registered accordingly.Next, in step (S21>), when the pattern number (66) registered in step (S20>) corresponding to the tube is input, the second pattern is displayed as shown in (72) in FIG. The orientation and type (75) of the wafer (1) and the replenishment method (7) are stored in the address corresponding to the groove number (74) of the boat (49) in the storage device (29) (in this case, RAM is used).
6〉 coded data is written, and the cassette (2
The transfer of wafers (1) from
This is done using this pattern. continue. Step (
In step S22), wafer loading from the cassette (2> to the boat (49) is started, and the machine operates according to a predetermined program.
a> and the cassette (2) containing the monitor wafer (1b)
) on the unloader station (41), and the first cassette traverser (43) is temporarily moved. Cassette dam (42
) to temporarily store the cassette (2). Normally, the in-dummy wafer (LC), the out-dummy wafer (1d), and the supply dummy wafer are used continuously for several processes, so they are stored at the unloader station (41). cassette (2)
There is no entry or exit. At step (323>), move the boat liner (50> to the boat (49) so that the first row of the wafer arrangement on the boat (49) in the pre-transfer memory (72) matches the transfer position of the wafer transfer (48). When a processing request is received from the diffusion furnace (54), the cassette (2) containing the indummy wafer (1c) is taken out from the cassette dam (42) by the first cassette traverser (43). When the cassette lifter (44) descends and reaches the lower limit, the second cassette traverser (45) carries the cassette (2) onto the orientation flat aligner (46).
In step (S24), the cassette aligner (47
) moves the cassette (2〉) to the wafer transfer (48), and at the same time the boat liner (50》) moves the cassette (2〉) to the wafer transfer (48).
49) to the transfer position, and insert the ROM (21) in advance.
) with the program written in the memory before transfer (7
2>, the dummy wafer (48) is transferred from the cassette (2) to the board (49) by the wafer transfer (48).
1C) is transferred. When the transfer is completed, the cassette aligner <47> carries the cassette <2> to the collection station (46a). The cassette (2) is removed from the cassette dam (42) in the opposite manner to when it was taken out from the cassette dam (42).
2) is stored in its original position. Next, in step (S25), the main wafer (1a) is transferred to the bow [49] by the same procedure as above. If the wafer (1a) is in the opposite direction, use an orientation flat aligner (4
6) is reversed and the cassette <<2>> is reversed 180".

ステップ(S26>で全てのカセット(2)の移し替え
が完了したかを判定し,移し替えが完了するまでステッ
プ(825)を繰り遅す.ステップ(S27>ではモニ
タウェハ(1b)の移し替えがステップ(S25>と同
様の手順で行われる.ステップ(S28)ではダミーウ
ェハの補給の必要性をチェックし,ステップ(S26>
にて本ウェハ(1a〉の実際の枚数が移し替えメモリ(
72)を参照して不足している場合.補給方法が“1”
または“2”の時.次のステップ(S29>にて上記と
同様の手順にてダミーウェハを補給する.最後に.ステ
ップ(S30)にてアウトダミーウェハ(1d〉の移し
替えが行われ,ボート(49)上のウェハ配列状況は移
し替え後メモリ(73)のようになり.ボートライナ(
50)がボート(49)をボートエレベータ(51)と
の取合点(図示せず)に運ぶ.次に,ボー}(49)は
ボートエレベータ〈51〉によりボトローダステーショ
ン(52)の所定の棚へ運び上げられ.さらにボートロ
ーダ《53)により拡散炉(54)内に挿入され.拡散
炉(54)内で所定の熱処理がなされる.移し替え後メ
モリ(73)はボト講番号(74)に対応して.ウェハ
種類,向き(75〉がコード化されて,移し替え前メモ
リ(72)の内容が更新される. 拡散処理の完了したウェハ(1〉はウェハロディング時
と逆の動作で,移し替え後メモリ(73)を参照してボ
ート〈49)からカセット(2〉に戻され一連の動作が
完了する. なお,上記実施例では第1の記憶装置としてフロッピー
ディスク.第2の記憶装置としてRAMとして説明した
が.これら以外の記憶媒体例えばカセット磁気テープ.
磁気ディスク等のいずれを使用してもよい. また,上記実施例ではデータ入力手段として6キーボー
ドを使用しているが,他の手段例えばバコードリーダ.
紙テープ読み取り装置,光学式読み取り装置,図形入力
装置を使用してもよい。
In step (S26>, it is determined whether the transfer of all cassettes (2) has been completed, and step (825) is delayed until the transfer is completed.In step (S27>), the transfer of the monitor wafer (1b) is is performed in the same procedure as step (S25>). In step (S28), the necessity of replenishing dummy wafers is checked, and step (S26>
The actual number of wafers (1a) is transferred to the memory (
72) if it is missing. Supply method is “1”
Or when it is “2”. In the next step (S29>, dummy wafers are supplied in the same manner as above.Finally, in step (S30), the out dummy wafer (1d) is transferred, and the wafers are arranged on the boat (49). The situation will be like memory (73) after transfer. Boat liner (
50) transports the boat (49) to the connection point (not shown) with the boat elevator (51). Next, the boat (49) is carried up to a predetermined shelf in the bottle loader station (52) by the boat elevator (51). Furthermore, it is inserted into a diffusion furnace (54) by a boat loader (53). A predetermined heat treatment is performed in a diffusion furnace (54). After transfer, the memory (73) corresponds to the bottom course number (74). The wafer type and orientation (75〉) are coded, and the contents of the pre-transfer memory (72) are updated.The wafer for which the diffusion process has been completed (1〉) is the reverse operation to the wafer loading, and the contents of the pre-transfer memory (72) are updated. The memory (73) is referenced and the cassette (2) is returned from the boat (49) to complete the series of operations. In the above embodiment, the first storage device is a floppy disk, and the second storage device is a RAM. However, there are other storage media such as cassette magnetic tape.
You can use any type of magnetic disk. Further, in the above embodiment, a 6-keyboard is used as a data input means, but other means such as a barcode reader may be used.
Paper tape readers, optical readers, and graphic input devices may also be used.

また,上記実施例ではウェハ配列パターンの作成を新規
データ入力する場合について説明したが,第1あるいは
第2の記憶装置に記憶されている内容を呼び出し,その
内容を一部修正することによりデータ入力を簡略化して
もよく,上記実施例と同様の効果を奏する. [発明の効果1 この発明は以上説明したとおり.ウェハをボート上の全
講位置において各種のウェハを任意の位置.方向,枚数
で設定できるので各種プロセスに対応でき,マイクロコ
ンピュータ内のプログラムの変更がないため装置が安価
にでき,またフロッピーディスクを使用しているためデ
ータの共用化ができオペレータの省力化が得られる効果
がある.
Furthermore, in the above embodiment, the creation of a wafer array pattern was explained as a case in which new data is input, but data can also be input by calling up the contents stored in the first or second storage device and partially modifying the contents. may be simplified, and the same effect as in the above embodiment can be achieved. [Effect of the invention 1 This invention is as explained above. Place wafers in all positions on the boat, and place various wafers in any position. Since it can be set by direction and number of sheets, it can be adapted to various processes, and since there is no need to change the program in the microcomputer, the equipment can be made at low cost.Furthermore, since it uses floppy disks, data can be shared, which saves the operator's labor. It has the effect of

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による半導体ウェハ整列装
置の構成図,第2図は第1図の装置の制御システム構成
図および入力データ図,第3図は第1図の装置のウェハ
配列パターン図,第4図は第1図の装置の動作フローチ
ャート図,第5図は第1図の装置のウェハ移し替え前後
のメモリ配置図.第6図は従来の半導体ウェハ整列装置
の外観図,第7図は第6図の装置の制御システム楕戒図
および入カデータ図.第8図は従来の装置の動作フロー
チャート図,第9図は従来の装置のウェハローディング
前後の配置図である. 図において,(1)・・・ウェハ.〈2)・・・カセッ
ト,(20>・・・CPU,(21>・・・ROM,(
22)・・・キーボード,(24)・・・入力部,(2
5)・・・出力部.(28)・・・第1の記憶装置,(
29)・・・第2の記憶装置,(42)・・カセットダ
ム,(48)・・・ウェハトランスファ,(50冫・・
・ボートライナ,(52)・・・ボートロータステーシ
ョン,(54)・・・拡散炉である.なお,各図中同一
符号は同一又は相当部分を示す. ”Ao− 54b  才床!炉チュニフーも2図 W)4図 も7図 も8図 弔9図 (0) 手 続 補 正 書 事件の表示 特願平1−162659号 発明の名称 半導体ウェハ整列装置 補正をする者 事件との関係  特許出願人 住 所     東京都千代田区丸の内二丁目2番3号
名 称  (601)三菱電機株式会社代表者 志岐守
FIG. 1 is a configuration diagram of a semiconductor wafer alignment apparatus according to an embodiment of the present invention, FIG. 2 is a control system configuration diagram and input data diagram of the apparatus of FIG. 1, and FIG. 3 is a wafer arrangement diagram of the apparatus of FIG. 1. 4 is an operation flowchart of the device shown in FIG. 1, and FIG. 5 is a memory layout diagram of the device shown in FIG. 1 before and after wafer transfer. Fig. 6 is an external view of a conventional semiconductor wafer alignment device, and Fig. 7 is a control system elliptical diagram and input data diagram of the device shown in Fig. 6. Fig. 8 is an operational flowchart of the conventional device, and Fig. 9 is a layout diagram of the conventional device before and after wafer loading. In the figure, (1)... wafer. <2)...Cassette, (20>...CPU, (21>...ROM, (
22)...Keyboard, (24)...Input section, (2
5)...Output section. (28)...first storage device, (
29)...Second storage device, (42)...Cassette dam, (48)...Wafer transfer, (50...
・Boat liner, (52)...Boat rotor station, (54)...Diffusion furnace. Note that the same symbols in each figure indicate the same or equivalent parts. "Ao- 54b Saitoko! Furnace Tunifu also Figure 2 W) Figure 4, Figure 7, Figure 8 Figure 9 (0) Indication of procedural amendment case Patent application No. 1-162659 Name of invention Relationship with the case involving the person who filed the patent application Address: 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Moriya Shiki, Representative of Mitsubishi Electric Corporation

Claims (1)

【特許請求の範囲】[Claims] 半導体ウェハのカセットを収容するカセットダムと、こ
のカセットダムより取り出した前記カセツトとボート間
で前記半導体ウェハを移し替えるウェハトランスファと
、前記半導体ウェハを熱処理するための拡散炉と、前記
半導体ウェハを保持した前記ボートを前記拡散炉内に挿
入、引き出すためのボートロータステーションと、前記
ウェハトランスファと前記ボートロータステーション間
で前記ボートを搬送するためのボートライナと、前記一
連の動作を前記拡散炉の処理要求に応じて行う制御装置
とを有する拡散炉ウェハハンドラ装置において、前記ボ
ート上のウェハ配列を入力するデータ入力装置と、この
データ入力装置により入力されたウェハ配列データを作
成する処理手段と、この処理手段により生成されたウェ
ハ配列パターンを格納する第1の記憶装置と、この第1
の記憶装置に格納された前記ウェハ配列パターンを前記
拡散炉に対応させ格納する第2の記憶装置と、この第2
の記憶装置に記憶されたウェハ配列パターンに基づき前
記カセットとボート間で前記ウェハを任意の位置に移し
替える装置とを備えたことを特徴とする半導体ウェハ整
列装置。
A cassette dam for storing a cassette of semiconductor wafers, a wafer transfer for transferring the semiconductor wafer between the cassette taken out from the cassette dam and a boat, a diffusion furnace for heat-treating the semiconductor wafer, and holding the semiconductor wafer. a boat rotor station for inserting and pulling out the boat into and out of the diffusion furnace; a boat liner for transporting the boat between the wafer transfer and the boat rotor station; and a boat liner for transporting the boat between the wafer transfer and the boat rotor station; A diffusion furnace wafer handler apparatus having a control device that performs operations according to requests, a data input device for inputting the wafer arrangement on the boat, a processing means for creating wafer arrangement data input by the data input device, and a first storage device that stores the wafer arrangement pattern generated by the processing means;
a second storage device that stores the wafer arrangement pattern stored in the storage device in correspondence with the diffusion furnace;
1. A semiconductor wafer alignment device comprising: a device for transferring the wafers to arbitrary positions between the cassette and the boat based on a wafer alignment pattern stored in a storage device.
JP16265989A 1989-06-27 1989-06-27 Arrangement apparatus for semiconductor wafer Pending JPH0329317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16265989A JPH0329317A (en) 1989-06-27 1989-06-27 Arrangement apparatus for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16265989A JPH0329317A (en) 1989-06-27 1989-06-27 Arrangement apparatus for semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH0329317A true JPH0329317A (en) 1991-02-07

Family

ID=15758838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16265989A Pending JPH0329317A (en) 1989-06-27 1989-06-27 Arrangement apparatus for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH0329317A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256341A (en) * 1997-03-06 1998-09-25 Kokusai Electric Co Ltd Semiconductor manufacturing equipment
JP2006352152A (en) * 2006-07-25 2006-12-28 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
JP2010157744A (en) * 2010-01-26 2010-07-15 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
WO2018154829A1 (en) * 2017-02-24 2018-08-30 株式会社Kokusai Electric Board processing apparatus, semiconductor device making method and program
JP2021150342A (en) * 2020-03-16 2021-09-27 東京エレクトロン株式会社 Semiconductor manufacturing apparatus and wafer transfer method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256341A (en) * 1997-03-06 1998-09-25 Kokusai Electric Co Ltd Semiconductor manufacturing equipment
JP2006352152A (en) * 2006-07-25 2006-12-28 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
JP2010157744A (en) * 2010-01-26 2010-07-15 Hitachi Kokusai Electric Inc Semiconductor manufacturing equipment
JP4740375B2 (en) * 2010-01-26 2011-08-03 株式会社日立国際電気 Semiconductor manufacturing apparatus, semiconductor manufacturing method, and substrate transfer method
WO2018154829A1 (en) * 2017-02-24 2018-08-30 株式会社Kokusai Electric Board processing apparatus, semiconductor device making method and program
CN110366770A (en) * 2017-02-24 2019-10-22 株式会社国际电气 The manufacturing method and program of substrate board treatment, semiconductor devices
JPWO2018154829A1 (en) * 2017-02-24 2019-11-07 株式会社Kokusai Electric Substrate processing apparatus, semiconductor device manufacturing method, and program
CN110366770B (en) * 2017-02-24 2023-09-19 株式会社国际电气 Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
JP2021150342A (en) * 2020-03-16 2021-09-27 東京エレクトロン株式会社 Semiconductor manufacturing apparatus and wafer transfer method

Similar Documents

Publication Publication Date Title
KR100300614B1 (en) Resist coating / developing device and processing device
JP3862596B2 (en) Substrate processing method
JP4760919B2 (en) Coating and developing equipment
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
JP4233908B2 (en) Substrate processing system
US7392812B2 (en) Substrate processing apparatus and substrate transporting device mounted thereto
JP2009021275A (en) Substrate treating equipment
KR20100129211A (en) Substrate processing apparatus, substrate processing method, and storage medium
JP3684056B2 (en) Substrate transport control method for semiconductor manufacturing equipment
US7575382B2 (en) Coating/developing apparatus and operation method thereof
CN105474356B (en) Substrate processing apparatus, substrate processing method, and substrate processing system
US20100204821A1 (en) Substrate treatment apparatus
JPH0329317A (en) Arrangement apparatus for semiconductor wafer
JP4018965B2 (en) Substrate processing equipment
US8441618B2 (en) Substrate transfer method and apparatus
JP3934275B2 (en) Substrate processing apparatus, simulation apparatus for substrate processing apparatus, and computer-readable recording medium recording simulation program for substrate processing apparatus
JP3971526B2 (en) Substrate loading / unloading apparatus and transfer system
JPH05308042A (en) Controlling device for multi-reactor type processing facility
JP2002110496A (en) Semiconductor manufacturing apparatus
JP3400996B1 (en) Heat treatment apparatus and heat treatment method
JP2008270800A (en) Vertical-furnace semiconductor manufacturing system and lot-unit wafer transfer processing method using the same
JPH0750333A (en) Sequential control device of process facility
JP2866570B2 (en) Substrate processing equipment
JPH10125761A (en) Substrate transferring apparatus and method thereof
JP4496073B2 (en) Substrate processing apparatus and substrate processing method