JPH0316232A - 電荷結合素子の製造方法 - Google Patents
電荷結合素子の製造方法Info
- Publication number
- JPH0316232A JPH0316232A JP15187589A JP15187589A JPH0316232A JP H0316232 A JPH0316232 A JP H0316232A JP 15187589 A JP15187589 A JP 15187589A JP 15187589 A JP15187589 A JP 15187589A JP H0316232 A JPH0316232 A JP H0316232A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- silicon gate
- type
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 239000011574 phosphorus Substances 0.000 claims abstract description 14
- -1 phosphorus ions Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000005036 potential barrier Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000002265 prevention Effects 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多結晶シリコンによる２層ゲート構造を有す
る電荷結合素子の製造方法に関するものである。
る電荷結合素子の製造方法に関するものである。
従来の技術
２層ゲート構造の電荷結合素子を動作させるには、第１
層多結晶シリコンゲート下と第２層多結晶シリコンゲー
ト下の基板表面不純物濃度に差をつけておかなければな
らない。そのための従来方法の一例を第２図を用いて説
明する。第２図は電荷結合素子の製造工程の一部を説明
する概略図である。まずＰ型半導体シリコン基板１上に
熱酸化膜２を形成した後、全面的にリンをイオン注入す
る。打ちこまれたリンは高温熱処理によって、Ｎ型拡散
層３を形成する。続いて第１層多結晶シリコンゲート４
が形成され、この第１層多結晶シリコンゲート４をマス
クとしてボロンをイオン注入する。次の高熱処理によっ
てボロンはＮ型拡散層ａ中へ拡散し、弱いＮ型拡散層７
を形成する。その後、第２層多結晶シリコンゲート５が
形成される。結果として、第２層多結晶シリコンゲート
６の下には、第１層多結晶シリコンゲート４の下よシも
低濃度のＮ型拡散層が形戒されることになる。
層多結晶シリコンゲート下と第２層多結晶シリコンゲー
ト下の基板表面不純物濃度に差をつけておかなければな
らない。そのための従来方法の一例を第２図を用いて説
明する。第２図は電荷結合素子の製造工程の一部を説明
する概略図である。まずＰ型半導体シリコン基板１上に
熱酸化膜２を形成した後、全面的にリンをイオン注入す
る。打ちこまれたリンは高温熱処理によって、Ｎ型拡散
層３を形成する。続いて第１層多結晶シリコンゲート４
が形成され、この第１層多結晶シリコンゲート４をマス
クとしてボロンをイオン注入する。次の高熱処理によっ
てボロンはＮ型拡散層ａ中へ拡散し、弱いＮ型拡散層７
を形成する。その後、第２層多結晶シリコンゲート５が
形成される。結果として、第２層多結晶シリコンゲート
６の下には、第１層多結晶シリコンゲート４の下よシも
低濃度のＮ型拡散層が形戒されることになる。
発明が解決しようとする課題
従来法では、ボロンイオン注入後にＮ型拡散層Ｔ上の熱
酸化膜８をいったん除去した後、再び熱酸化して第２ゲ
ート酸化膜８を形成する。このため、ボロンの再分布が
生じ、目的とするボロン濃度分布を得ることが難しい。
酸化膜８をいったん除去した後、再び熱酸化して第２ゲ
ート酸化膜８を形成する。このため、ボロンの再分布が
生じ、目的とするボロン濃度分布を得ることが難しい。
課題を解決するための手段
本発明は熱酸化によるボロンの再分布という問題に対す
る最も根本的な解決策は、ボロンのように酸化膜中ヘの
再分布を生じやすい不純物を使用しないことである。す
なわち、Ｎ型領域にＰ型不純物（ボロン）を打ちかえす
ことによって不純物濃度に差をつけるという方法を捨て
去る必要がある。本発明では、筐ず最初に、低濃度Ｎ型
領域を形成しておき、多結晶ポリシリコンゲート電極形
成後に第１層多結晶シリコンゲートの上から第１層多結
晶シリコンゲートを突きぬけて、二価のリンイオンをイ
オン注入によって導入することによ９、第１層多結晶シ
リコンゲート下のＮ型不純物濃度を第２層多結晶シリコ
ンゲート下のＮ型不純物濃度よシも高くしている。多結
晶シリコン層を突きぬけてイオン注入するには、非常に
高加速が可能なイオン注入機が必要であるが、本発明で
は二価イオンを利用することにより、一般的なイオン注
入機でも容易に量産レベルで実用化することができる。
る最も根本的な解決策は、ボロンのように酸化膜中ヘの
再分布を生じやすい不純物を使用しないことである。す
なわち、Ｎ型領域にＰ型不純物（ボロン）を打ちかえす
ことによって不純物濃度に差をつけるという方法を捨て
去る必要がある。本発明では、筐ず最初に、低濃度Ｎ型
領域を形成しておき、多結晶ポリシリコンゲート電極形
成後に第１層多結晶シリコンゲートの上から第１層多結
晶シリコンゲートを突きぬけて、二価のリンイオンをイ
オン注入によって導入することによ９、第１層多結晶シ
リコンゲート下のＮ型不純物濃度を第２層多結晶シリコ
ンゲート下のＮ型不純物濃度よシも高くしている。多結
晶シリコン層を突きぬけてイオン注入するには、非常に
高加速が可能なイオン注入機が必要であるが、本発明で
は二価イオンを利用することにより、一般的なイオン注
入機でも容易に量産レベルで実用化することができる。
作用
以上の構成によ９、一導電型半導体基板上に形成する２
層多結晶シリコンゲート構造・（埋め込みチャンネ／＆
−型）電荷結合素子において、第２層多結晶シリコンゲ
ートの選択エッチング後、エッチング用フォトレジスト
マスクパターンを除去することなく、二価のリンイオン
をイオン注入法によって第１層多結晶シリコンゲート下
に導入することによシ、第１層多結晶シリコンゲートと
第２層多結晶シリコンゲートとの間に余分な工程を用い
ることなく目的とする不純物濃度差をイオン注入工程を
利用してコントロールよく形成することによう理想的な
ポテンシャル障壁を形成することができる。このように
して作ったポテンシャル障壁は酸化膜の再形成等の熱処
理を省略できる上に、ポロンの打ちかえし工程を使用し
ないので製造上の不純物濃度バラツキを最小限度にかさ
えることができる。
層多結晶シリコンゲート構造・（埋め込みチャンネ／＆
−型）電荷結合素子において、第２層多結晶シリコンゲ
ートの選択エッチング後、エッチング用フォトレジスト
マスクパターンを除去することなく、二価のリンイオン
をイオン注入法によって第１層多結晶シリコンゲート下
に導入することによシ、第１層多結晶シリコンゲートと
第２層多結晶シリコンゲートとの間に余分な工程を用い
ることなく目的とする不純物濃度差をイオン注入工程を
利用してコントロールよく形成することによう理想的な
ポテンシャル障壁を形成することができる。このように
して作ったポテンシャル障壁は酸化膜の再形成等の熱処
理を省略できる上に、ポロンの打ちかえし工程を使用し
ないので製造上の不純物濃度バラツキを最小限度にかさ
えることができる。
実施例
電荷結合素子の製造工程の一部を説明する概略図である
第１図を用いて、本発明の実施例を説明する。
第１図を用いて、本発明の実施例を説明する。
第１図で１は比抵抗２０ｇ−備のＰ型半導体シリコン基
板である。この基板１を熱酸化して厚さ６ｏｎｕの熱酸
化膜２を形成した後、加速エネルギー１００ｋ●Ｖでリ
ンをイオン注入する。打ちこ１れたリンは１１ｏＯ゜Ｃ
，窒素雰囲気での熱処理によってＮ型拡散層３を形成す
る。このＮ型拡散層３の濃度は、従来方法でのボロン打
ち返し領域（リン注入領域にうすいボロン注入が入る領
域）に対応させる為に、従来方法よシもリンイオン注入
量を少なくしている。続いて第１層多結晶シリコンゲー
ト４を形成する。多結晶シリコン厚は３５０ｎｕである
。その後、第１層多結晶シリコンゲート４の表面を酸化
したのち、第２層多結晶シリコンゲート６を、フォトレ
ジストパターン６に従って形成する。第２層多結晶シリ
コンゲート厚はｓｏｏｎｍである。この状態で、二価の
リンイオンヲ加速エネルギー１８０ｋｅＶにてイオン注
入する。これは、一価のリンに換算すると３ ６ ０ｋ
ｅＶのエネルギーに相当し、リンイオンは第１層多結晶
シリコンゲート４を突きぬけて、チャンネル部まで達す
る。その後の工程の熱処理（最高温度は１１００℃）に
よってリンイオンは深く拡散し、Ｎ型拡散領域９となる
。Ｎ型拡散領域９は、２回のリンイオン注入の合計量に
よってその不純物濃度が決まる。以上のような拡散手法
によう、従来方法と同様な構造すなわち、第１層多結晶
シリコンゲート下と第２層多結晶シリコンゲート下がと
もにＮ型で、しかも前者の濃度のほうが後者の濃度よシ
も大きいという構造を実現することができた。
板である。この基板１を熱酸化して厚さ６ｏｎｕの熱酸
化膜２を形成した後、加速エネルギー１００ｋ●Ｖでリ
ンをイオン注入する。打ちこ１れたリンは１１ｏＯ゜Ｃ
，窒素雰囲気での熱処理によってＮ型拡散層３を形成す
る。このＮ型拡散層３の濃度は、従来方法でのボロン打
ち返し領域（リン注入領域にうすいボロン注入が入る領
域）に対応させる為に、従来方法よシもリンイオン注入
量を少なくしている。続いて第１層多結晶シリコンゲー
ト４を形成する。多結晶シリコン厚は３５０ｎｕである
。その後、第１層多結晶シリコンゲート４の表面を酸化
したのち、第２層多結晶シリコンゲート６を、フォトレ
ジストパターン６に従って形成する。第２層多結晶シリ
コンゲート厚はｓｏｏｎｍである。この状態で、二価の
リンイオンヲ加速エネルギー１８０ｋｅＶにてイオン注
入する。これは、一価のリンに換算すると３ ６ ０ｋ
ｅＶのエネルギーに相当し、リンイオンは第１層多結晶
シリコンゲート４を突きぬけて、チャンネル部まで達す
る。その後の工程の熱処理（最高温度は１１００℃）に
よってリンイオンは深く拡散し、Ｎ型拡散領域９となる
。Ｎ型拡散領域９は、２回のリンイオン注入の合計量に
よってその不純物濃度が決まる。以上のような拡散手法
によう、従来方法と同様な構造すなわち、第１層多結晶
シリコンゲート下と第２層多結晶シリコンゲート下がと
もにＮ型で、しかも前者の濃度のほうが後者の濃度よシ
も大きいという構造を実現することができた。
発明の効果
本発明を使用することによｂ１第１層と第２層の多結晶
シリコンゲート下のＨ型不純物濃度差をつくる際にボロ
ンを用いることがない為、酸化膜中ヘの不純物再分布に
よる不純物濃度のばらつきを生じることのない精密な不
純物濃度制御が可能となった。
シリコンゲート下のＨ型不純物濃度差をつくる際にボロ
ンを用いることがない為、酸化膜中ヘの不純物再分布に
よる不純物濃度のばらつきを生じることのない精密な不
純物濃度制御が可能となった。
第１図は電荷結合素子の製造工程における本発明にもと
すく製造工程略図、第２図は従来の電荷結合素子製造工
程概略図である。 １・・・・・・Ｐ型半導体シリコン基板、２・・・・・
・熱酸化膜、３・・・・・・Ｎ型拡散層、４・・・・・
・第１層多結晶シリコンゲート、６・・・・・・第２層
多結晶シリコンゲート、６・・・・・・フォトレジスト
パターン、７・・・・・・ボロンイオン注入・打ちかえ
し拡散によるＮ型拡散層、８・・・・・・再形威された
熱酸化膜層、９・・・・・・追加イオン注入されたＮ型
拡散層。
すく製造工程略図、第２図は従来の電荷結合素子製造工
程概略図である。 １・・・・・・Ｐ型半導体シリコン基板、２・・・・・
・熱酸化膜、３・・・・・・Ｎ型拡散層、４・・・・・
・第１層多結晶シリコンゲート、６・・・・・・第２層
多結晶シリコンゲート、６・・・・・・フォトレジスト
パターン、７・・・・・・ボロンイオン注入・打ちかえ
し拡散によるＮ型拡散層、８・・・・・・再形威された
熱酸化膜層、９・・・・・・追加イオン注入されたＮ型
拡散層。
Claims (1)
- 一導電型半導体基板上に形成する２層多結晶シリコン
ゲート構造の電荷結合素子において、第２層多結晶シリ
コンゲートの選択エッチング後、エッチング用フォトレ
ジストマスクパターンを除去することなく、二価のリン
イオンを前記フォトレジストパターンをマスクとしてイ
オン注入法によって第１層多結晶シリコンゲート下に導
入することにより、前記第１層多結晶シリコンゲートと
前記第２層多結晶シリコンゲートとの間に電荷ポテンシ
ャル障壁を形成することを特徴とする電荷結合素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187589A JPH0316232A (ja) | 1989-06-14 | 1989-06-14 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187589A JPH0316232A (ja) | 1989-06-14 | 1989-06-14 | 電荷結合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316232A true JPH0316232A (ja) | 1991-01-24 |
Family
ID=15528119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15187589A Pending JPH0316232A (ja) | 1989-06-14 | 1989-06-14 | 電荷結合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246875A (en) * | 1991-10-15 | 1993-09-21 | Goldstar Electron Co., Ltd. | Method of making charge coupled device image sensor |
| WO2002001602A3 (en) * | 2000-06-27 | 2002-05-10 | Koninkl Philips Electronics Nv | Method of manufacturing a charge-coupled image sensor |
-
1989
- 1989-06-14 JP JP15187589A patent/JPH0316232A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246875A (en) * | 1991-10-15 | 1993-09-21 | Goldstar Electron Co., Ltd. | Method of making charge coupled device image sensor |
| WO2002001602A3 (en) * | 2000-06-27 | 2002-05-10 | Koninkl Philips Electronics Nv | Method of manufacturing a charge-coupled image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0974072A (ja) | 半導体装置の製造方法 | |
| JP2802263B2 (ja) | 半導体素子の製造方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001291679A (ja) | 半導体装置の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0316232A (ja) | 電荷結合素子の製造方法 | |
| JPH04113634A (ja) | 半導体装置の製造方法 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| JPH03231456A (ja) | 半導体装置の製造方法 | |
| JPH0474463A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPS5834939B2 (ja) | ハンドウタイソウチ | |
| JPH06310527A (ja) | 半導体装置及びその製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPS63236363A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH04246824A (ja) | 半導体装置の製造方法 | |
| JPH04297039A (ja) | 半導体素子の製造方法 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPH0311730A (ja) | 半導体装置の製造方法 | |
| JPH04286358A (ja) | 半導体装置の製造方法 | |
| JPH03203244A (ja) | 半導体装置の製造方法 |