JPH0286210A - トランジスタの異常検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　、要〕 本発明は、スイッチング用トランジスタの異常検出回路
に関し、トランジスタに故障が発生する以前の異常を検
出してトランジスタの破壊を未然に防１トできるように
するため、トランジスタのオン時もしくはオフ時におけ
る２つの入出力端子間の電圧を検出し、これを基準電圧
と比較することにより異常の有無を判定するようにした
ものである。

〔産業上の利用分野〕

本発明は、スイッチング用トランジスタを駆動する鳩舎
の異常検出回路に関する。

〔従来の技術〕

第４図は、静電誘導トランジスタのゲート駆動回路と従
来の故障検出回路を示す回路図である。

同図において、トランジスタ（静電誘導トランジスタ）
１のゲートＧ及びソースＳ間には、順バイアス用直流電
源２及び逆バイアス川石流電Ｒ３をそれぞれ半導体スイ
ッチ４及び５を介して並列に接続配置した構成からなる
ゲート駆動回路Ａが、抵抗器６及びダイオード７の並列
回路を介して接続されている。なお、上記２つの直流電
源２．３はそれぞれ内部抵抗２ａ、３ａを有している。

また、上記抵抗器６は順バイアス電圧を調整するための
ものであり、上記ダイオード７は逆バイアス電流を通過
させるためのものである。

一方、上記トランジスタ１及びゲート駆動回路Ａに対し
て、電圧検出器８、波形成形器９及び故障判定器１０か
ら構成された故障検出回路Ｂが設けられている。この故
障検出回路Ｂでは、トランジスタ１のゲートＧとソース
Ｓ間に電圧検出器８が接続され、その検出信号Ｖ＋が波
形成形器９に入力される。この波形成形器９では、上記
検出信号ＶＩに基づき、トランジスタ１のゲート、ソー
ス間電圧ＶａＳが所定の逆バイアス電圧異常に相当する
かどうかを判定し、その判定結果を判定信号■２として
出力する。この判定信号■２は、逆バイアス用の半導体
スイッチ５のオン・オフ指令信号■３と共に故障判定器
１０に入力され、ここで所定の故障判定条件を満たすか
どうか、すなわちトランジスタ１のオフ時にゲート、ソ
ース間の逆バイアス電圧が零ボルトであるかどうかが判
定されて、その条件を満たす場合にはトランジスタ１に
故障が発生したとして故障検出信号■−が出力される（
特開昭６２−２９１５７７号参照）。

〔発明が解決しようとする課題〕

上記従来の故障検出回路Ｂは、トランジスタのゲート、
ソース間の短絡を検出して故障を知らせるだけのもので
ある。そのため、故障検出信号が出力された時にはトラ
ンジスタは既に故障しており、よって故障は検出されて
もトランジスタの破壊につながるという問題点があった
。

本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、トランジスタの故障前の異常を迅速に
検出してトランジスタの破壊を未然に防止できる異常検
出回路を堤供することにある。

〔課題を解決するための手段〕

以下の手段を有する異常検出回路により、上記課題は解
決される。

すなわち、第１に、例えば静電誘導トランジスタにおけ
るドレイン、ソース間電圧のように、トランジスタの２
つの入出力端子間の電圧を検出する電圧検出部を設ける
。第２に、上記トランジスタのオン時、もしくはオフ時
、あるいはオン時及びオフ時の双方において、上記電圧
検出部で検出された電圧と、予め設定された基準電圧と
を比較する比較部を設ける。第３に、この比較部による
比較結果に基づいて異常の有無を判定する異常判定部を
設ける。

〔作　　　用〕

トランジスタの駆動時において、トランジスタ自体、ゲ
ート駆動回路、電源、主回路等に異常がヰした場合には
、その異常はトランジスタの入出力端子間の電圧異常と
なって現れる場合が非常に多い。よって、この入出力端
子間の電圧を基準電圧と比較していれば、その電圧異常
が即座に検出され、よってトランジスタの破壊の原因と
なる上記のような各所の異常を迅速に知ることができる
。

従って、このような異常検出により、トランジスタの破
壊を未然に防１卜することが可能になる。

〔実　　施　　例〕

以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は、静電誘導トランジスタのゲート駆動回路と本
発明の一実施例の異常検出回路を示す回路図である。

同図において、トランジスタ（ここでは静電誘導トラン
ジスタ）２０のゲートＧ及びソースＳ間には、ゲート駆
動回路Ｍが接続されている。このゲート駆動回路Ｍは、
順バイアスを印加するための順バイアス用直流電源２１
、逆バイアスを印加するための逆バイアス用石流電ｓ２
２、トランジスタ２０のゲートとソース間に順バイアス
か逆バイアスのいずれかを印加させてオン、オフを切り
換えるための半導体スイッチ２３、この半導体スイッチ
２３にオン・オフ指令信号を与えるオン・オフ指令器２
４、順バイアス電流及び逆バイアス電流をそれぞれ調整
するための抵抗器２５．２６、逆バイアス電流を通過さ
せるためのダイオード２７から構成されている。

一方、上記トランジスタ２０及びゲート駆動回路Ｍに対
して、電圧検出器２８、基準電圧設定器２９、比較器３
０及び異常判定器３１から構成された異常検出回ＦＩｐ
ＩＮが設けられている。

この異常検出回路Ｎでは、まずトランジスタ２０のドレ
インＤとソースＳ間にその間の電圧を検出する電圧検出
器２８が接続されており、ここで検出されたドレイン、
ソース間電圧は基準電圧設定器２９からの基準電圧と共
に比較器３０に入力される。ここで、上記基準電圧とし
ては、例えばトランジスタ２０のオン時におけるドレイ
ン、ソース間電圧の許容電圧債を選んでおく。上記比較
器３０は、上記２つの入力電圧を比較し、電圧検出器２
８の検出電圧の方が基準電圧よりも大きい時にハイレベ
ル信号を出力する。比較器３０の出力は、オン・オフ指
令器２４からのオン・オフ指令信号（オン時にハイレベ
ル、オフ時にローレベル）と共に異常判定器３１に入力
される。この異常判定器３１では、ここに入力された信
号が所定の異常判定条件を満たすかどうか、すなわち入
力信号が共にハイレベルかどうか、つまりトランジスタ
２０のオン期間中にドレイン、ソース電圧が基準電圧以
上となったかどうかを判定し、その条件を満たす場合に
は異常が発生したとして異常検出信号を出力する。

次に、上記異常検出回路Ｎの具体的な動作を第２図及び
第３図に基づき説明する。

まず、オン・オフ指令器２４から半導体スイッチ２３に
オン信号が入力されると（第２図（ａ））、トランジス
タ２０がオンする。すると、正常動作時には、電圧検出
器２８の検出電圧（ドレイン、ソース間電圧）が基準電
圧設定器２９の基準電用以下となるので（第２図（ｂ）
）、比較器３０の出力はローレベルとなる（第２図（Ｃ
））。よって、異常判定器３１への入力信号が上記異常
判定条件を満たさず、従って異常判定器３１は異常検出
信号を出力しない（第２図（ｄ））。

一方、トランジスタ２０のオン期間中（第３図（ａ））
に、例えばゲート駆動回路、電源、主回路等に異常が律
じることにより電圧検出器２８の検出電圧（ドレイン、
ソース間電圧）が基準電圧設定器２９の基準電圧以上に
なると（第３図（ｂ））、比較器３０の出力はハイレベ
ルに切り換わる（第３図（Ｃ））。すると、異常判定器
３１への入力信号がどちらもハイレベルになって異常判
定条件を満たすので、異常判定器３１はハイレベルの異
常検出信号を出力する（第３図（ｄ））。

以上に述べたように本実施例では、トランジスタ２０の
オン時におけるドレイン、ソース電圧を監視することで
トランジスタの異常状態を迅速かつ確実に検出できるの
で、トランジスタ、ゲート駆動回路及び装置全体の破壊
を未然に防ｉ卜することができる。

なお、上記実施例ではトランジスタのオン時におけるド
レイン、ソース間電圧異常を検出するようにしたが、更
にオフ時における異常を検出するようにしてもよい。こ
の場合は、例えば第１図の回路において、オフ時のドレ
イン、ソース間電圧異常を検出できるように、すなわち
電圧検出器２８の検出電圧がオフ時に基準電圧以下とな
るのを検出できるように、異常判定器３１で比較器３０
の出力とオン・オフ指令器２４の出力との一致（共にハ
イレベル、あるいは共にローレベル）を検出するように
すればよい。

また、本発明の異常検出回路は、上述したような静電誘
導トランジスタのみならず、バイポーラトランジスタや
電界効果トランジスタ等を含む各種のスイッチング用ト
ランジスタに適用可能である。

〔発明の効果〕

以上説明したように、本発明によれば、トランジスタの
入出力端子間の電圧異常を検出するようにしたことで、
トランジスタの異常状態を迅速かつ確実に検出できる。

このことにより、トランジスタのみならずトランジスタ
を使用する装置の異常動作を最小限に抑え、トランジス
タ、ゲート駆動回路及び装置全体の破壊を未然に防１ト
することができる。

【図面の簡単な説明】

第１図は静電誘導トランジスタのゲート駆動回路と本発
明の一実施例の異常検出回路を示す回路図、 第２図は第１図の異常検出回路の正常時における動作を
示すタイミングチャート、 第３図は第１図の異常検出回路の異常時における動作を
示すタイミングチャート、 第４図は静電誘導トランジスタのゲート駆動回路と従来
の故障検出回路を示す回路図である。 ２０・・・トランジスタ （静電誘導トランジスタ）、 ２１・・何＋ｌ［バイアス用直流電源、２２・・・逆バ
イアス用直流電源、 ２３・・・半導体スイッチ、 ２４・・・オン・オフ指令器、 ２８・・・電圧検出器、 ２９・・・基準電圧設定器、 ３０・・・比較器、 ３１・・・異常判定器、 Ｍ・・・ゲート駆動回路、 Ｎ・・・異常検出回路。 Ａ々ｆ−ト駆黄乃Ｆロ珂１ 創り５誘再トラレジ°スクのゲート駆動回路ど・イＬ東
の故、碩１含出」晒 特許出願人　　株式会社豊田自動織機製作所圧縮時にお
ｔする罠濱検出口活の動作 第 図 巽帛疋午ｌ二ち１する異常肺出厄■合のΦ幻イ乍第 図

Claims (1)

1. 【特許請求の範囲】 トランジスタ（２０）の２つの入出力端子間の電圧を検
   出する電圧検出部（２８）と、 前記トランジスタのオン時とオフ時の少なくとも一方に
   おいて、前記電圧検出部（２８）で検出された電圧と、
   予め設定された基準電圧とを比較する比較部（３０）と
   、 該比較部（３０）による比較結果に基づいて異常の有無
   を判定する異常判定部（３１）とを備えたことを特徴と
   するトランジスタの異常検出回路。