Nothing Special   »   [go: up one dir, main page]

JPH0272695A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0272695A
JPH0272695A JP63222413A JP22241388A JPH0272695A JP H0272695 A JPH0272695 A JP H0272695A JP 63222413 A JP63222413 A JP 63222413A JP 22241388 A JP22241388 A JP 22241388A JP H0272695 A JPH0272695 A JP H0272695A
Authority
JP
Japan
Prior art keywords
copper
copper plate
insulating layer
ceramic substrate
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63222413A
Other languages
English (en)
Inventor
Norio Kasai
笠井　則男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP63222413A priority Critical patent/JPH0272695A/ja
Priority to US07/402,854 priority patent/US5036167A/en
Priority to FR8911726A priority patent/FR2636170A1/fr
Priority to DE3929789A priority patent/DE3929789C2/de
Publication of JPH0272695A publication Critical patent/JPH0272695A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は混成集積回路に関し、特に主面に直接銅板を形
成したセララミック基板を用いた混成集積回路に係わる
。
（従来の技術） 周知の如く、電子機器の小型・軽量化に伴ってアルミナ
などのセラミック基板上にスクリーン印刷、焼成を行い
、厚膜配線層を形成した混成集積回路が多用されている
。また、高密度実装化に伴って絶縁層を形成した混成集
積回路も多用されている。近年、こうした混成集積回路
の一構成要素として、セラミック基板上に銅厚膜層が形
成されている。第２図は、その混成集積回路の一例を示
す。図中の１は、アルミナなどのセラミック基板である
。このセラミック基板１上に、銅厚膜層２が形成され、
更にこの銅厚膜層２上に絶縁層３を介して配線層４が形
成された構成となっている。
ここで、前記銅厚膜層２は、前記セラミック基板１上に
銅厚膜層形成用の銅導体ペーストをスクリン印刷法によ
り印刷した後、窒素雰囲気中にて焼成することにより形
成される。また、前記絶縁層３は、前記銅厚膜層２上に
絶縁体ペーストを印刷した後、窒素雰囲気中で焼成する
ことにより形成される。更に、配線層４は、前記絶縁層
３上に銅導体ペーストを印刷した後、窒素雰囲気中で焼
成することにより形成される。
ところで、第２図の混成集積回路において、その−構成
要素である銅厚膜層２は一般に銅粉末。
ガラス粉末、有機ビヒクル、溶剤等を混練りしたスクリ
ーン印刷用のペーストを印刷、焼成することにより形成
される。従って、こうしたペーストを焼成する際、形成
された塗膜内部に生ずる分解・反応ガス５が発生し、銅
厚膜層２と絶縁層３との界面あるいは絶縁層中にボイド
が発生する。その結果、絶縁層間の耐電圧や接着強度の
低下又はショートを招き、絶縁層の機能を劣化させる。
（発明が解決しようとする課題） 本発明は上記事情に鑑みてなされたもので、主面に銅板
を直接接合したセラミック基板を用いることにより、ボ
イドの発生を回避し、もって耐電圧や接着強度に優れた
混成集積回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、セラミック基板と、このセラミック基板上に
金属銅を被着することにより形成される銅板と、前記銅
板上に印刷により形成される絶縁層と、前記絶縁層上に
印刷により形成される配線層とを具備することを要旨と
する。
本発明において、銅板とは従来の混成集積回路で用いら
れた銅厚膜層のようにガラス粉末や有機ビヒクル等を含
んだペーストの焼成により得られるものではなく、成分
のほとんどが銅からなる銅板を示す。
本発明において、ここで、銅板をセラミック基板上に形
成する手段としては、例えばセラミック基板上に銅板を
載置した後、窒素雰囲気にて適宜な温度で熱処理して接
合形成したり、あるいは蒸着により銅板をセラミック基
板上に形成する手段が考えられる。
（作用） 本発明においては、セラミック基板上に金属銅を被着す
ることにより形成される銅板を介して絶縁層を形成する
ことにより、従来束じたような銅厚膜層中の有機ビヒク
ルや溶剤等に起因してガスが発生せず、もって銅板と絶
縁層との界面あるいは絶縁層中にボイドが発生すること
なく、良好な耐電圧、接着強度を有した混成集積回路が
得られる。
（実施例） 以下、本発明の一実施例を第１図を参照して説明する。
図中の１１は、アルミナからなるセラミック基板である
。この基板ｌｌ上には、銅板１２が接合して形成されて
いる。ここで、銅板１２は、銅材料をセラミック基板ｌ
ｌ上に載置した後、例えば窒素雰囲気にて約１０６５℃
の温度で熱処理することにより形成する。前記銅板１２
上には、絶縁層１３を介して配線層１４が形成されてい
る。ここで、前記絶縁層１３は、例えばＺｎＯ系ガラス
粉末系絶縁体ペーストをスクリーン印刷法により印刷し
た後、例えば窒素雰囲気中にて約６００℃で焼成するこ
とにより形１３上に印刷した後、約６００℃の窒素雰囲
気中で焼成を行うことにより形成する。
しかして、上記実施例によれば、セラミック基板１１上
に、銅材料をセラミック基板ｌｌ上に載置した後窒素雰
囲気にて所定の温度で熱処理することにより形成される
銅板１２が設けられているため、この銅板１２上に絶縁
層１３を焼成により形成する際、銅板１２と絶縁層１３
との界面で従来のようにボイドが発生することを回避で
きる。従って、耐電圧を向上するととに、接着強度を向
上することができる。
なお、上記実施例では、銅材料をセラミック基板上に載
置した後、窒素雰囲気にて約１０６５℃の温度で熱処理
することにより銅板を形成する場合について述べたが、
これに限らず、例えば真空中で銅を蒸発させてセラミッ
ク基板上に被覆することにより銅板を形成してもよい（
真空蒸着法）。
また、上記実施例では、セラミック基板の材料としてア
ルミナを用いた場合について述べたが、これに限定され
ず、窒化アルミニウムなどの他のセラミック材料を用い
てもよい。
［発明の効果］ 以上詳述した如く本発明によれば、主面に銅板を直接接
合したセラミック基板を用いることにより、ボイドの発
生を回避し、もって耐電圧や接管強度に優れた信頼性の
高い混成集積回路を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路の要部の
断面図、第２図は従来の混成集積回路の説明図である。 １１・・・セラミック基板、１２・・・銅板、１３・・
・絶縁層、１４・・・配線層。

Claims (1)

    【特許請求の範囲】
  1. 　セラミック基板と、このセラミック基板上に金属銅を
    被着することにより形成される銅板と、前記銅板上に印
    刷により形成される絶縁層と、前記絶縁層上に印刷によ
    り形成される配線層とを具備することを特徴とする混成
    集積回路。
JP63222413A 1988-09-07 1988-09-07 混成集積回路 Pending JPH0272695A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63222413A JPH0272695A (ja) 1988-09-07 1988-09-07 混成集積回路
US07/402,854 US5036167A (en) 1988-09-07 1989-09-06 Board for hybrid integrated circuit
FR8911726A FR2636170A1 (fr) 1988-09-07 1989-09-07 Circuit integre hybride dans lequel une plaque de cuivre est formee directement sur le substrat de ceramique, et son procede de fabrication
DE3929789A DE3929789C2 (de) 1988-09-07 1989-09-07 Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222413A JPH0272695A (ja) 1988-09-07 1988-09-07 混成集積回路

Publications (1)

Publication Number Publication Date
JPH0272695A true JPH0272695A (ja) 1990-03-12

Family

ID=16781995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222413A Pending JPH0272695A (ja) 1988-09-07 1988-09-07 混成集積回路

Country Status (4)

Country Link
US (1) US5036167A (ja)
JP (1) JPH0272695A (ja)
DE (1) DE3929789C2 (ja)
FR (1) FR2636170A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111486A (ja) * 2001-09-26 2003-04-11 Kusatsu Electric Co Ltd 定点停止機能付き電動機
JP2005530353A (ja) * 2002-06-20 2005-10-06 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69031039T2 (de) * 1990-04-16 1997-11-06 Denki Kagaku Kogyo Kk Keramische leiterplatte
JPH04221888A (ja) * 1990-12-21 1992-08-12 Matsushita Electric Ind Co Ltd セラミック配線基板とその製造方法
US5210941A (en) * 1991-07-19 1993-05-18 Poly Circuits, Inc. Method for making circuit board having a metal support
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
EP1187521A1 (de) * 2000-09-09 2002-03-13 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zur Herstellung einer Trägerplatte für elektronische Bauteile
DE102009047592B4 (de) * 2009-12-07 2019-06-19 Robert Bosch Gmbh Verfahren zur Herstellung eines Siliziumzwischenträgers
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549784A (en) * 1968-02-01 1970-12-22 American Lava Corp Ceramic-metallic composite substrate
US3787219A (en) * 1972-09-22 1974-01-22 Du Pont CaTiO{11 -CRYSTALLIZABLE GLASS DIELECTRIC COMPOSITIONS
US4129243A (en) * 1975-07-30 1978-12-12 General Electric Company Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof
JPS6054721B2 (ja) * 1977-12-15 1985-12-02 日本電気株式会社 絶縁体形成用ペースト組成物
DE3280233D1 (de) * 1981-09-11 1990-10-04 Toshiba Kawasaki Kk Verfahren zum herstellen eines substrats fuer multischichtschaltung.
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
US4563383A (en) * 1984-03-30 1986-01-07 General Electric Company Direct bond copper ceramic substrate for electronic applications
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US4725333A (en) * 1985-12-20 1988-02-16 Olin Corporation Metal-glass laminate and process for producing same
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111486A (ja) * 2001-09-26 2003-04-11 Kusatsu Electric Co Ltd 定点停止機能付き電動機
JP2005530353A (ja) * 2002-06-20 2005-10-06 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法
JP4804751B2 (ja) * 2002-06-20 2011-11-02 クラミック エレクトロニクス ゲーエムベーハー 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法

Also Published As

Publication number Publication date
FR2636170A1 (fr) 1990-03-09
DE3929789C2 (de) 1993-12-02
DE3929789A1 (de) 1990-03-29
FR2636170B1 (ja) 1995-03-17
US5036167A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
JPH0213958B2 (ja)
JPH0272695A (ja) 混成集積回路
KR20180093877A (ko) 후막 페이스트로 매개된 금속 또는 금속 하이브리드 포일과 접합된 세라믹
JPS6022347A (ja) 半導体素子搭載用基板
US5250327A (en) Composite substrate and process for producing the same
JPS60128625A (ja) 半導体素子搭載用基板
US8134083B2 (en) Circuit carrier
JP2942424B2 (ja) 半導体素子収納用パッケージ
JP2734170B2 (ja) 窒化アルミニウム多層基板の配線用ペースト
JP3663883B2 (ja) 回路基板の製造方法および電子部品の製造方法
JP3982538B2 (ja) 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法
GB2144922A (en) Substrate for thick-film electrical circuits
JPH025551A (ja) 半導体装置
JP3198139B2 (ja) ＡｌＮメタライズ基板
JPH0799380A (ja) セラミックス−金属接合体のパターン形成方法
JP2632151B2 (ja) 回路ブロツクの製造方法
JPH06144935A (ja) 窒化アルミニウム基板の焼成方法
JPH0610606Y2 (ja) 蛍光表示管
JPH04137752A (ja) メタライズ金属層を有するセラミック基板の製造方法
JPS63318794A (ja) セラミックス回路基板
JPH01201996A (ja) 多層セラミックプリント基板の製造方法
JPH0632362B2 (ja) 導体回路を有するセラミック基板の製造方法
JPH0770798B2 (ja) 高熱伝導性回路基板
JPH0561799B2 (ja)
JPH07202363A (ja) セラミック基板