JPH0249741Y2 - - Google Patents
Info
- Publication number
- JPH0249741Y2 JPH0249741Y2 JP12693286U JP12693286U JPH0249741Y2 JP H0249741 Y2 JPH0249741 Y2 JP H0249741Y2 JP 12693286 U JP12693286 U JP 12693286U JP 12693286 U JP12693286 U JP 12693286U JP H0249741 Y2 JPH0249741 Y2 JP H0249741Y2
- Authority
- JP
- Japan
- Prior art keywords
- holes
- lead terminals
- wiring board
- multilayer wiring
- board module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000005219 brazing Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Combinations Of Printed Boards (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、複数の基板を積層して作られる多
層配線基板モジユールに関する。
層配線基板モジユールに関する。
多層配線基板モジユールは、第4図で示すよう
に、矩形の薄い基板1,1…の片面または両面に
回路配線2,2…を印刷し、これらを複数枚積層
したものである。この多層配線基板モジユールに
は、外部との接続のため、リード端子4,4…が
取り付けられる。
に、矩形の薄い基板1,1…の片面または両面に
回路配線2,2…を印刷し、これらを複数枚積層
したものである。この多層配線基板モジユールに
は、外部との接続のため、リード端子4,4…が
取り付けられる。
混成集積回路等の小型化と高密度化に伴い、多
層配線基板モジユールが益々小型化される一方
で、できるだけ多くのリード端子4,4…を取り
付ける必要性が高まつている。このため、基板
1,1…上のリード端子4,4…の取付間隔は、
益々狭くなつている。こうした背景の中で、総体
的により多くのリード端子4,4…を取り付ける
ため、積層された基板1,1…の両面にリード端
子4,4…を取り付けた多層配線基板モジユール
も多い。
層配線基板モジユールが益々小型化される一方
で、できるだけ多くのリード端子4,4…を取り
付ける必要性が高まつている。このため、基板
1,1…上のリード端子4,4…の取付間隔は、
益々狭くなつている。こうした背景の中で、総体
的により多くのリード端子4,4…を取り付ける
ため、積層された基板1,1…の両面にリード端
子4,4…を取り付けた多層配線基板モジユール
も多い。
例えば、第4図で示した従来例は、リード端子
4,4…を取付けるため、両表層側の基板1,1
の表面に一定の間隔で端子接続用導体5,5…を
印刷し、ここにリード端子4,4…の端部を載
せ、半田付、ろう付等の手段で導電固着したもの
である。
4,4…を取付けるため、両表層側の基板1,1
の表面に一定の間隔で端子接続用導体5,5…を
印刷し、ここにリード端子4,4…の端部を載
せ、半田付、ろう付等の手段で導電固着したもの
である。
なお、上記リード端子4,4…は、基板1,1
…に装着しやすいように、連結部6によつて多数
のものが一定の間隔で櫛歯状に固定されたものが
使用され、端子接続用導体5,5…に半田付後、
連結部6が切り落とされる。
…に装着しやすいように、連結部6によつて多数
のものが一定の間隔で櫛歯状に固定されたものが
使用され、端子接続用導体5,5…に半田付後、
連結部6が切り落とされる。
上記従来の、多層配線基板モジユールにおける
リード端子4,4…の取付手段では、リード端子
4,4…の取付強度が弱いという欠点がある。即
ち、リード端子4,4…は、端子接続用導体5,
5…上に半田付け、ろう付け等の手段で固定され
ているだけであり、リード端子4,4…に力が加
わつたとときに、半田の剥離等により、リード端
子4,4…が端子接続用導体5,5…から外れて
しまうことが多い。
リード端子4,4…の取付手段では、リード端子
4,4…の取付強度が弱いという欠点がある。即
ち、リード端子4,4…は、端子接続用導体5,
5…上に半田付け、ろう付け等の手段で固定され
ているだけであり、リード端子4,4…に力が加
わつたとときに、半田の剥離等により、リード端
子4,4…が端子接続用導体5,5…から外れて
しまうことが多い。
また、リード端子4,4…を、できるだけ狭い
間隔で基板1,1…に取り付けるため、端子接続
用導体5,5…の間隔を狭くすると、リード端子
4,4…の接合時にわずかな位置ずれが発生して
も、隣接した端子接続用導体5,5…間が導通し
たり、隣接した端子接続用導体5,5…の間に半
田ブリツジ等が発生し、シヨートしやすい。 こ
の考案は、従来の多層配線基板モジユールにおけ
る上記問題点を解決するためになされたもので、
リード端子の取付強度に優れると共に、シヨート
不良等の起こりにくい多層配線基板モジユールを
提供することを目的とする。
間隔で基板1,1…に取り付けるため、端子接続
用導体5,5…の間隔を狭くすると、リード端子
4,4…の接合時にわずかな位置ずれが発生して
も、隣接した端子接続用導体5,5…間が導通し
たり、隣接した端子接続用導体5,5…の間に半
田ブリツジ等が発生し、シヨートしやすい。 こ
の考案は、従来の多層配線基板モジユールにおけ
る上記問題点を解決するためになされたもので、
リード端子の取付強度に優れると共に、シヨート
不良等の起こりにくい多層配線基板モジユールを
提供することを目的とする。
この考案の構成を、第1図←〜第3図の符号を
引用しながら説明すると、両表層側から1層以上
の基板11に貫通孔20,20…を穿設し、同貫
通孔20,20…の壁面及びこれを塞ぐ基板11
の主面の少なくとも何れかの面に端子接続用導体
15,15…を形成する。リード端子14,14
…の端部を上記貫通孔20,20…に差し込み、
これを端子接続用導体15,15…に導電固着す
る。
引用しながら説明すると、両表層側から1層以上
の基板11に貫通孔20,20…を穿設し、同貫
通孔20,20…の壁面及びこれを塞ぐ基板11
の主面の少なくとも何れかの面に端子接続用導体
15,15…を形成する。リード端子14,14
…の端部を上記貫通孔20,20…に差し込み、
これを端子接続用導体15,15…に導電固着す
る。
上記多層配線基板モジユールでは、基板11,
11……に形成した貫通孔20,20…にリード
端子14,14…を嵌め込み、その中で端子接続
用導体15,15…と接続しているため、リード
端子14,14…を単に端子接続用導体に接触さ
せて半田等によつて導電固着した場合に比べ、高
い接合強度が得られる。
11……に形成した貫通孔20,20…にリード
端子14,14…を嵌め込み、その中で端子接続
用導体15,15…と接続しているため、リード
端子14,14…を単に端子接続用導体に接触さ
せて半田等によつて導電固着した場合に比べ、高
い接合強度が得られる。
さらに、貫通孔20,20…によつて、リード
端子14,14…の取付位置が一律に決められる
ため、端子接続用導体15,15…とリード端子
14,14…とのずれが生じない。
端子14,14…の取付位置が一律に決められる
ため、端子接続用導体15,15…とリード端子
14,14…とのずれが生じない。
次に、図面を参照しながら、この考案の実施例
と望ましい実施態様について説明する。
と望ましい実施態様について説明する。
第1図で示すように、多層配線基板モジユール
は、片面または両面に回路配線12,12…が形
成された基板11,11…を多数積層して作ら
れ、各層の回路配線12,12…は、基板11,
11…を貫通して設けられたスルーホール導体
(図示せず)を介して接続される。
は、片面または両面に回路配線12,12…が形
成された基板11,11…を多数積層して作ら
れ、各層の回路配線12,12…は、基板11,
11…を貫通して設けられたスルーホール導体
(図示せず)を介して接続される。
この考案では、上記基板11,11…を積層す
るに当たり、両表層側から1層以上の基板11に
貫通孔20,20…を形成する。第1図〜第3図
で示した実施例では、5層の基板11,11…を
積層して作られた多層配線基板モジユールにおい
て、両表層側から各々2層目までの基板11,1
1…の同じ位置に貫通孔20,20…が形成され
ている。なお、必要があれば、全ての層の基板1
1,11…の同じ位置に貫通孔20,20…を形
成することによつて、貫通孔20,20…が両表
層にわたつて貫通するよう連続させることもでき
る。
るに当たり、両表層側から1層以上の基板11に
貫通孔20,20…を形成する。第1図〜第3図
で示した実施例では、5層の基板11,11…を
積層して作られた多層配線基板モジユールにおい
て、両表層側から各々2層目までの基板11,1
1…の同じ位置に貫通孔20,20…が形成され
ている。なお、必要があれば、全ての層の基板1
1,11…の同じ位置に貫通孔20,20…を形
成することによつて、貫通孔20,20…が両表
層にわたつて貫通するよう連続させることもでき
る。
第3図で示すように、これら貫通孔20,20
…を囲む壁面またはこれら貫通孔20,20…を
閉じる基板11の主面に端子接続用導体15,1
5…を形成する。なお、この端子接続用導体1
5,15…は、貫通孔20,20…の壁面と、基
板11の主面との何れか一方にのみ形成してもよ
い。
…を囲む壁面またはこれら貫通孔20,20…を
閉じる基板11の主面に端子接続用導体15,1
5…を形成する。なお、この端子接続用導体1
5,15…は、貫通孔20,20…の壁面と、基
板11の主面との何れか一方にのみ形成してもよ
い。
リード端子14,14…は、通常の場合一定の
間隔で取り付けられることから、上記貫通孔2
0,20…も一定の間隔で形成される。なお、望
ましくは貫通孔20,20…の位置を、両表層側
において互いにずらすのがよい。例えば、第1図
〜第3図で示すように、両表層側に同じピツチで
貫通孔20,20…を設け、かつこれらを両表層
側において1/2ピツチ程ずらすのがよい。これに
よつて、実質的に上記貫通孔20,20…の間隔
の1/2ピツチの間隔でリード端子14,14…を
取り付けることができる。
間隔で取り付けられることから、上記貫通孔2
0,20…も一定の間隔で形成される。なお、望
ましくは貫通孔20,20…の位置を、両表層側
において互いにずらすのがよい。例えば、第1図
〜第3図で示すように、両表層側に同じピツチで
貫通孔20,20…を設け、かつこれらを両表層
側において1/2ピツチ程ずらすのがよい。これに
よつて、実質的に上記貫通孔20,20…の間隔
の1/2ピツチの間隔でリード端子14,14…を
取り付けることができる。
さらに、上記基板11,11…を積層し、貫通
孔20,20…にリード端子14,14…の端部
を差込み、これを貫通孔20,20…の中で上記
端子接続用導体15,15…に半田17,17…
で導電固着する。半田付けは、予め上記貫通孔2
0,20…にペースト半田を充填し、これを加
熱、溶融した後、冷却、硬化させる手段等によつ
て実施することができる。なお、半田付けの他、
溶接やろう付等の手段によつて導電固着すること
もできる。
孔20,20…にリード端子14,14…の端部
を差込み、これを貫通孔20,20…の中で上記
端子接続用導体15,15…に半田17,17…
で導電固着する。半田付けは、予め上記貫通孔2
0,20…にペースト半田を充填し、これを加
熱、溶融した後、冷却、硬化させる手段等によつ
て実施することができる。なお、半田付けの他、
溶接やろう付等の手段によつて導電固着すること
もできる。
リード端子14,14…は、第1図で示すよう
に、連結部16によつて複数本が一定の間隔で平
行に固定された櫛歯状のものが一般に使用され
る。この連結されていないリード端子14,14
…の自由端側を、上記の手段によつて端子接続用
導体15,15…に導電固着した後、第2図で示
すように、必要に応じてこれらを適当な方向に折
り曲げる。さらに、第2図において2点鎖線で示
す位置で上記連結部16を切断する。
に、連結部16によつて複数本が一定の間隔で平
行に固定された櫛歯状のものが一般に使用され
る。この連結されていないリード端子14,14
…の自由端側を、上記の手段によつて端子接続用
導体15,15…に導電固着した後、第2図で示
すように、必要に応じてこれらを適当な方向に折
り曲げる。さらに、第2図において2点鎖線で示
す位置で上記連結部16を切断する。
以上説明した通り、この考案によれば、端子接
続用導体15,15…とこれに接続されるリード
端子14,14…とが、貫通孔20,20…の中
で1対1で対応するため、接合時に位置ずれが発
生しない。しかも、これら貫通孔20,20…の
中で接続されるため、隣接した端子接続用導体1
5,15…の間での半田ブリツジ等が発生しにく
い。従つて、シヨート不良の発生を低減させるこ
とができる。
続用導体15,15…とこれに接続されるリード
端子14,14…とが、貫通孔20,20…の中
で1対1で対応するため、接合時に位置ずれが発
生しない。しかも、これら貫通孔20,20…の
中で接続されるため、隣接した端子接続用導体1
5,15…の間での半田ブリツジ等が発生しにく
い。従つて、シヨート不良の発生を低減させるこ
とができる。
また、リード端子14,14…が貫通孔20,
20…の中に嵌め込まれ、その中で端子接続用導
体15,15…に導電固着されるため、リード端
子14,14…の固定強度が強く、リード端子1
4,14…が容易に外れにくゝなる。
20…の中に嵌め込まれ、その中で端子接続用導
体15,15…に導電固着されるため、リード端
子14,14…の固定強度が強く、リード端子1
4,14…が容易に外れにくゝなる。
第1図は、この考案の実施例を示す分解斜視
図、第2図は、同実施例を示す斜視図、第3図
は、同実施例を示す要部断面図、第4図は、多層
配線基板モジユールの従来例を示す斜視図であ
る。11……基板、12……回路配線、14……
リード端子、15……端子接続用導体、20……
貫通孔。
図、第2図は、同実施例を示す斜視図、第3図
は、同実施例を示す要部断面図、第4図は、多層
配線基板モジユールの従来例を示す斜視図であ
る。11……基板、12……回路配線、14……
リード端子、15……端子接続用導体、20……
貫通孔。
Claims (1)
- 【実用新案登録請求の範囲】 1 主面に回路配線12,12…を形成した複数
の基板11,11…を積層し、同基板11,1
1…に形成された端子接続用導体15,15…
にリード端子14,14…を導電固着してなる
多層配線基板モジユールにおいて、両表層側か
ら1層以上の基板11に貫通孔20,20…を
穿孔し、同貫通孔20,20…の壁面及びこれ
を塞ぐ基板11の主面の少なくとも何れかの面
に端子接続用導体15,15…を形成し、上記
貫通孔20,20…に差し込んだリード端子1
4,14…の端部を、上記端子接続用導体1
5,15…に導電固着してなることを特徴とす
る多層配線基板モジユール。 2 貫通孔20,20…が、積層された基板1
1,11…の両表層側において互いに位置をず
らして穿孔されている実用新案登録請求の範囲
第1項記載の多層配線基板モジユール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12693286U JPH0249741Y2 (ja) | 1986-08-19 | 1986-08-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12693286U JPH0249741Y2 (ja) | 1986-08-19 | 1986-08-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6333673U JPS6333673U (ja) | 1988-03-04 |
JPH0249741Y2 true JPH0249741Y2 (ja) | 1990-12-27 |
Family
ID=31021202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12693286U Expired JPH0249741Y2 (ja) | 1986-08-19 | 1986-08-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0249741Y2 (ja) |
-
1986
- 1986-08-19 JP JP12693286U patent/JPH0249741Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6333673U (ja) | 1988-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5036431A (en) | Package for surface mounted components | |
JPH071821B2 (ja) | 配線基板 | |
JP2000165034A (ja) | フレキシブルプリント配線板及びその接続方法 | |
JP2877171B2 (ja) | 複合形混成集積回路 | |
JPH0249741Y2 (ja) | ||
JPS63114299A (ja) | プリント配線板 | |
JPH05315721A (ja) | プリント配線板およびそのコネクタ | |
JPH01120781A (ja) | 多層配線基板モジュール | |
JPH03800B2 (ja) | ||
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
JPH0143877Y2 (ja) | ||
JP3065013B2 (ja) | 回路基板および回路パターンの形成方法 | |
JPH0231794Y2 (ja) | ||
JPH0220860Y2 (ja) | ||
JPH11214807A (ja) | 印刷回路基板 | |
JPS6141272Y2 (ja) | ||
JPH0672249U (ja) | 集積回路装置 | |
JPS62200788A (ja) | 多層プリント板 | |
JPH062222Y2 (ja) | 多重基板回路モジュール | |
JP2539101B2 (ja) | プリント回路基板 | |
JPH0288268U (ja) | ||
JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
JPH0525762U (ja) | 多層基板 | |
JP2002009192A (ja) | 多層配線基板及び半導体装置 |