JPH0247769B2 - - Google Patents
Info
- Publication number
- JPH0247769B2 JPH0247769B2 JP56167117A JP16711781A JPH0247769B2 JP H0247769 B2 JPH0247769 B2 JP H0247769B2 JP 56167117 A JP56167117 A JP 56167117A JP 16711781 A JP16711781 A JP 16711781A JP H0247769 B2 JPH0247769 B2 JP H0247769B2
- Authority
- JP
- Japan
- Prior art keywords
- console
- system console
- display
- shared memory
- crt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
本発明はシステムコンソール装置に係り、特
に、マルチ計算機システムあるいはネツトワーク
計算機システムに用いるに最適なシステムコンソ
ール装置に関する。
マルチ計算機システムあるいはネツトワークシ
ステム等の複合計算機システムには、システムの
運転状態、入出力機器の接続状態等の表示及びシ
ステムの構成切替等の指示を行なうためのシステ
ムコンソールと呼ばれる表示装置を含んだ操作卓
が不可欠となつている。
第1図は従来のシステムコンソールの一例を示
すブロツク図である。運転状態の異なる中央処理
装置(CPU)1,2,3の各々にはプロセス入
出力装置4,5,6の各々が接続され、システム
コンソール10に接続される。プロセス入出力装
置4,5,6の各々はシステムコンソール10内
の各系固有部11,12,13の各々に接続され
る。さらにCPU1,2,3の各々は切換スイツ
チ7を介して共通プロセス入出力装置8に接続さ
れ、この共通プロセス入出力装置8はシステムコ
ンソール10内のシステムコンソール共通部14
に接続される。
システム全体としての表示は、システムコンソ
ール共通部14に切換スイツチ7で選択された
CPU(通常はオンラインの主となる系)に関する
表示が行なわれている。このような構成をとるた
めにプロセス入出力装置を個別に有している。こ
のため全体に対し、システムコンソール関係の占
める割合いが大きく経済性が悪かつた。
システムによつては、ごく簡単な表示のみで済
ませる場合もあるが、大規模な複合計算機システ
ムにおいて表示無しで入力指示を暗号(符号)の
みで行なうと問題がある。すなわち、もともとシ
ステムコンソールの指示情報がシステムの構成を
左右するものであるため、誤つてシステムダウン
に至らしめる危険性があり、オペレータに大きな
負担をかける恐れがある。システム規模が巨大化
するにともない従来のプロセス入出力方式は経済
的に不利となる。かといつて表示情報の削減等を
行つて機能を低下させれば、オペレーシヨンミス
を誘発しやすくなり、信頼性を悪化させることに
なる。
また、表示上の矛盾(例えば、ダウンした系は
自己による表示変更ができないために、誤つた情
報がシステムコンソール上に残つたままとなる)
を解消するため、通常は複雑なリレーロジツク等
によりインターロツクを行なわねばならなかつ
た。
本発明の目的は、インターフエースを単純化し
信頼性を向上させたシステムコンソール装置を提
供するにある。
本発明は、CRTを表示器とするシステムコン
ソールにプロセスインターフエースを介すること
なく選択したCPUを接続し、各系を直接表示変
更することなく仮想システムコンソール上で情報
変更すると共にインタロツクをソフトウエア上で
行なうようにしたものである。
第2図は本発明の実施例を示す概略ブロツク図
である。CPU1,2,3の相互間はリンケージ
ライン15によつて接続され、またCPU1,2,
3の各々に共通して用いられる共有メモリ16が
設けられる。システムコンソール9は表示器とし
てCRT(カソードレイチユーブ)が用いられ、各
CPUとの連結は切換スイツチ7を介して行なわ
れる。このようにしてCRT型コンソールを用い
ることにより、表示をグラフイカルに行なうこと
ができ、システム構成の変更時等の拡張性に富
み、またマンーマシンコミユニケーシヨン上もオ
ペレータの理解しやすいように情報を編集するこ
とが可能である。例えば、常時は、全体構成のみ
を表示しておき、異常発生時には異常発生部(例
えばシステム構成切換部)のみを拡大して表示す
ることができる。また入力設定のときには、その
入力に関係する情報を一括して表示することによ
り、オペレーシヨンガイドが可能となる。特に、
システム構成の変更に係わる重要入力を行なう際
には、このオペレーシヨンガイドは非常に有効で
ある。ちなみに従来においては、盤面が固定して
いるために、前記の如き表示変更は困難であつ
た。CPU間相互リンケージライン15は通常の
マルチ計算機システムに具備されているものと
し、その主たる機能は第1表の如くである。ま
た、共有メモリ
The present invention relates to a system console device, and particularly to a system console device most suitable for use in a multi-computer system or a network computer system. A complex computer system such as a multi-computer system or a network system includes a display device called a system console for displaying the operating status of the system, the connection status of input/output devices, etc., and giving instructions for switching the system configuration. A control console has become essential. FIG. 1 is a block diagram showing an example of a conventional system console. Process input/output devices 4, 5, and 6 are connected to each of central processing units (CPUs) 1, 2, and 3 that are in different operating states, and are connected to a system console 10. Each of the process input/output devices 4, 5, and 6 is connected to each system-specific unit 11, 12, and 13 in the system console 10, respectively. Furthermore, each of the CPUs 1, 2, and 3 is connected to a common process input/output device 8 via a changeover switch 7, and this common process input/output device 8 is connected to a system console common section 14 in the system console 10.
connected to. The display of the entire system is selected using the switch 7 in the system console common section 14.
The CPU (usually the main online system) is displayed. In order to have such a configuration, process input/output devices are provided individually. For this reason, the system console-related components accounted for a large proportion of the total, making it uneconomical. Depending on the system, only a very simple display may be sufficient, but in a large-scale multicomponent computer system, there is a problem if input instructions are given only using codes (codes) without any display. That is, since the instruction information from the system console originally influences the configuration of the system, there is a risk of accidentally causing the system to go down, which may place a large burden on the operator. As the scale of the system increases, the conventional process input/output method becomes economically disadvantageous. On the other hand, if the display information is reduced or the like and the functionality is degraded, operation errors are likely to occur and reliability will deteriorate. Also, display inconsistencies (for example, incorrect information remains on the system console because a system that is down cannot change its display by itself).
In order to solve this problem, it is usually necessary to perform interlock using complicated relay logic or the like. An object of the present invention is to provide a system console device with a simplified interface and improved reliability. The present invention connects a selected CPU to a system console using a CRT as a display device without going through a process interface, changes information on the virtual system console without directly changing the display of each system, and also controls interlocks using software. This is how it is done. FIG. 2 is a schematic block diagram showing an embodiment of the invention. The CPUs 1, 2, and 3 are connected to each other by a linkage line 15, and the CPUs 1, 2, and
A shared memory 16 that is commonly used for each of the three devices is provided. The system console 9 uses a CRT (cathode tube) as a display device, and each
Connection with the CPU is made via a changeover switch 7. By using a CRT-type console in this way, it is possible to perform graphical display, which is highly expandable when changing the system configuration, and also makes it easier for operators to understand in terms of man-machine communication. It is possible to edit the information. For example, only the overall configuration can be displayed at all times, and when an abnormality occurs, only the part where the abnormality has occurred (for example, the system configuration switching part) can be enlarged and displayed. Furthermore, when making input settings, information related to the input is displayed all at once, making it possible to guide the operation. especially,
This operation guide is extremely useful when making important inputs related to changes in system configuration. Incidentally, in the past, since the board surface was fixed, it was difficult to change the display as described above. The inter-CPU linkage line 15 is assumed to be provided in a normal multi-computer system, and its main functions are as shown in Table 1. Also, shared memory
【表】
16は仮想のシステムコンソールとして使用され
る。
第3図はCRT型システムコンソール9の表示
画面の一例を示すものである。画面は大別して、
表示エリアと入力エリアに分けられる。図示の如
く表示エリアは各系固有表示部、オンラインAと
なる系が表示するエリア、オンラインB系の表示
するエリア及び共通の表示エリア(構成制御上主
となる系が表示する)から構成される。CRTを
用いたことによつて、このようにシステム構成イ
メージを画面上に描き、オペレータに理解しやす
いように表示することができる。
表示について具体的に説明する。各計算機はシ
ステムコンソールを直接アクセスできないので、
共有メモリ16上に仮想のシステムコンソールを
作成し、それに対して仮の表示(共有メモリへの
書込み)を行なつて、システムコンソールの接続
される系(通常構成制御上の主系)へCPU間相
互リンケージライン15を通して割込みをかけ
る。割込み信号を受けたシステムコンソール接続
系は、仮想システムコンソール上の情報(共有メ
モリ16の内容)をCRTに表示出力する。
第4図に仮想システムコンソールの内容を示
す。各系固有部とオンラインA部、オンラインB
部、共通部(主系の書込むエリア)に分け、夫々
担当CPU表示レジスタ19と具体的表示情報と
に分かれる。担当CPUレジスタ19は夫々物理
的なCPU番号が格納され、システムの構成切替
があるたびに書替えられる。例えば、オンライン
B部は3系のCPU3が担当し、常時3系のCPU
3が、「制御4=実行中、制御5=実行中」の如
く書込みを行つている。これらの表示に内容を書
替えるたびに3系CPU3は、システムコンソー
ル接続系の2系のCPU2に対し、CPU間割込み
18をかける。割込みをかけられた2系CPU2
は、仮想システムコンソールの内容を読込んで
CRT型システムコンソール10に表示出力する。
このような表示形態をとる場合、解決せねばな
らない問題として、或る系のCPUが表示情報を
更新できぬままダウンした際、過渡的な状態で矛
盾した表示が行なわれる可能性がある。しかしな
がら本発明によれば、システムコンソール接続系
は該当系の状態(ダウン又は正常)をCPU間相
互リンケージライン15を読込み、仮にダウン中
であればダウン中として矛盾の無いように表示情
報を自動修正してやることにより解決できる。例
えば、オンラインB担当の3系CPU3がダウン
中であれば、仮に仮想システムコンソール上の表
示が「制御4」、「制御5」ともに実行中であつた
としてもCRTへの表示は「中断」として表示す
るように処理する。
第5図a,b,cは本発明の表示フローチヤー
トである。第5図aはイニシヤル時または構成切
換時のフローを示すもので、管理宣言処理の実行
であり、該当系の書込み、担当CPUの表示、レ
ジスタの書替えを行なうステツプと、表示エリ
ア、イニシヤル更新等を行なうステツプより成
る。第5図bはシステムコンソール10への表示
の場合(正しくは仮想システムコンソールへの表
示)の処理フローであり、仮想コンソール(共有
メモリ上)への書込みステツプおよびシステムコ
ンソール接続系(主系)へ割込みをかけるステツ
プ(該当機が接続されている他系へ切換えるため
割込み出力)より成る。第5図cはシステムコン
ソール接続系へフローであり、ステツプ51で全表
示情報を更新し、ステツプ52で該当CPUがダウ
ンか否かを判定する。ダウンであれば当該CPU
をダウンであるとみなしてステツプ53で表示し、
一方、正常であればステツプ54において仮想コン
ソールの内容に従つた表示を実施する。ステツプ
53と54の各処理に対しては、ステツプ55で全表示
情報が完了したか否かを判定し、完了であれば全
処理を終了し、完了でなければステツプ51に戻
る。以上のプログラムはCPU1〜3の各々に設
定されている。
第6図は入力指示における処理の流れを示す説
明図である。共有メモリ16の表示エリア(第4
図に図示)とは別にエリアを設定し、このエリア
に入力指示エリアを各系別に設ける。いずれの系
に対する指示もCRT型コンソールを介して入力
されるので、システムコンソール接続系では、
CRT入力情報をCPU2に取込むルート21、
CPU2から共有メモリの入力指示エリア20に
書込むルート22、CPU2からCPU3への割込
みルート23、入力指示エリア20からCPU3
への読込みルート24、情報受取完了の旨を連絡
するためにCPU3からCPU2に発せられる割込
みルート25、CRT型コンソールに対しCPU2
より情報受取完了の旨応答表示するための応答ル
ート26の各々が設けられている。
第7図および第8図は入力指示に対するフロー
チヤートを示すものであり、第7図はCRT型コ
ンソール、稼動CPU、共有メモリに至る区間の
処理を示すもので、第8図は他のCPUの処理を
示すものである。これらの処理は第6図で説明し
た処理のフローチヤート化であり、CPU3にお
ける処理を第8図に分離して示したものである。
ステツプ71によりコンソールよりの入力指示を読
込み、ステツプ72で指示を受信したCPUがダウ
ンであるか否かを判定する。ダウンであれば入力
指示の受取りが不可であることをCRT型コンソ
ール9に応答し、また、正常であれば、ステツプ
73に進んで共有メモリ16内の入力指示エリア2
0への書込みを実行すると共にステツプ74で当該
CPUに割込みをかけ、ステツプ75でWAIT状態
に入る。一方、ステツプ81で他のCPUは共有メ
モリ16に書き込まれた内容を読込み、ついでス
テツプ82で該CPUは受取りの完了したことをス
テツプ76に割込み信号をもつて連絡する。
ところで、システムコンソール用CRTは特別
なCRTではなく通常のCRTとし、アプリケーシ
ヨンとの共用も可能である。更にアプリケーシヨ
ンで使用するCRTは通常2〜3台を使用するの
が普通であり、前述の如くにシステムコンソール
機能をいずれのCRTにおいても可能としておく
ことにより、相互バツクアツプが可能となる。従
つて、従来の如く1台しかないシステムコントロ
ールのダウンによつてシステム全体の運転続行が
不可となり、システム全体がダウンするが、本発
明によればかかる不都合は解消され、システムの
信頼度を向上させることができる。
また、共有メモリまたはCPU間相互のリンケ
ージラインもシステムコンソール専用のものは用
いる必要が無く、通常のマルチ計算機システムの
基本装備でよい。
以上詳述した如く本発明の実施例によれば、特
別なハードウエアを要することなく、システムの
構成に関する情報をオペレータに理解しやすいよ
うに図示することができ、極めてコストパーフオ
ーマンスに優れたシステムコンソールを得ること
ができる。
なお、前述の実施例においては、マルチ計算機
システムを例に述べたが、共有メモリを持たない
データウエイシステム等のネツトワークシステム
であつても各系計算機に仮想システムコンソール
を有し、それを更新したときにシステムコンソー
ル系がメモリ直接読込み機能等を用いてCPUの
運転状態と共に読込むことにより、CRT表示が
可能である。この場合には、遠隔地に分散したシ
ステムを一ケ所で集中コントロールすることが可
能であるというメリツトがある。
以上より明らかな如く本発明によれば、システ
ムコンソールにおけるインターフエイスが単純化
され、マン・マシンコミユニケーシヨン機能を充
実することができる。[Table] 16 is used as a virtual system console. FIG. 3 shows an example of a display screen of the CRT type system console 9. The screen is roughly divided into
It is divided into a display area and an input area. As shown in the figure, the display area consists of a display area specific to each system, an area displayed by the online system A, an area displayed by the online B system, and a common display area (displayed by the main system for configuration control). . By using a CRT, it is possible to draw an image of the system configuration on the screen and display it in a way that is easy for the operator to understand. The display will be explained in detail. Since each computer cannot directly access the system console,
Create a virtual system console on the shared memory 16, temporarily display it (write to the shared memory), and send information between the CPUs to the system to which the system console is connected (usually the main system for configuration control). An interrupt is generated through the mutual linkage line 15. The system console connection system that receives the interrupt signal outputs the information on the virtual system console (the contents of the shared memory 16) to be displayed on the CRT. Figure 4 shows the contents of the virtual system console. Each system-specific part, online A part, online B
It is divided into a section and a common section (main system writing area), and each section is divided into a CPU display register 19 in charge and specific display information. Each physical CPU number is stored in the assigned CPU register 19, and is rewritten every time the system configuration is changed. For example, CPU 3 of system 3 is in charge of the online B section, and CPU 3 of system 3 is always in charge of online section B.
3 is writing as "Control 4=Executing, Control 5=Executing". Each time the contents of these displays are rewritten, the third system CPU 3 issues an inter-CPU interrupt 18 to the second system CPU 2 connected to the system console. 2nd system CPU2 that was interrupted
reads the contents of the virtual system console and
The output is displayed on the CRT type system console 10. When adopting such a display form, a problem that must be solved is that when a certain system of CPUs goes down without being able to update the display information, contradictory displays may be displayed in a transient state. However, according to the present invention, the system console connection system reads the status of the relevant system (down or normal) from the inter-CPU mutual linkage line 15, and if it is down, automatically corrects the displayed information so that there is no contradiction as it is down. It can be solved by doing this. For example, if CPU 3 of the 3rd system in charge of online B is down, even if both "Control 4" and "Control 5" are displayed on the virtual system console as being executed, they will be displayed on the CRT as "Suspended". Process to display. Figures 5a, b, and c are display flowcharts of the present invention. Figure 5a shows the flow at the time of initialization or configuration switching, which is the execution of management declaration processing, the steps of writing to the relevant system, displaying the CPU in charge, rewriting registers, display area, initial update, etc. It consists of steps to perform the following steps. Figure 5b shows the processing flow when displaying on the system console 10 (correctly, displaying on the virtual system console), including the steps for writing to the virtual console (on the shared memory) and to the system console connection system (main system). It consists of the step of issuing an interrupt (outputting an interrupt to switch to another system to which the relevant machine is connected). FIG. 5c shows the flow to the system console connection system, in which all display information is updated in step 51, and it is determined in step 52 whether or not the corresponding CPU is down. If the CPU is down,
is assumed to be down and displayed in step 53,
On the other hand, if it is normal, a display is performed in accordance with the contents of the virtual console in step 54. step
For each of the processes 53 and 54, it is determined in step 55 whether or not all display information has been completed, and if completed, all the processes are terminated, and if not, the process returns to step 51. The above programs are set in each of CPUs 1 to 3. FIG. 6 is an explanatory diagram showing the flow of processing in input instructions. Display area of shared memory 16 (fourth
(shown in the figure) is set up separately, and input instruction areas are provided for each system in this area. Instructions for either system are input via the CRT-type console, so for systems connected to the system console,
Route 21 for importing CRT input information into CPU 2,
Route 22 for writing from CPU2 to input instruction area 20 of shared memory, interrupt route 23 from CPU2 to CPU3, input instruction area 20 to CPU3
reading route 24, interrupt route 25 issued from CPU3 to CPU2 to notify completion of information reception, CPU2 for CRT type console
Each response route 26 is provided for displaying a response indicating completion of information reception. Figures 7 and 8 show flowcharts for input instructions. Figure 7 shows the processing in the section leading to the CRT type console, the active CPU, and the shared memory, and Figure 8 shows the processing of the other CPUs. This shows the processing. These processes are a flowchart of the processes explained in FIG. 6, and the processes in the CPU 3 are shown separately in FIG.
In step 71, an input instruction from the console is read, and in step 72, it is determined whether the CPU that received the instruction is down. If it is down, it will respond to the CRT type console 9 that it cannot receive input instructions, and if it is normal, it will respond to the step
Proceed to 73 and input instruction area 2 in shared memory 16
Executes writing to 0 and writes the relevant data in step 74.
Interrupts the CPU and enters WAIT state at step 75. On the other hand, in step 81, the other CPU reads the contents written in the shared memory 16, and then in step 82, the CPU notifies step 76 that the reception has been completed by means of an interrupt signal. By the way, the system console CRT is not a special CRT, but a regular CRT, and can be shared with applications. Furthermore, two to three CRTs are normally used in an application, and mutual backup becomes possible by enabling the system console function on any of the CRTs as described above. Therefore, as in the past, if only one system controller goes down, the entire system cannot continue to operate and the entire system goes down, but according to the present invention, this inconvenience is eliminated and the reliability of the system is improved. can be done. Furthermore, there is no need to use a shared memory or a linkage line between CPUs exclusively for the system console, and the basic equipment of a normal multi-computer system can be used. As described in detail above, according to the embodiments of the present invention, information regarding the system configuration can be illustrated in a way that is easy for the operator to understand without requiring any special hardware, and the system is extremely cost-effective. You can get the console. In the above embodiment, a multi-computer system was used as an example, but even in a network system such as a data way system that does not have shared memory, each computer has a virtual system console and it can be updated. When this occurs, the system console system can display the CRT display by reading the CPU operating status using a direct memory read function. In this case, the advantage is that systems that are distributed in remote locations can be centrally controlled from one location. As is clear from the above, according to the present invention, the interface on the system console can be simplified and the man-machine communication function can be enhanced.
第1図は従来のシステムコンソールの一例を示
すブロツク図、第2図は本発明の実施例を示す概
略ブロツク図、第3図は本発明に係るCRT型シ
ステムコンソールの表示の一例を示す表示画面
図、第4図は仮想システムコンソールの概念図、
第5図a,b,cは本発明における表示処理フロ
ーチヤート、第6図は本発明における入力指示の
処理の流れを示す説明図、第7図および第8図は
入力指示に対するフローチヤートである。
1,2,3……CPU、7……切換スイツチ、
9……CRT型システムコンソール、15……リ
ンケージライン、16……共有メモリ、20……
入力指示エリア。
FIG. 1 is a block diagram showing an example of a conventional system console, FIG. 2 is a schematic block diagram showing an embodiment of the present invention, and FIG. 3 is a display screen showing an example of the display of a CRT type system console according to the present invention. Figure 4 is a conceptual diagram of the virtual system console,
Figures 5a, b, and c are flowcharts of display processing in the present invention, Figure 6 is an explanatory diagram showing the flow of input instruction processing in the present invention, and Figures 7 and 8 are flowcharts for input instructions. . 1, 2, 3... CPU, 7... Selector switch,
9...CRT type system console, 15...Linkage line, 16...Shared memory, 20...
Input instruction area.
Claims (1)
算機の各々の運転状態の表示およびシステム全体
の運転状態の表示を行なうシステムコンソール装
置において、CRTを有し該CRTに前記各計算機
に関する情報を表示するシステムコンソールと、
前記各計算機の表示すべき内容が仮に書込まれる
エリアを有して仮想コンソール機能を果す共有メ
モリと、該共有メモリの内容を選択された前記計
算機の1台を介して前記システムコンソールに転
送し前記CRT画面上に表示する処理手段とを具
備するシステムコンソール装置。 2 前記共有メモリに更に入力指示エリアを有
し、選択された前記計算機の1台を介して前記入
力指示エリアに前記システムコンソールよりの入
力指示を格納すると共に、選択された前記計算機
の他の1台を介して前記指示エリアの内容を読出
し其の受取完了を前記システムコンソールに返信
することを特徴とする特許請求の範囲第1項記載
のシステムコンソール装置。[Scope of Claims] 1. A system console device for displaying the operating status of each of a plurality of computers that can communicate with each other and for displaying the operating status of the entire system, which includes a CRT and displays each of the computers on the CRT. a system console that displays information about
a shared memory that has an area in which content to be displayed by each of the computers is temporarily written and serves as a virtual console; and a shared memory that serves as a virtual console and transfers the contents of the shared memory to the system console via one of the selected computers. A system console device comprising processing means for displaying on the CRT screen. 2. The shared memory further includes an input instruction area, and input instructions from the system console are stored in the input instruction area via one of the selected computers, and input instructions from the system console are stored in the input instruction area via the other one of the selected computers. 2. The system console device according to claim 1, wherein the contents of the instruction area are read out through a stand and a notification of completion of reception is sent back to the system console.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56167117A JPS5870352A (en) | 1981-10-21 | 1981-10-21 | System console device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56167117A JPS5870352A (en) | 1981-10-21 | 1981-10-21 | System console device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5870352A JPS5870352A (en) | 1983-04-26 |
JPH0247769B2 true JPH0247769B2 (en) | 1990-10-22 |
Family
ID=15843747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56167117A Granted JPS5870352A (en) | 1981-10-21 | 1981-10-21 | System console device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5870352A (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6174030A (en) * | 1984-09-19 | 1986-04-16 | Nec Corp | Console device |
CA1233266A (en) * | 1985-02-21 | 1988-02-23 | William L. Terrell | Configuration capability for devices in an open system |
US4858152A (en) * | 1987-01-23 | 1989-08-15 | International Business Machines Corp. | Operator access to monitoring applications |
JPH05143558A (en) * | 1991-11-18 | 1993-06-11 | Toshiba Corp | Man-machine device |
JP6462496B2 (en) * | 2015-06-03 | 2019-01-30 | 株式会社日立製作所 | Train control detection transceiver |
-
1981
- 1981-10-21 JP JP56167117A patent/JPS5870352A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5870352A (en) | 1983-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2266446C (en) | Emulator for visual display object files and method of operation thereof | |
JP2610812B2 (en) | Emulation of data processing system | |
US4212059A (en) | Information processing system | |
US4392208A (en) | Data processing system and diagnostic unit | |
JPH0283601A (en) | Programmable-controller | |
EP0458715B1 (en) | A method and apparatus for assisting in the presentation and removal of windows | |
GB2273378A (en) | Task allocation in a network. | |
JPH0247769B2 (en) | ||
JPH05233162A (en) | Data saving system and data processing system provided with maintenance function | |
JPS588018B2 (en) | multiprocessor system | |
US5339450A (en) | Computer system including a terminal operable as a service processor and a work station | |
JPH04227547A (en) | Information processor | |
JPS6155129B2 (en) | ||
US5680646A (en) | Input/output control system | |
US6922736B2 (en) | Computer system and data processing method | |
JPH08194506A (en) | Controller | |
JP2725837B2 (en) | Data transfer device with memory card in graphic display device | |
JP2601855B2 (en) | I / O controller | |
JPH01111239A (en) | Error display system | |
JPH03268033A (en) | Remote debugging system | |
JP2003295940A (en) | Plant monitoring control operation system | |
JPH04114231A (en) | Information processor | |
JPH04318646A (en) | Selection-field displaying device to worksation, selection-field processing device and processing method | |
JPH04351149A (en) | Data communication control system for electronic exchange system | |
JPS6022238A (en) | Supervisory device |