JPH0245881A - Method for wiring printed wiring board - Google Patents
Method for wiring printed wiring boardInfo
- Publication number
- JPH0245881A JPH0245881A JP63195319A JP19531988A JPH0245881A JP H0245881 A JPH0245881 A JP H0245881A JP 63195319 A JP63195319 A JP 63195319A JP 19531988 A JP19531988 A JP 19531988A JP H0245881 A JPH0245881 A JP H0245881A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- segment
- line segment
- cursor
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 22
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は1例えばアナログプリント基板、デジタルプリ
ント鋸板、フレキシブルプリント基板ならびにハイブリ
ッドプリント基板などのプリント基板における配線方法
に係り、特に自動配線後に配線の一部を手直しする際に
好適な配線方法に関するものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a wiring method for printed circuit boards such as analog printed circuit boards, digital printed saw boards, flexible printed circuit boards, and hybrid printed circuit boards. The present invention relates to a wiring method suitable for revising a part of the .
各種電子機器が発達して、高性能化、多機能化するのに
応じて、それらに使用する各種プリン1〜基板の回路構
成もますます複雑化、かつ多層化する傾向にある。2. Description of the Related Art As various electronic devices develop and become more sophisticated and multi-functional, the circuit configurations of the various printed circuit boards 1 to substrates used therein tend to become more and more complex and multilayered.
これに対応するため、従来、例えば迷路法や線分探索法
など各種の配線方法を用いてプリント基板の自動配線を
行なうことが提案されている。ところが実際には、自動
配線後に配線の一部を変更することが多々ある。この配
線の変更は、オペレータがグラフィックディスプレイ上
の表示されている複雑な配線図を見ながら一本一本手作
業で行なっているのが現状である。In order to cope with this problem, automatic wiring of printed circuit boards has been proposed using various wiring methods such as the maze method and the line segment search method. However, in reality, part of the wiring is often changed after automatic wiring. Currently, the wiring is changed manually one by one by an operator while looking at a complicated wiring diagram displayed on a graphic display.
この手直しの際、特に配線密度の高い領域にある配線を
変更する場合は、互に配線が接近しているため、変更の
ために本来ホールドすべき配線部分以外の配線部分をホ
ールドして、間違った変更を行うことが多々ある。この
ことは単にオペレータの操作ミスばかりでなく、変更の
ために使用する表示面上のカーソルの位置精度が余り良
くないことも原因している。During this modification, especially when changing wiring in an area with high wiring density, the wiring is close to each other, so it is necessary to hold wiring parts other than the wiring parts that should be held for the change. Changes are often made. This is caused not only by the operator's operational error but also by the poor positioning accuracy of the cursor on the display screen used for making changes.
またこのようなことが生じないようにするためには、接
近している高密度の配線領域から変更すべき配線部分を
目視によって正確に選び出す必要がある。そのためにオ
ペレータの作業が肉体的にも精神的にも非常に苛酷にな
るばかりでなく、作業能率が非常に悪いなどの欠点を有
している。Furthermore, in order to prevent this from occurring, it is necessary to accurately visually select the wiring portion to be changed from a nearby high-density wiring area. This not only makes the operator's work very physically and mentally demanding, but also has drawbacks such as very low work efficiency.
本発明の目的は、前述したような従来技術の欠点を解消
し、配線作業の効率化、設計時間の短縮化が図れるプリ
ント基板の配線方法を提供するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board wiring method that eliminates the drawbacks of the prior art as described above, and improves the efficiency of wiring work and shortens design time.
前述の目的を達成するため、本発明は、結線情報に基づ
いて作成されてディスプレイの表示面に表示された多数
の配線の中で、配線変更の対象となっている配線のうち
、他の配線部分が接近している高密度配線領域の配線部
分を変更する際、当該配線のうち、他の配線と離れてい
る配線密度の低い領域での易ホールド線分に表示面上の
カーソルを合わせて、その易ホールド線分を仮ホールド
する第1のステップと、
次に、変更すべき配線部分の近傍に前記カーソルを移動
させることにより、前記仮ホールド信号に基づき、当該
配線のうちの変更すべき線分をホールドする第2のステ
ップと。In order to achieve the above-mentioned object, the present invention provides a method for changing other wirings among a large number of wirings created based on connection information and displayed on the display surface of a display. When changing a wiring part in a high-density wiring area where parts are close together, move the cursor on the display screen to an easy-to-hold line segment in a low-density area that is far away from other wiring. , the first step is to temporarily hold the easy-to-hold line segment, and the next step is to move the cursor near the wiring part to be changed to determine which part of the wiring should be changed based on the temporary hold signal. and a second step of holding the line segment.
その本ホールドされた配線部分を他の配線密度の低い領
域に移動して、所望の配線変更を行なう第3のステップ
とを備えていることを特徴とするものである。The present invention is characterized in that it includes a third step of moving the main held wiring portion to another area with low wiring density and performing a desired wiring change.
次に本発明の実施例に係るプリント基板の配線方法につ
いて、図面を用いて説明する。第1図は実施例に係る自
動配線装置のシステム基本構成を説明するためのブロッ
ク図、第2図はその自動配線装置の処理動作を説明する
ためのフローチャート、第3図は一例のプリント基板の
回路図、第4図はその回路図に基づいて形成されたプリ
ント基板の配線図、第5図は自動配線の具体例を説明す
るための図、第6図ないし第11図は配線の変更例を説
明するための図である。Next, a wiring method for a printed circuit board according to an embodiment of the present invention will be explained using the drawings. FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example of a printed circuit board. A circuit diagram, Fig. 4 is a wiring diagram of a printed circuit board formed based on the circuit diagram, Fig. 5 is a diagram for explaining a specific example of automatic wiring, and Figs. 6 to 11 are examples of wiring changes. FIG.
まず第1図を用いて、CAD/CAMシステムにおける
全体の基本硝酸について説明する。同図に示すようにこ
のシステムは大きく分けて、中央演算処理装置l、磁気
ディスク装置や光デイスク装置などからなる記憶装置2
、NCテープ作成装置3、自動製図機4ならびにワーク
ステーション5a、5bから主に構成されている。この
実施例の場合、ワークステーション5aが常設で、ワー
クステーション5bが増設用となっている。First, the overall basic nitric acid in the CAD/CAM system will be explained using FIG. As shown in the figure, this system is broadly divided into a central processing unit 1, a storage device 2 consisting of a magnetic disk device, an optical disk device, etc.
, an NC tape making device 3, an automatic drawing machine 4, and work stations 5a and 5b. In this embodiment, the workstation 5a is permanently installed and the workstation 5b is for expansion.
前記NCテープ作成装置3は、具体的にはキーボード6
、プリンタ7ならびに紙テープパンチャ8などから構成
されている。また前記ワークステーション5は、具体的
にはシステムコンソール9、カラーグラフィックディス
プレイ10、デジタイザ11ならびにコマンドキー12
などから構成されている。各装置の接続関係は、同図に
示した通りである
次に第2図を用いて、デジモル回路用CADシステムの
処理フローについて説明する。まずステップ(以下、S
と略記する。)1において、設計されるべき全体の論理
回路図が作成される。次にこの論理回路を複数のプリン
ト基板上に分けて実現するため、S2で論理分割が行な
われ、これに基づいてS3で各プリント基板毎に部分論
理回路図が作成される。Specifically, the NC tape creation device 3 includes a keyboard 6
, a printer 7, a paper tape puncher 8, and the like. Further, the workstation 5 specifically includes a system console 9, a color graphic display 10, a digitizer 11, and a command key 12.
It is composed of etc. The connection relationship of each device is as shown in the figure.Next, the processing flow of the DigiMole circuit CAD system will be explained using FIG. First, step (hereinafter, S
It is abbreviated as ) 1, the entire logic circuit diagram to be designed is created. Next, in order to realize this logic circuit by dividing it onto a plurality of printed circuit boards, logical division is performed in S2, and based on this, a partial logic circuit diagram is created for each printed circuit board in S3.
次に84において、論理回路がゲートレベルで記述され
ていると、これらを対応するICチップに創刊けるため
のゲート割付けを行なう。その後S5において、ゲー(
・割付けされたICチップ(パッケージ)をプリント基
板上に配置、固定する。この部品配置は後の配線設計の
容易さに大きく影響するため、グラフィックディスプレ
イを用いて会話形の配置設計がなされる。Next, in step 84, if the logic circuits are described at the gate level, gate allocation is performed to create them on corresponding IC chips. After that, in S5, the game (
・Place and fix the assigned IC chip (package) on the printed circuit board. Since this component placement greatly affects the ease of later wiring design, interactive layout design is performed using a graphic display.
前述のゲート割付けの段階ではICチップ(パッケージ
)の相対的な位置関係が決定されていないため、部品内
のゲートの割付けは決められていない。そこで86の部
品配置が終了した後に、各ICチップ(パッケージ)内
のゲート位置を決定して、ICチップ(パッケージ)内
のピン割付けを行なう (S6)。At the gate allocation stage described above, the relative positional relationship of the IC chips (packages) has not been determined, so the allocation of gates within the component has not been determined. After 86 component placements are completed, gate positions within each IC chip (package) are determined and pin assignments within the IC chip (package) are performed (S6).
次に87において、配線設計を行なう。これの詳細な動
作は後で説明するため、ここではその配線動作の説明は
省略する。自動配線による設計に関する限りではほとん
ど配線ミスは生じないが、自動配線後にグラフィックデ
ィスプレイを用いて配線の修正(変更)を行なう際1人
手によるためミス混入の可能性がある。そのためS8に
おいて、例えば配線間の短絡、開放故障の検査、ならび
にパターン間の間隔チエツクを行なう。そして最後にS
9において、アートワークデータを作成し。Next, in 87, wiring design is performed. Since the detailed operation will be explained later, the explanation of the wiring operation will be omitted here. As far as designing by automatic wiring is concerned, there are almost no wiring mistakes, but when the wiring is corrected (changed) using a graphic display after automatic wiring, it is done by one person, so there is a possibility that mistakes may be made. For this reason, in S8, for example, inspection for short circuits and open failures between wirings, and checking the spacing between patterns are performed. And finally S
In step 9, create artwork data.
これから論理情報を抽出し、それと入力論理情報のつき
合せを行なう。Logical information is extracted from this and matched with input logical information.
次に自動配線方法の具体例について説明する。Next, a specific example of the automatic wiring method will be described.
第3図は、配線しようとするプリント基板の回路図の一
例である。この図においてCN1、CN2はコネクタ、
IC1,IC2ならびにAND 1はICチップで、各
電子部品の周囲に付した小さいアラビア数字は各素子の
ピン番号を示している。FIG. 3 is an example of a circuit diagram of a printed circuit board to which wiring is to be performed. In this figure, CN1 and CN2 are connectors,
IC1, IC2 and AND1 are IC chips, and small Arabic numerals placed around each electronic component indicate the pin number of each element.
この紙に描かれた回路図を基にして、次のような結線情
報を作成する。Based on the circuit diagram drawn on this paper, create the following wiring information.
r CNI (1)
CNl (2)
CNI (3)
IC1(it)
IC1(I 0)
ANDI (3)
IC2(11)
=IC1(1)
=IC2(2)
=AND1 (2)
=IC2(1)
=ANDl (1)
=IC2(3)
=CN2 (1)J
このように得られた結線情報をプリント基板の自動配線
装置に入力し、この配線装置では結線情報を基にして、
−層以上の配線層を使って配線する。なお1層間の配線
の接続は、スルーホールを使用して短絡しないように配
線する。前述の結線情報を基にして、第4図に示すよう
な結線図を作成する。図中の0印は各素子のピンの位置
を、・印はスルーホールの位置を、実線は表側配線を、
点線は裏側配線を、CNI、IC1などは配置される電
子部品の名称を、長方形の部分は電子部品の位置を、そ
れぞれ示している。この結線図を実寸または変倍寸で感
光性フィルムに描画して、顕像化したプリント基板の結
線図を得る。r CNI (1) CNl (2) CNI (3) IC1(it) IC1(I 0) ANDI (3) IC2(11) =IC1(1) =IC2(2) =AND1(2) =IC2(1) =ANDl (1) =IC2(3) =CN2 (1)J The wiring information obtained in this way is input to an automatic wiring device for printed circuit boards, and this wiring device performs the following based on the wiring information.
- Wire using wiring layers higher than the wiring layer. Note that wiring between layers is connected using through holes to avoid short circuits. Based on the above-mentioned wiring information, a wiring diagram as shown in FIG. 4 is created. The 0 mark in the figure indicates the position of the pin of each element, the mark ・ indicates the position of the through hole, and the solid line indicates the front side wiring.
The dotted lines indicate the backside wiring, CNI, IC1, etc. indicate the names of the electronic components to be placed, and the rectangular portions indicate the positions of the electronic components. This wiring diagram is drawn on a photosensitive film in actual size or variable magnification to obtain a visualized wiring diagram of the printed circuit board.
前述の結線情報に基づいて結線図を作成する際、プリン
ト基板の左方向から右方向、または上方向から下方向の
ように配線を進めていく方向を決める。そして、従来の
ように1本の配線を最初から最後まで配線するのではな
く、プリント基板上に搭載される例えばコネクタやIC
チップなどの電子部品(すでに電子部品の配置位置は決
められている)のピン(接続点)の配線方向における分
布をとる。次にピン(接続点)の分布の高い位置をター
ゲット位置として、配線開始位置から第1のターゲット
位置までの区間のそれぞれの配線をすべて行なう。つい
で第1の接続ターゲット位置から次の第2の接続ターゲ
ット位置までの区間のそれぞれの配線をすべて行ない、
この接続ターゲット位置間の接続を順次繰り返しながら
最終の接続終了点まで配線をする。When creating a wiring diagram based on the above-mentioned wiring information, decide the direction in which the wiring should proceed, such as from the left to the right of the printed circuit board, or from the top to the bottom. And instead of wiring a single wire from beginning to end as in the past, for example, connectors and ICs mounted on printed circuit boards.
The distribution of pins (connection points) of electronic components such as chips (the placement positions of the electronic components have already been determined) in the wiring direction is taken. Next, all wiring in the section from the wiring start position to the first target position is performed, with the position where the distribution of pins (connection points) is high as the target position. Next, perform all wiring for each section from the first connection target position to the next second connection target position,
Wiring is carried out by sequentially repeating the connection between the connection target positions until the final connection end point.
なお、例えば第2の接続ターゲット位置には接続するピ
ンがなく、次の第3の接続ターゲット位置にピンがある
場合は、第2の接続ターゲット位置に仮ターゲットを設
け、第1の接続ターゲットからその仮ターゲットまでを
接続し1次の段階で仮ターゲットから第3の接続ターゲ
ットまでの間を配線する。もちろん、今回目標としてい
る接続ターゲット位置より手前に接続されるピン(ター
ゲット)があれば、そこまでを配線する。Note that, for example, if there is no pin to connect at the second connection target position and there is a pin at the next third connection target position, a temporary target is provided at the second connection target position and the connection from the first connection target is made. The temporary target is connected, and in the first stage, wiring is performed between the temporary target and the third connection target. Of course, if there is a pin (target) to be connected before the connection target position that we are aiming for this time, we will wire up to that point.
前述の仮ターゲットを含めて、所定のターゲット位置ま
で配線した後、ICチップなど電子部品を既に配線した
方向と反対方向にずらしうる場合は、ずらす方がよい。After wiring including the above-mentioned temporary target to a predetermined target position, if it is possible to shift electronic components such as IC chips in the opposite direction to the direction in which they have already been wired, it is better to shift them.
これは0.1インチの間に2本配線する、所謂、ピン間
2本ロジックのときに特に有効であるが、0.1インチ
間の1本または3本以上配線する場合にも適用できる。This is particularly effective when two wires are wired between 0.1 inches, so-called two-wire logic between pins, but it can also be applied when one or three or more wires are wired between 0.1 inches.
もちろんプリント基板の大きさに余裕がある場合には。Of course, if there is enough space for the printed circuit board.
寄せなくてもよい。You don't have to send it.
次に第5図を用いて、ピン間2本ロジック配線の具体例
を説明する。Next, a specific example of two logic wiring lines between pins will be explained using FIG.
通常のICチップの1本のピンAは、4つの論理格子イ
、口、ハ、二からなる(ここで論理格子とは、格子上を
配線するためにプリント基板上に仮想的に作った格子の
ことである)。同図に示すように、第n番目のターゲッ
ト位置にあるピンAから次の第(n+1)番目のターゲ
ット位置にあるピンBに配線する場合、予め決められた
配線方向Xとすると、ピンAの論理格子の右上部イから
出て、ピンBの論理格子の左下部二に入る(配線l)。One pin A of a normal IC chip consists of four logic lattices A, 口, C, and 2. ). As shown in the figure, when wiring from pin A at the nth target position to pin B at the next (n+1)th target position, if the wiring direction is set in advance It comes out from the upper right corner A of the logic grid and enters the lower left corner 2 of the logic grid at pin B (wire 1).
この第n番目のターゲット位置と第(n+1)番目のタ
ーゲット位置との区間を通り過ぎる配線については、第
n番目のターゲット位置に仮ターゲットCを設け、第(
n+1)番目のターゲット位置に仮ターゲットDを設け
、これら仮ターゲットC,D間に配線する(配線■)。Regarding the wiring that passes through the section between the n-th target position and the (n+1)-th target position, a temporary target C is provided at the n-th target position, and the
A temporary target D is provided at the (n+1)th target position, and wiring is provided between these temporary targets C and D (wiring ■).
このように仮ターゲットから次の仮ターゲットに配線す
るとき、同じY座標を維持するのか、または全体的に上
がるとか、あるいは反対に下がるとかという方向性をも
たせることもできる。In this way, when wiring from one temporary target to the next temporary target, it is possible to have a directionality such as whether to maintain the same Y coordinate, or to go up as a whole, or to go down on the contrary.
第(n+1)番目のターゲット位置まで配線が終了する
と、第(n+1)番目のターゲット位置にあるピンを、
配線方向Xとは反対側にできるだけつめる。も、ちるん
、第n番目のターゲット位置と第(n+1)番目のター
ゲット位置とにある電子部品のピンが同じ部品に属して
いる場合は、寄せることができない。その時は、第n番
目のターゲット位置にある電子部品のピンを配線方向と
反対側に寄せたとき、同時に第(n+1)番目のターゲ
ット位置にある電子部品のピンも同じ寸法だけ配線方向
と反対側に寄せておく。When the wiring is completed to the (n+1)th target position, the pin at the (n+1)th target position is
Pack it as much as possible on the side opposite to the wiring direction X. However, if the pins of the electronic component at the n-th target position and the (n+1)-th target position belong to the same component, they cannot be brought together. At that time, when the pin of the electronic component at the nth target position is moved to the opposite side to the wiring direction, at the same time, the pin of the electronic component at the (n+1)th target position is also moved by the same dimension to the side opposite to the wiring direction. I'll leave it to you.
初期の電子部品の配置は、ゆったりと広げて大体の位置
に配置すればよい。In the initial arrangement of electronic components, it is sufficient to spread them out loosely and place them in their approximate positions.
またスルーホールは、従来のものより小さいマイクロヴ
イアを使用することができる。Through-holes also allow the use of smaller microvias than conventional ones.
次に配線の変更にいて具体的に第6図ないし第11図を
用いて説明する。Next, changes in wiring will be specifically explained using FIGS. 6 to 11.
自動配線によって第6図の如き配線図が得られたとする
。同図において20は結線されるICチップ、21はそ
のICチップ20の接続ピン、22はICチップ20な
どの電子部品をそれぞれ接続する配線で、図面では複雑
な図示を避るため少数本しか記載していないが、実際に
は電子部品間には多数の配線22が引かれている。23
は、グラフィックディスプレイの表示面上にある交軸式
のカーソルである。Assume that a wiring diagram as shown in FIG. 6 is obtained by automatic wiring. In the figure, 20 is an IC chip to be connected, 21 is a connection pin of the IC chip 20, and 22 is a wiring that connects each electronic component such as the IC chip 20. In order to avoid complicated illustrations, only a few are shown in the drawing. Although this is not the case, a large number of wires 22 are actually drawn between the electronic components. 23
is a cross-axis cursor on the display surface of a graphics display.
この第6図の配線図において、多数の配線22のなかで
配線22−1の線分22−1 aの位置を変更する場合
について説明する。In the wiring diagram of FIG. 6, a case will be described in which the position of the line segment 22-1a of the wiring 22-1 among the many wirings 22 is changed.
この変更すべき線分22−1aは高密度配線領域内に位
置しており、他の配線の一部と近接した状態になってい
る。この線分をカーソル23で直接にホールドできれば
よいが、線分22−1aの付近が高密度配線領域である
から、誤操作によっであるいはカーソル23の位置精度
が悪いために、他の配線22をホールドしてしまう恐れ
がある。This line segment 22-1a to be changed is located in a high-density wiring area and is in close proximity to a portion of other wiring. It would be fine if this line segment could be held directly with the cursor 23, but since the vicinity of the line segment 22-1a is a high-density wiring area, other wiring 22 may be held due to incorrect operation or poor positioning accuracy of the cursor 23. There is a risk of holding.
このように変更の必要がない配線22をホールドしてし
まい、そのまま変更すると誤った配線となり、またホー
ルドをしなおすのに時間がかかつてしまう。In this way, if the wiring 22 that does not need to be changed is held and changed, the wiring becomes incorrect, and it takes time to hold the wiring again.
そこで本発明では、この高密度配線領域での線分22−
1aの直接のホールドは行なわず、第7図に示すように
第1のステップとして、配線変更の対象となっている配
線22−1のうちで、他の配線と離れている、換言すれ
ば配線密度の低い領域に位置している線分22−1b(
易ホールド線分)を選択して、その線分(易ホールド線
分)22−1b上にカーソル23を移動し、線分22−
1bを仮ホールドする。このようにしてホールドされた
線分22−1bは、表示色が他の線分より異なり(図面
では、ホールドされた状態を太線で描くことにより表示
色が異なることを示している。)、オペレータはこれに
よってホールドした線分の確認が容易にできる。Therefore, in the present invention, the line segment 22-
1a is not directly held, and as a first step, as shown in FIG. Line segment 22-1b (
22-1b, move the cursor 23 onto the line segment (easy-hold line segment) 22-1b, and select the line segment 22-1b.
Temporarily hold 1b. The line segment 22-1b held in this way has a different display color than other line segments (in the drawing, the held state is drawn with a thick line to indicate that the display color is different), and the operator This allows you to easily check the held line segment.
次に第2のステップとして、第8図に示すように、カー
ソル23を本来変更すべき線分22−1aの近くまたは
その線上に移動する。そうすれば前にホールドされた線
分22−1bの仮ホールド信号に基づいて、線分22−
1bと同一線上にある線分22−1aが自動的にホール
ドされ、今度は当該線分22−1aの表示色が変わり(
図面では、ホールドされた状態を太線で描いている。)
、本ホールドされたことが容易に確認できる。Next, as a second step, as shown in FIG. 8, the cursor 23 is moved near or on the line segment 22-1a to be changed. Then, based on the temporary hold signal of the previously held line segment 22-1b, the line segment 22-
The line segment 22-1a that is on the same line as 1b is automatically held, and the display color of the line segment 22-1a changes (
In the drawing, the held state is drawn with thick lines. )
, it can be easily confirmed that this hold has been made.
次に第3のステップとして、この本ホールドされた状態
で第9図に示すように、今度はカーソル23を他の配線
密度の低い領域に移動して、斜め線分22−1cを引き
、ついで第10図に示すようにカーソル23の移動によ
って垂直線分22−1dを引き、しかる後に第11図に
示すように斜め線分1l−Isを引いて結線することに
よって所望の配線変更を終了する。Next, as a third step, as shown in FIG. 9 in this held state, move the cursor 23 to another area with low wiring density, draw a diagonal line segment 22-1c, and then As shown in FIG. 10, the vertical line segment 22-1d is drawn by moving the cursor 23, and then the diagonal line segment 1l-Is is drawn and connected as shown in FIG. 11, thereby completing the desired wiring change. .
なおこの実施例では同一平面上で配線を変更する場合に
ついて説明したが1本発明はこれに限定されることなく
1例えばプリント基板の一方の面から他方の面に配線変
更する場合にも適用することができる。Although this embodiment describes the case where the wiring is changed on the same plane, the present invention is not limited to this, and can also be applied, for example, to the case where the wiring is changed from one side of a printed circuit board to the other side. be able to.
なお、本発明はプリント基板の配線方法であるが、配線
の確認を行なう際に本発明のような配線のホールド方法
を利用すると、確認作業が簡便でかつ正確に行なわれる
。The present invention relates to a wiring method for a printed circuit board, and if the wiring holding method of the present invention is used when checking the wiring, the checking work can be performed easily and accurately.
〔発明の効果)
本発明は前述のような構成になっているため、配線の変
更作業が非常に簡便に行なわれ、配線作業の効率化、設
計時間の短縮化が図れる。[Effects of the Invention] Since the present invention has the above-described configuration, wiring changes can be performed very easily, and the wiring work can be made more efficient and the design time can be shortened.
第1図は本発明の実施例に係る自動配線装置のシステム
基本構成を説明するためのブロック図、第2図はその自
動配線装置の処理動作を説明するためのフローチャート
、第3図は一例のプリン1一基板の回路図、第4図はそ
の回路図に基づいて形成されたプリント基板の配線図、
第5図は自動配線の具体例を説明するための説明図、第
6図、第7図、第8図、第9図、第10図ならびに第1
1図は配線の変更例を説明するための説明図である。
20・・・・・・ICチップ、21・・・・・接続ピン
、22・・・・・・配線、22−1a・・・・・・変更
すべき線分、221b・・・・・・易ホールド線分、2
2−1c、221e・・・・・・斜め線分、22−1d
・・・・・・垂直線分、23・・・・・・カーソル。FIG. 1 is a block diagram for explaining the basic system configuration of an automatic wiring device according to an embodiment of the present invention, FIG. 2 is a flowchart for explaining the processing operation of the automatic wiring device, and FIG. 3 is an example. The circuit diagram of the printed circuit board 1, FIG. 4 is the wiring diagram of the printed circuit board formed based on the circuit diagram,
Figure 5 is an explanatory diagram for explaining a specific example of automatic wiring, Figures 6, 7, 8, 9, 10, and 1.
FIG. 1 is an explanatory diagram for explaining an example of changing the wiring. 20...IC chip, 21...Connecting pin, 22...Wiring, 22-1a...Line segment to be changed, 221b... Easy hold line segment, 2
2-1c, 221e...diagonal line segment, 22-1d
... Vertical line segment, 23 ... Cursor.
Claims (1)
表示された多数の配線の中で、配線変更の対象になつて
いる配線のうち、他の配線部分が接近している高密度配
線領域の配線部分を変更する際、 当該配線のうち、他の配線と離れている易ホールド線分
に表示面上のカーソルを合わせて、その易ホールド線分
を仮ホールドする第1のステップと、 次に、変更すべき配線部分の近傍に前記カーソルを移動
させることにより、前記仮ホールド信号に基づき、当該
配線のうちの変更すべき線分を本ホールドする第2のス
テップと、 その本ホールドされた線分を他の配線密度の低い領域に
移動して、所望の配線変更を行なう第3のステップとを
備えていることを特徴とするプリント基板の配線方法。[Claims] Among the many wires created based on the connection information and displayed on the display surface of the display, among the wires that are subject to wiring change, other wire portions are close to each other. When changing a wiring part in a high-density wiring area, move the cursor on the display screen to an easy-to-hold line segment that is far away from other wiring, and click the first button to temporarily hold that easy-to-hold line segment. a second step of permanently holding the line segment to be changed in the wiring based on the temporary hold signal by moving the cursor near the wiring part to be changed; A method for wiring a printed circuit board, comprising: a third step of moving the held line segment to another area with low wiring density to perform a desired wiring change.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63195319A JPH0245881A (en) | 1988-08-06 | 1988-08-06 | Method for wiring printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63195319A JPH0245881A (en) | 1988-08-06 | 1988-08-06 | Method for wiring printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0245881A true JPH0245881A (en) | 1990-02-15 |
Family
ID=16339188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63195319A Pending JPH0245881A (en) | 1988-08-06 | 1988-08-06 | Method for wiring printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0245881A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498060A (en) * | 1993-06-11 | 1996-03-12 | Kabushiki Kaisha Komatsu Seisakusho | Floor frame supporting structure for construction machines |
US5516176A (en) * | 1991-11-06 | 1996-05-14 | Kabushiki Kaisha Komatsu Seisakusho | Resilient supporting device for operator cabin |
US5520259A (en) * | 1993-02-22 | 1996-05-28 | Kabushiki Kaisha Komatsu Seisakusho | Supporting structure for an operator cabin on construction equipment |
JP4929348B2 (en) * | 2006-04-12 | 2012-05-09 | ボルボ コンストラクション イクイップメント アーベー | Mechanism for suspending cab from work machine frame |
-
1988
- 1988-08-06 JP JP63195319A patent/JPH0245881A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5516176A (en) * | 1991-11-06 | 1996-05-14 | Kabushiki Kaisha Komatsu Seisakusho | Resilient supporting device for operator cabin |
US5520259A (en) * | 1993-02-22 | 1996-05-28 | Kabushiki Kaisha Komatsu Seisakusho | Supporting structure for an operator cabin on construction equipment |
US5498060A (en) * | 1993-06-11 | 1996-03-12 | Kabushiki Kaisha Komatsu Seisakusho | Floor frame supporting structure for construction machines |
JP4929348B2 (en) * | 2006-04-12 | 2012-05-09 | ボルボ コンストラクション イクイップメント アーベー | Mechanism for suspending cab from work machine frame |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001274254A (en) | Automatic layout and wiring method for semiconductor integrated circuit | |
US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
JPH0245881A (en) | Method for wiring printed wiring board | |
JPH11143917A (en) | Check device and method for printed board | |
JPH02161569A (en) | Method for wiring of printed board | |
JP3181353B2 (en) | Multi-layer printed wiring board design CAD system | |
JPH01206465A (en) | Method for wiring printed circuit board | |
JPH02222071A (en) | Method and device for wiring of printed board | |
JP2593202B2 (en) | Automatic wiring processing equipment for multilayer printed wiring board automatic design equipment | |
JPH04138574A (en) | Device for displaying circuit information | |
Villers | A minicomputer based Interactive Graphics System as used for electronic design and automation | |
JP3369814B2 (en) | Component symbol information creation device and CAD system using the same | |
Atiyah et al. | Practical Layout of Printed Circuit Boards Using Inter-Active Graphics | |
Wilkinson | Computers in eletronics design | |
JP2592699B2 (en) | Printed board mounting design equipment | |
JP2000155768A (en) | Wiring route display method | |
JPH01125669A (en) | Automatic wiring device for printed board | |
Chinitz | The Autotape/Autocheck System | |
JP2005309874A (en) | Cad system for electronic circuit board, computer program used for it, and manufacturing method of electronic circuit board | |
JPH0314181A (en) | Automatic parts placement processing method | |
JPH11338908A (en) | Circuit information display device | |
Jones et al. | Schematics and electrical and electronic drawing | |
JPS6322351B2 (en) | ||
Caulcutt et al. | CAD postprocessing-how to increase quality in board manufacturing | |
JPH01132134A (en) | Arrangement and wiring method of electronic circuit |