JPH0229024A - 移相器およびてい倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 １、移相器の構成及び動作 （ｉ）第１実施例 （１１）第２実施例 （ｉｉｉ）第３実施例 （ｉｖ　）第４実施例 （ｖ）第５実施例 （ｖｉ）第６実施例 ■、てい倍回路の構成及び動作 発明の効果 〔概　要〕 入力信号の周波数変化に対しても出力信号の位相シフト
量が変わらない周波数変化補償形の移相器、及びこの移
相器を用いたてい倍回路に関し、入力信号の周波数変化
に対しても出力信号の位相シフト量を一定に維持するこ
とを目的とし、可変容量性素子または可変抵抗素子を含
み構成されるＲＣ位相回路と、ＲＣ位相回路の入力信号
と出力信号とが入力されてこの入力信号と出力信号とを
比較する比較回路とを備え、比較回路は入力信号のレベ
ルに対し出力信号のレベルが所定の比率となるようにＲ
Ｃ位相回路に制御入力を与えるように構成する。

また、ＲＣ位相回路の２つの出力信号の位相差が所定の
値になるように、ＲＣ位相回路に制御入力を与えるよう
に構成する。

更に、これらの移相器において、２つの出力信号の位相
差を９０°に制御し、これらの出力信号の排他的論理和
を得るように構成する。

〔産業上の利用分野〕

本発明は、入力信号の周波数変化に対しても出力信号の
位相シフト量が変わらない周波数変化補償形の移相器に
関するものである。

また、この移相器を用いたてい倍回路に関するものであ
る。

なお、本明細書においては、入力信号に対して所定の位
相差を持った出力信号を得る回路、あるいは所定の位相
差を持った複数の出力信号を得る回路を「移相器」と称
する。

〔従来の技術〕

第１２図に、移相器の従来例（■の従来例とする）を示
す。図において、９２１，９２３は抵抗器を、９２５，
９２７はキアバシタをそれぞれ示している。抵抗器９２
１と抵抗器９２３はそれぞれＲ，、Ｒ２の抵抗値を有し
、キアパシタ９２５とキアバシタ９２７はそれぞれＣＩ
、Ｃ！のキアパシタンスを有する。この移相器は、入力
信号■ｉｎをそれぞれ＋４５°、−４５’ずつ位相シフ
トして、振幅値が同じで位相差が９０°の２つの出力信
号Ｖｏｕｔ、、　Ｖｏｕｔｔを得るためのものである。

この従来の移相器の出力信号ＶｏｕＬ＋とＶｏｕｔ２の
位相差が９０°となる条件は、下式に基づき決められる
。

・・・（１） ・・・（２） 従って、 Ｒ，＝１／ωＣ２ ・・・（３） Ｒ２＝１／ωＣ２・・・（４） とお（と、 Ｖｏｕｔ＋＝　（１＋　ｊ　）　Ｖｉｎ／　２　−（５
）Ｖｏｕｔｚ＝　（１ｊ　）　Ｖｉｎ／　２　−（６）
となり、出力信号Ｖｏｕｔ＋とＶｏｕｔｚの複素表示は
第１３図に示されるようになり、よって出力信号■ｏｕ
ｔ１とＶｏｕｔｌは９０”　の位相差を持つ。

また、第１４図に、移相器の他の従来例（■の従来例と
する）を示す。図において、９３１，９３３は抵抗器を
、９３５はキアバシタを、９３７゜９３９は信号源をそ
れぞれ示している。抵抗器９３１と抵抗器９３３はそれ
ぞれＲ２，Ｒｚの抵抗値を有し、キアバシタ９３５はＣ
のキアバシタンスを有する。この移相器は、信号源９３
７，９３９のそれぞれから出力される極性の反転した２
つの入力信号Ｖｉｎに基づいて、位相差が９０°の２つ
の出力信号Ｖｏｕｔｌ、　Ｖｏｕｔｚを得るためのもの
である。

この移相器の出力信号ＶｏｕｔＩとＶｏｕｔ２の位相シ
フト量が９０°となる条件は下式に基づき決められる。

Ｖｏｕｔ＋　＝　（１（ωＣ）”　（Ｒ＋”　　Ｒｚ”
）ｊ　２（１）ＣＲＩ　　）　　・Ｖｉｎ／に−（７）
Ｖｏｕｔｚ＝　（１（（１）Ｃ）”　（Ｒ１”　　Ｒ２
”）＋　ｊ　２　ωＣＲｚ　）　　・Ｖｉｎ／　Ｋ−（
８）但し、Ｋ＝１＋（ωｃ　（Ｒ１＋Ｒｚ））　”従っ
て、 Ｒ＋＞Ｒｚ　　・・・（９） ωＣ（Ｒ＋　　Ｒｚ）＝　１　　・・・０ωとおくと、 Ｖｏｕｔ＋＝　（２ωＣ（Ｒｚ　＋ｊ　Ｒυ）−Ｖ　ｉ
ｎ／　Ｋ　　−（１０ Ｖｏｕｔ、＝（２ωＣ（Ｒ＋　　　ｊＲｚ））・ｖｉｎ
／Ｋ・・・０２１ となり、出力信号Ｖｏｕｔ＋とＶｏｕｔｚの複素表示は
第１５図に示されるようになり、よって出力信号Ｖｏｕ
ｔｌとＶｏｕｔｚは９０°の位相差を持つ。

〔発明が解決しようとする課題〕

ところで、上述した■の従来例にあっては、出力信号Ｖ
ｏｕｔ＋とＶｏｕｔｚに正確に９０”の位相差を与える
ためには、条件式（３）、　（４）を満たす必要がある
。ここで、 Ｒ＝Ｒ，＝Ｒ。

Ｃ＝Ｃ＝Ｃ。

とすると、条件式（３）、　（４）より、Ｒ＝１／ωＣ であり、よって入力信号Ｖｉｎの周波数ｆ０は、ｆ、＝
ω／（２π）＝１／（２πＣＲ）になり、Ｃ，Ｒの値に
対して１通りに定まる。このため、入力信号Ｖｉｎの周
波数ｆ。が変化すると出力信号Ｖｏｕｔ＋とＶｏｕｔｚ
との位相差も９０°から変化してしまう。このように■
の従来例の移相器は入力信号Ｖｉｎの周波数変化に対し
て出力信号の位相差を一定に維持できないという問題点
があった。

また、■の従来例にあっては、出力信号Ｖｏｕｔ＋とＶ
ｏｕｔｚに正確に９０°の位相差を与えるためには、条
件式００）を満たす必要があり、よって入力信号の周波
数ｆ０は、 ｆｏ　＝Ｃ／２π＝１／（２πＣ（Ｒ１−Ｒ２））にな
り、Ｃ，Ｒ，、Ｒ２の値に対して１通りに定まる。従っ
て、■の従来例と同様に、入力信号■ｉｎの周波数変化
に対して出力信号の位相差を一定に維持できないという
問題点があった。

一方、このような入力信号の周波数変化に追随する必要
があるものにてい倍回路がある。従来のてい倍回路とし
ては第１６図（ａ）に示すものがあり、９４１は排他的
論理和ゲートを、９４３は遅延回路をそれぞれ示してい
る。また、第１６図（ｂ）に（ａ）に示したてい倍回路
の各部の信号の状態を示す。「信号Ａ」は入力信号を、
「信号Ｂ」は遅延回路９４３の出力信号を、「２てい倍
出力」は排他的論理和ゲー１−９４１の出力信号をそれ
ぞれ示している。

排他的論理和ゲートの一方の入力端には入力信号がその
まま入力されており、他方の入力端には入力信号を遅延
回路９４３で遅延した信号が入力されている。これらの
２入力の排他的論理和を求めることにより、入力信号の
２倍の周波数の信号を得ることができる。

ところで、この従来のてい倍回路の遅延回路９４３によ
る信号の遅延量は入力信号の周波数に応じて変化させる
必要がある。入力信号の周波数をｆｏとすると周期Ｔ０
はＴｏ　””　１　／　ｆ　ｏ　となり、このＴ０／４
の時間遅延させる必要がある。ところが、この遅延回路
９４３を遅延線等で構成した場合には容易に遅延量を変
えることが困難であるため、入力信号の周波数の変化に
容易に追随できないという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、入力信号の周波数変化に対しても出力信号の位相
シフト量を一定に維持できる周波数補償形の移相器を提
供することを目的としている。

また、入力信号の周波数変化に対して容易に追随可能な
てい倍回路を提供することを目的としている。

〔課題を解決するための手段〕

ｉ　舌ンＪ１の　■ 第１図（ａ）は、請求項１の移相器の原理ブロック図で
ある。

図において、ＲＣ位相回路１１１は０、可変容量性素子
または可変抵抗素子を含み構成されている。

比較回路１１３は、ＲＣ位相回路１１１の入力信号と出
力信号とが入力されてこの入力信号と出力信号とを比較
する。

全体として、比較回路１１３は入力信号のレベルに対し
出力信号のレベルが所定の比率となるようにＲＣ位相回
路１１１に制御入力を与えるように構成されている。

ｊ　　晋ン工２の　ｌ 第１図（ｂ）は、請求項２の移相器の原理ブロック図で
ある。

図において、第１の容量性素子１２３は、一方端が入力
端子に接続され、他方端が第１の出力端子に接続されて
いると共に第１の抵抗素子１２１を介して接地されてい
る。

第２の容量性素子１２７は、一方端が接地され、他方端
が第２の出力端子に接続されていると共に第２の抵抗素
子１２５を介して入力端子に接続されている。

比較回路１２９は、第１の出力端子と第２の出力端子か
ら出力される２つの出力信号の位相比較を行なう。

全体として、第１の容量性素子１２３と第２の容量性素
子１２７の少なくとも一方を可変容量性素子とし、２一
つの出力信号の位相差が所定の値となるように比較回路
１２９からこの可変容量性素子に制御入力を与えるよう
に構成されている。

」且工Ａユ順１少金皿 第１図（Ｃ）は、請求項３の移相器の原理ブｔ７ツク図
である。

図において、第１の抵抗素子１３１は、一方端が接地さ
れ、他方端が第１の出力端子に接続されていると共に第
１の容量性素子１３３を介して入力端子に接続されてい
る。

第２の抵抗素子１３５は、一方端が前記入力端子に接続
され、他方端が第２の出力端子に接続されていると共に
第２の容量性素子１３７を介し２て接地されている。

比較回路１３９は、第１の出力端子と第２の出力端子か
ら出力される２つの出力信号の位相比較を行なう。

全体として、第１の抵抗素子１３１と第２の抵抗素子１
３５の少なくとも一方を可変抵抗素子とし、、２・つの
出力信号の位相差が所定の値となるように比較回路１３
９からこの可変抵抗素子に制御入力を与えるように構成
されている。

１＃％’■尤朋。

第１図（ｄ）は、請求項４の移相器の原理ブロック図で
ある。

図において、可変容量性素子１４５は、一方端が第１の
出力端子に接続されていると共に第１の抵抗素子１４１
を介して第１の入力端子に接続されており、他方端が第
２の出力端子に接続されていると共に第２の抵抗素子１
４３を介して第２の入力端子に接続されている。

比較回路１４７は、第１の出力端子と第２の出力端子か
ら出力される２つの出力信号の位相比較を行なう。

全体として、第１の入力端子と第２の入力端子のそれぞ
れに位相の反転した入力信号を供給すると共に、前記２
つの出力信号の位相差が所定の値となるように比較回路
１４７から可変容量性素子１４５に制御入力を与えるよ
うに構成されている。

Ｖ　＝ン工５の　日 第１図（ｅ）は、請求項５の移相器の原理ブロック図で
ある。

図において、第１の抵抗素子１５１は、一方端が第１の
入力端子に接続され、他方端が第１の出力端子に接続さ
れていると共に容量性素子１５５の一方端に接続されて
いる。

第２の抵抗素子１５３は、一方端が第２の入力端子に接
続され、他方端が第２の出力端子に接続されていると共
に容量性素子１５５の他方端に接続されている。

比較回路１５７は、第１の出力端子と第２の出力端子か
ら出力される２つの出力信号の位相比較を行なう。

全体として、第１の入力端子と第２の入力端子のそれぞ
れに位相の反転した入力信号を供給すると共に、第１の
抵抗素子１５１と第２の抵抗素子１５３の少なくとも一
方を可変抵抗素子とし、２つの出力信号の位相差が所定
の値となるように比較回路１５７からこの可変抵抗素子
に制御入力を与えるように構成されている。

ｖｉ　　舌ンＩ６の　Ｈ 請求項６のてい倍回路は、請求項２乃至請求項５の移相
器の２つの出力信号の位相差を９０’　に制御し、この
２つの出力信号の排他的論理和出力を得るように構成さ
れている。

〔作　用〕

ｉ　ｆ）工１の　日 請求項１の移相器におけるＲＣ位相回路１１１では、入
力信号と出力信号の位相差をφ。とすると、入力信号レ
ベルに対する出力信号レベルの比率はその位相差φ。に
より決定される一定値となる。これは入力信号の周波数
の値に関わらず成り立つ。よってＲＣ位相回路１１１を
可変容量性素子あるいは可変抵抗素子を含み構成するよ
うにし、これらの制御入力として、入力信号に対し出力
信号のレベルが一定の比率となるように比較回路１工３
の出力を帰還させるようにする。これにより入力信号の
周波数変化に対しても移相器の出力信号の位相シフト量
を一定に維持できる。

ｊＬＬｊン工２の　■ 請求項２の移相器において、入力端子に供給される入力
信号と、第１の出力端子から出力される出力信号とは、
第１の抵抗素子１２１と第１の容量性素子１２３とで決
定される所定の位相差を有する。

また、この入力信号と第２の出力端子がら出力される出
力信号とは、第２の抵抗素子１２５と第２の容量性素子
１２７とで決定される所定の位相差を有する。

これらの容量性素子１２３と１２７の少なくとも一方を
可変容量性素子で構成し、２つの出力信号の位相差に応
じてこの可変容量性素子の容量を制御することにより、
入力信号の周波数変化に対して２つの出力信号の位相差
を一定に維持することが可能になる。

ｉｉｉ　　晋ｍの　■ 請求項３の移相器において、入力端子に供給される入力
信号と、第１の出力端子から出力される出力信号とは、
第１の抵抗素子１３１と第１の容量性素子１３３とで決
定される所定の位相差を有する。

また、この入力信号と第２の出力端子から出力される出
力信号とは、第２の抵抗素子１３５と第２の容量性素子
１３７とで決定される所定の位相差を有する。

これらの抵抗性素子１３１と１３５の少なくとも一方を
可変抵抗素子で構成し、２つの出力信号の位相差に応じ
てこの可変抵抗素子の抵抗値を制御することにより、入
力信号の周波数変化に対して２つの出力信号の位相差を
一定に維持することが可能になる。

ｉｖ”；１４の　Ｈ 請求項４の移相器において、２つの出力信号は、第１の
抵抗素子１４１．第２の抵抗素子１４３及び可変容量性
素子１４５で決定される所定の位相差を有する。

２つの出力信号の位相差に応じてこの可変容量性素子１
４５の容量を制御することにより、第１及び第２の入力
端子に供給される入力信号の変化に対して２つの出力信
号の位相差を一定に維持することが可能になる。

■　ｉン工５の一日 請求項５の移相器において、２つの出力信号は、第１の
抵抗素子１５１．第２の抵抗素子１５３及び容量性素子
１５５で決定される所定の位相差を有する。

これらの抵抗素子１５１と１５３の少なくとも一方を可
変抵抗素子で構成し、２つの出力信号の位相差に応じて
この可変抵抗素子の抵抗値を制御することにより、第１
及び第２の入力端子に供給される入力信号の周波数変化
に対して２つの出力信号の位相差を一定に維持すること
が可能になる。

ｖｉ”；１６の　■ 請求項６のてい倍回路においては、位相差９０゜の移相
器の２つの出力信号の排他的論理和を求めることにより
、入力信号の２倍の周波数のてい借出力を得る。

請求項２乃至請求項５の移相器からは、入力信号の周波
数変化に介して常に９０°の位相差を持った２つの出力
信号が出力されるので、入力信号の周波数変化に追随し
たてい借出力が得られる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図に、実施例のＲＣ位相回路の構成を示す。

また、第３図に第２図に示したＲＣ位相回路の制御入力
を制御して９０°の位相差を持った出力信号を得る移相
器の構成を示す。

第２図において、２１１，２２１は抵抗器を、２３１．
２４１は電圧制御形可変容量キアパシタをそれぞれ示し
ている。抵抗器２１１と２２１の抵抗値をそれぞれＲ，
、Ｒ，とじ、可変容量キアバシタ２３１，２４１のキア
パシタンスをそれぞれｃ、、Ｃ２とする。

入力信号Ｖｉｎが供給される入力端子は、可変容量キャ
パシタ２３１及び抵抗器２１１を介して接地されている
と共に、抵抗器２２１及び可変容量キャパシタ２４１を
介して接地されている。また、抵抗器２１１と可変容量
キャパシタ２３１との接続点が第１の出力端子に接続さ
れており、この出力端子からは出力信号Ｖｏｕｔ＋が出
力される。更に、抵抗器２２１と可変容量キャパシタ２
４１との接続点が第２の出力端子に接続されており、こ
の出力端子からは出力信号Ｖｏｕｔｔが出力される。

抵抗器２１１と可変容量キアパシタ２３１で構成される
回路は低域フィルタ形の位相回路であり、出力信号Ｖｏ
ｕｔＩは入力信号Ｖｉｎに対して位相が４５°進むよう
に制御される。また、抵抗器２２１と可変容量キアバシ
タ２４１で構成される回路は高域フィルタ形の位相回路
であり、出力信号ＶｏｕＬ２は入力信号Ｖｉｎに対して
位相が４５゛遅れるように制御される。これにより、出
力信号Ｖｏｕｔ、とＶｏｕｔｚの位相差は９０’　とな
る。

また、第３図において、３１１は第２図に示したＲＣ位
相回路を、３２１はピーク検出器を、３３１は誤差検出
器を、３４１は係数器をそれぞれ示している。

ピーク検出器３２１は出力信号Ｖｏｕｔ、＋のビークイ
直を検出する回路であり、そのピーク値Ｖｏｐ、は誤差
検出器３３１の一方の入力端子に入力される。

また、係数器３４１は入力信号Ｖｉｎに係数１／、ｆｆ
を乗算する回路であり、その乗算出力は誤差検出器３３
１の他方の入力端子に入力される。誤差検出器３３１の
出力信号はＲＣ位相回路３】１の可変容量キアパシタ２
３１，２４１の各電圧制御入力端子に制御入力として与
えられる。

この実施例移相器の動作を以下に説明する。すなわち出
力信号Ｖｏｕｔ＋とＶｏｕｔｇが９０°の位相差を持つ
ためには前述したように、 Ｒ，干１／ωＣ２・・・面 Ｒｚ−１／ωＣ２・・・圓 の関係が必要である。この関係が満たされている場合、
出力信号Ｖｏｕｔｌは入力信号Ｖｉｎに対して４５°の
位相角を有し、そのとき出力信号Ｖｏｕｔ、の出力振幅
は（５）式より明らかなように、Ｖｏｕｔｉ　＝　１　
（１＋　ｊ）／２１　　・Ｖｉｎ＝Ｖｉｎ／ＪＴ”　　
　　　　　　・・・０つとなる。出力信号Ｖｏｕｔｚに
ついても同様である。

入力信号Ｖｉｎの周波数すなわち角周波数ωの変化に対
して出力信号Ｖｏｕｔ、とＶｏｕｔｚの位相差を９０°
に保つには、上述の側弐と０４）式とを満たせばよいの
であり、それには角周波数ωの変化に対してキアバシタ
ンスＣ８と０２を変化させればよい。

０３）弐と０／８式が成立していることは０５）式が成
立していることによって知ることができる。

したがって出力信号Ｖｏｕｔ＋の振幅のピーク値をピー
ク検出器３２１で検出し、このピーク値と係数器３４１
の出力信号Ｖｉｎ／ｆｆとを誤差検出器３３１で比較し
、それらが等しくなるように誤差検出器３３１の出力を
可変容量キアバシタ２３１゜２４１の制御入力として与
えて帰還制御を行なえば、入力信号Ｖｉｎの周波数変化
に対しても出力信号ＶｏｕｔｌとＶｏｕｔｚの位相差は
一定に保たれるようになる。

また、第４図に移相器の別構成例を示す。図において、
４１１はスイッチング型位相検波器を、４２１はループ
フィルタをそれぞれ示している。

スイッチング型位相検波器４１１の２つの入力端子には
、ＲＣ位相回路３１１から出力される出力信号Ｖｏｕｔ
、、　Ｖｏｕｔ、がそれぞれ供給される。スイッチング
型位相検波器４１１は、この２入力の位相差に応じた電
圧値を出力する。例えば、位相差が９０゛のときの出力
電圧がＯ（Ｖ）であり、位相差の９０°からのずれに応
じた電圧値を出力する。ループフィルタ４２１は、この
スイッチング型位相検波器４１１の出力に応じた制御信
号を作成して、ＲＣ位相回路３１１に制御入力とじて供
給する。

従って、２つの出力信号Ｖｏｕｔ、、　　Ｖｏｕｔｚの
位相差に応じてＲＣ位相回路３１１の制御入力を制御す
ることにより、この２つの出力信号Ｖｏｕｔ、、　　Ｖ
ｏｕ５の位相差が９０°に保たれる。

なお、上述した実施例にあっては、種々の変形態様が可
能である。上述の実施例では入力信号に介して２つの出
力信号の位相差が９０°となるよう位相シフトを行なっ
ているが、位相差は９０゜に限らず例えば、入力信号レ
ベルに対する出力信号レベルの比率を変えることにより
、あるいはスイッチング型位相検波器４１１の出力レベ
ルを変えることにより位相差を他の値に変えることもで
きる。

また、上述の実施例では入力信号に対してそれぞれ進相
または遅相の２つの出力信号を得るようにしているが、
もちろん何れか一方の出力信号のみを得るものであって
もよい。

第５図は、出力信号の位相を０°〜３６０°の範囲で可
変にすることができる半導体集積化に適した構成の位相
可変回路に上述した移相器（第３図、第４図に示した移
相器）を使用した例を示すブロック図である。この種の
可変位相回路は、本出願人に係る発明の名称「位相回路
」と称する昭和６２年９月１９日付けの特許出願に提案
されており、かかる可変位相回路においては、入力信号
の周波数変化によって移相器の位相角が変化してしまう
ことによりＯ°〜３６０°の範囲での位相シフトができ
なくなってしまう問題があるが、本発明にかかる移相器
を適用することによりこの問題点を解決できるものであ
る。

第５図において、５００は第３図あるいは第４図に示す
と同様の回路構成からなる本発明に係る移相器であり、
入力信号に対して、０°位相と９０°位相の２つの出力
信号を出力する。これら２つの出力信号は分配器５１１
及び５２１にそれぞれ入力され、それにより０°、９０
°、１８０゜の固定位相角の信号が作られる。これらの
３つの信号はさらに以降の合成器５３１〜５９１によっ
て、制御電圧Ｖｃｎにより信号振幅を可変制御されつつ
相互に合成されて、それにより合成の際の振幅比率に応
じて位相角が可変制御され、最終的に合成器５９１から
Ｏ°〜３６０゛の範囲で変化する出力信号が得られるも
のである。

−口ｉｆ第」１０１皿 第６図に、ＲＣ位相回路の別な構成を示す。

第６図において、６１１，６２１は電界効果トランジス
タ（ＦＥＴ）を、６３１，６４１はキアバシタをそれぞ
れ示している。キアパシタ６３１と６４１のキアパシタ
ンスをそれぞれＣ，、Ｃ２とし、ＦＥＴ６１１と６２１
のドレイン・ソース間の抵抗値をそれぞれＲｄｓ、　、
　Ｒｄｓ２とする。

一般に、ドレイン・ソース間抵抗Ｒｄｓは、で表すこと
ができる。

但し、００式において、Ｗｇはゲート幅、ｔ、ｇはゲー
ト長、ｖｔｈはＦＥＴのしきい値、ＫＯ，αは素子定数
、Ｖｇｓはゲート・ソース間電圧である。

ゲート幅Ｗｇ　、ゲート長Ｌｇを適当に選ぶと共に、ゲ
ート・ソース間電圧Ｖｇｓを可変にすることにより、任
意の可変範囲を持つ電圧制御型可変抵抗を実現すること
ができる。

従って、ＦＥＴ６１１，６２１の各ゲートに供給する制
御入力（ゲート・ソース間電圧Ｖｇｓ）を可変にするこ
とにより、上述した側式、０４式（抵抗値Ｒ１，Ｒｚを
それぞれＦＥＴ６１１，６２１のドレイン・ソース間抵
抗Ｒｄｓ＋　、　　Ｒｄｓｚに置き換える）を満たすよ
うにして、２つの出力信号Ｖｏｕｔ、とＶｏｕｔｚの位
相差を９０”　に保つことが可能になる。

また、このＲＣ位相回路を使った移相器及びその適用例
については、上述した第３図〜第５図と同様であり、説
明は省略する。

一ロＬル茅」１０１皿 第７図に、ＲＣ位相回路の別な構成を示す。

第７図において、７１１，７１３は電界効果トランジス
タ（ＦＥＴ）を、７２１はキアバシタを、７３１．７３
３は信号源をそれぞれ示している。

キアパシタ７２］のキアバシタンスをＣとし、ＦＥＴ７
１１７ｉ３のドレ・イン・′ノース間の抵抗値をそれぞ
れＲｄｓ、　ｌ　Ｒｄｓ２とする。また、信号源７３１
，７３３のそれぞれからは圧いに位相が反転した入力信
号Ｖｉｎが出力されている。

第７図に示した１７０位相回路は、第１４図に示した回
路に等価であり、したが−うて００式を満たしたときに
、出力信号ＶｏｕｔｌとＶ、）ｕｔ２の位相差が９０°
　となる。０６）式に示されるようにゲート・ソース間
電圧Ｖｇｓを変えることにより、ＦＥＴ７１１゜７１３
のドレイン・ソース間の抵抗値を制御することができ、
この制御によ２って００）式を満たすようにする。

、（１山施）１ 第８図に、ＲＣ位相回路の別な構成を示す。

第８図において、７４１，７６１，７６３は電界効果ト
ランジスタ（ＦＥＴ）を、７４３，７４５．７９１，７
９３は抵抗器を、７５１，７５３゜７５５はキアバシタ
を、７６５，７６７．７９５゜７９７は定電流源を、７
８１は前置駆動回路をそれぞれ示している。ＦＥＴ７４
１のドレイン・ソース間の抵抗値をＲｄｓ、抵抗器７４
３，７４５のそれぞれの抵抗値をＲ’ｘ、Ｒａ　とし、
キアバシタ７５１のキアバシタンスをＣとする。

前置駆動回路７８１の一方の出力端子はＦＥＴ７６１の
ゲート端子に接続されている。また、ＦＥＴ７６１のド
レイン端子は接地されており、ソース端子は定電流源７
６５に接続されている。

一方、前置駆動回路７８１の他方の出力端子（反転出力
端子）はＦＥＴ７６３のゲート端子に接続されている。

また、ＦＥＴ７６３のドレイン端子は接地されており、
ソース端子は定電流源７６７に接続されている。

また、ＦＥＴ７６１のソース端子は、抵抗器７４３、Ｆ
ＥＴ７４１　　（ドレイン・ソース間）を介してキアバ
シタ７５１の一方端に接続されている。

ＦＥＴ７６３のソース端子は、抵抗器７４５を介してキ
アパシタ７５１の他方端に接続されている。

供給される入力信号Ｖｉｎは前置駆動回路７８１によっ
て増幅され、入力信号Ｖｉｎと同位相の信号がＦＥＴ７
６１のゲート端子に、逆位相の信号がＦＥＴ７６３のゲ
ート端子に供給される。これによって、互いに位相の反
転した信号が抵抗器７４３．７４５のそれぞれの一方端
に供給され、第７図に示した信号源７３１，７３３と等
価的な機能を果たすことができる。

また、キアパシタ７５３．’７５５は直流成分を取り除
くためのものであり、これらのキアバシタ７５３．７５
５を介することで交流成分のみが抽出される。

キアパシタ７５３の一方端（出力側）は、抵抗器７９１
を介して接地されている共に定電流源７９５に接続され
ている。この抵抗器７９１と定電流源７９５とによって
レベル設定を行なって、任意のレベルの出力信号Ｖｏｕ
Ｌを得ることができる。

同様に、キアパシタ７５５の一方端（出力側）は、抵抗
器７９３を介して接地されていると共に定電流源７９７
に接続されている。この抵抗器７９３と定電流源７９７
とによってレベル設定を行なって、任意のレベルの出力
信号Ｖｏｕｔｚを得ることができる。

尚、同レベルで位相の９０°異なる出力信号Ｖｏｕｔ、
とＶｏｕｔｔとを得る場合には、抵抗器７９１と７９３
の抵抗値を等しくする。

第８図に示したＲＣ位相回路は、第７図におけるＦＥＴ
７１１を抵抗器７４３．ＦＥＴ７４１に、ＦＥＴ７１３
を抵抗器７４５に置き換えたものであり、したがって０
ω式（００式において抵抗値Ｒ。

を抵抗値（Ｒ３＋　Ｒｄｓ）に、抵抗値Ｒ２を抵抗値Ｒ
４に置き換える）を満たすようにして、２つの出力信号
’Ｖ　ｏｕ　ｔ　ｒとＶｏｕｔ２の位相差を９０°に保
っことが可能になる。

（ＬＬ第１実施孤 第９図に、ＲＣ位相回路の別な構成を示す。

第９図において、８１Ｌ　　８１３，８２１，８２３は
電界効果トランジスタ（ＦＥＴ）を示している。尚、他
の記号は第８図に用いたものと同じであるものとする。

第９図に示したＲＣ位相回路は、第８図に示したＲＣ位
相回路において、ＦＥＴ７６１，７４１゜抵抗器７４３
．定電流源７６５をＦＥＴ８１１゜８２１に、ＦＥＴ７
６３．抵抗器７４５．定電流源７６７をＦＥＴ８１３．
８２３にそれぞれ置き換えたものである。ＦＥＴはドレ
イン・ソース間を流れる電流に応じて相互コンダクタン
スｇｍが変化する性質があり、この相互コンダクタンス
ｇｍは、 ｇｍ　＝　１　／　Ｒｇｓ　　−０７）と表される。し
たがって、 Ｒｇｓ＝１／ｇｍ　　−０８） となる。

ＦＥＴ８１２１及び８２３が電流制御用であり、このＦ
ＥＴ８２］、、８２３の各ゲート電圧（ゲー１−・ソー
ス間電圧）を制御することにより、ＦＥ”ｒ”８１］、
８１３の各ゲート・ソース間の抵抗値Ｒｇｓを制御する
ことが可能になる。

従って、第７図におけるＦＥＴ７１１及び７１３の各ド
レイン・ソース間の抵抗値Ｒｄｓを第９図におけるＦＥ
Ｔ８１１，８１３のゲート・ソース間の抵抗値Ｒｇｓに
置き換えて、００式を満たすようにする。

１ｊユ」Ｌ虹九盗例 第１０図に、ＲＣ位相回路の別な構成を示す。

第１０図において、８３１は電圧制御形可変容量キアバ
シタを、８４１，８４３は抵抗器をそれぞれ示している
。

第１０図に示したＲＣ位相回路は、第１４図のキアパシ
タ９３５を可変容量キアバシタ８３１に置き換えたもの
であり、この可変容量キアバシタ８３１のギアバシタン
スＣを制御することにより、００）式を満たすようにす
る。

尚、上述した第７図〜第１（）図のそれぞれ（１，′″
′示したＲＣ位相回路は、第３図〜第５図の移相器に適
用することが可能である。

■、てい　　　の　　　び 次に、上述した移相器を使用した２てい倍回路について
説明する。

第１１図（ａ）に、本発明実施例の２てい倍回路の構成
を示すゆ 第１１図（ａ）において、９１１は入力信号に対して０
°と９０°の位相差を持つ２つの出力信号を得る移相器
である。また、９１３は２入力の排他的論理和を求める
排他的論理和ゲートである。

この移相器９１１は、第３図あるいは第４図に示した移
相器における２つの出力信号Ｖｏｕｔ＋、　Ｖｏｕｔ、
の入力信号Ｖｉｎに対する位相差を０°、９０゜とした
ものである。また、第３図、第４図のＲＣ位相回路３１
１は、第２図、第６図〜第１０図のそれぞれに示したＲ
Ｃ位相回路を考えるものとする。

また、第１１図（ｂ）に（ａ）に示した２てい倍回路の
各部の信号の状態を示す。図において、「入力信号」は
てい倍回路９１１に供給されるあるいはてい倍回路９１
１内部で発生（例えば第７図の信号源７３１，７３３で
発生）するクロック信号を、「信号Ａ」はてい倍回路９
１１の位相差０°の出力信号を、「信号Ｂ」はてい倍回
路９１１の位相差９０°の出力信号を、「２てい借出力
」は排他的論理和ゲート９１１の出力信号をそれぞれ示
している。

移相器９１１は、入力信号（クロック信号）に対して位
相差が０゛　（信号Ａ）と９０°　（信号Ｂ）の２つの
出力信号を排他的論理和ゲート９１３に供給する。排他
的論理和ゲート９１３では、これらの２入力の排他的論
理和を求めて出力する。この出力信号は、第１１図（ｂ
）に示すように入力信号の周波数を２倍にした２てい借
出力となる。

この移相器９１１は、入力信号の周波数変化に関わらず
常に位相差が０°と９０゛の２つの出力信号を得ること
ができる。従って、入力信号の周波数変化に追従可能な
２てい倍回路を構成することが可能になる。

〔発明の効果〕

請求項１の発明によれば、ＲＣ位相回路内の可変容量性
素子あるいは可変抵抗素子を、入力信号に対し出力信号
のレベルが一定の比率になるように制御するすることに
より、入力信号の周波数変化に対しても移相器の出力信
号の位相シフト量を一定に維持することが可能になる。

請求項２及び請求項３の発明によれば、２つの出力信号
の位相差を決定する２つの抵抗素子と２つの容量性素子
の中で、２つの容量性素子の少なくとも一方を可変容量
性素子で構成し、あるいは２つの抵抗素子の少なくとも
一方を可変抵抗素子で構成し、この可変容量性素子の容
量あるいは可変抵抗素子の抵抗値を、２つの出力信号の
位相差に応じて制御することにより、入力信号の周波数
変化に対しても移相器の出力信号の位相シフト量を一定
に維持することが可能になる。

請求項４及び請求項５の発明によれば、２つの出力信号
の位相差を決定する２つの抵抗素子と１つの容量性素子
の中で、２つの抵抗素子の少なくとも一方を可変抵抗素
子で構成し、あるいは容量性素子を可変容量性素子で構
成し、この可変容量性素子の容量あるいは可変抵抗素子
の抵抗値を、２つの出力信号の位相差に応じて制御する
ことにより、入力信号の周波数変化に対しても移相器の
出力信号の位相シフト量を一定に維持することが可能に
なる。

また、請求項６の発明によれば、位相差が９０゜の２つ
の出力信号を請求項２乃至請求項５の移相器から出力し
、この２つの出力信号の排他的論理和を得ることにより
、入力信号の周波数変化に容易に追随可能なてい倍回路
を実現することができる。

【図面の簡単な説明】

第１図は本発明の移相器、てい倍回路の原理ブロック図
、 第２図は本発明の一実施例によるＲＣ位相回路の構成図
、 第３図は実施例の移相器の構成図、 第４図は実施例の移相器の構成図、 第５図は実施例の移相器を適用したＯ’−３６０゜位相
可変回路のブロック図、 第６図は実施例のＲＣ位相回路の構成図、第７図は実施
例のＲＣ位相回路の構成図、第８図は実施例のＲＣ位相
回路の構成図、第９図は実施例のＲＣ位相回路の構成図
、第１０図は実施例のＲＣ位相回路の構成図、第１１図
は実施例のてい倍回路の説明図、第１２図は従来例の説
明図、 第１３図は従来例の説明図、 第１４図は従来例の説明図、 第１５図は従来例の説明図、 第１６図は従来例の説明図である。 図において、 １１１はＲＣ位相回路、 １１３．１２９，１３９，１４７，１５７は比較回路、 １２１．１２５，１３１，１３５，１４１，１４３．１
５１，１５３は抵抗素子、 １２３．１２７，１３３，１３７，１４５，１５５は容
量性素子である。 （ａ） Ａ１ （ｄ　１ １弓１ （ｅ） 仔枦益の精へ図 第３図 Ｏ１呑の頂へ面 第４図 品 （シ） （Ｃ） 千た明め原理７゛０７７図 第１図 １１１ｖ）Ｘ７７ ＲＣ４ｆＬａ［ＢＫ　６ワ福ｆｊ　ｌｐコ第７図 ＲＣイ立、不目［回路の構成訝１ 第８図 ＰＣイーｈｇ　回％、、ｙ、ｂｒｆＪ 第９図 藺るＰ入力 ＲＣイ立不目〔ロ艶５７．ｉｒ図 第１０図 （ｌ：ｌ） 突ガシイ幻のＬい伶圏Ｓをの嬉臣９月図第１１図 ｑ是３１５イク′Ｊ乙り説明Ｌン］ 第１２図 虚 りしデイ引の島地口月バ］ 第１３図 従！例の林す祠図 第１４図 １メト２号６イ７フ釦名シギーロ月丁”７３第１５図

Claims (6)

【特許請求の範囲】
1. （１）可変容量性素子または可変抵抗素子を含み構成さ
   れるＲＣ位相回路（１１１）と、 前記ＲＣ位相回路（１１１）の入力信号と出力信号とが
   入力されてこの入力信号と出力信号とを比較する比較回
   路（１１３）と、 を備え、前記比較回路（１１３）は前記入力信号のレベ
   ルに対し前記出力信号のレベルが所定の比率となるよう
   に前記ＲＣ位相回路（１１１）に制御入力を与えるよう
   に構成したことを特徴とする移相器。
2. （２）一方端が入力端子に接続され、他方端が第１の出
   力端子に接続されていると共に第１の抵抗素子（１２１
   ）を介して接地されている第１の容量性素子（１２３）
   と、 一方端が接地され、他方端が第２の出力端子に接続され
   ていると共に第２の抵抗素子（１２５）を介して前記入
   力端子に接続されている第２の容量性素子（１２７）と
   、 前記第１の出力端子と前記第２の出力端子から出力され
   る２つの出力信号の位相比較を行なう比較回路（１２９
   ）と、 を備え、前記第１の容量性素子（１２３）と前記第２の
   容量性素子（１２７）の少なくとも一方を可変容量性素
   子とし、前記２つの出力信号の位相差が所定の値となる
   ように前記比較回路（１２９）からこの可変容量性素子
   に制御入力を与えるように構成したことを特徴とする移
   相器。
3. （３）一方端が接地され、他方端が第１の出力端子に接
   続されていると共に第１の容量性素子（１３３）を介し
   て入力端子に接続されている第１の抵抗素子（１３１）
   と、 一方端が前記入力端子に接続され、他方端が第２の出力
   端子に接続されていると共に第２の容量性素子（１３７
   ）を介して接地されている第２の抵抗素子（１３５）と
   、 前記第１の出力端子と前記第２の出力端子から出力され
   る２つの出力信号の位相比較を行なう比較回路（１３９
   ）と、 を備え、前記第１の抵抗素子（１３１）と前記第２の抵
   抗素子（１３５）の少なくとも一方を可変抵抗素子とし
   、前記２つの出力信号の位相差が所定の値となるように
   前記比較回路（１３９）からこの可変抵抗素子に制御入
   力を与えるように構成したことを特徴とする移相器。
4. （４）一方端が第１の出力端子に接続されていると共に
   第１の抵抗素子（１４１）を介して第１の入力端子に接
   続されており、他方端が第２の出力端子に接続されてい
   ると共に第２の抵抗素子（１４３）を介して第２の入力
   端子に接続されている可変容量性素子（１４５）と、 前記第１の出力端子と前記第２の出力端子から出力され
   る２つの出力信号の位相比較を行なう比較回路（１４７
   ）と、 を備え、前記第１の入力端子と前記第２の入力端子のそ
   れぞれに位相の反転した入力信号を供給すると共に、前
   記２つの出力信号の位相差が所定の値となるように前記
   比較回路（１４７）から前記可変容量性素子（１４５）
   に制御入力を与えるように構成したことを特徴とする移
   相器。
5. （５）一方端が第１の入力端子に接続され、他方端が第
   １の出力端子に接続されていると共に容量性素子（１５
   ５）の一方端に接続されている第１の抵抗素子（１５１
   ）と、 一方端が第２の入力端子に接続され、他方端が第２の出
   力端子に接続されていると共に前記容量性素子（１５５
   ）の他方端に接続されている第２の抵抗素子（１５３）
   と、 前記第１の出力端子と前記第２の出力端子から出力され
   る２つの出力信号の位相比較を行なう比較回路（１５７
   ）と、 を備え、前記第１の入力端子と前記第２の入力端子のそ
   れぞれに位相の反転した入力信号を供給すると共に、前
   記第１の抵抗素子（１５１）と前記第２の抵抗素子（１
   ５３）の少なくとも一方を可変抵抗素子とし、前記２つ
   の出力信号の位相差が所定の値となるように前記比較回
   路（１５７）からこの可変抵抗素子に制御入力を与える
   ように構成したことを特徴とする移相器。
6. （６）請求項２乃至請求項５の移相器の２つの出力信号
   の位相差を９０゜に制御し、この２つの出力信号の排他
   的論理和出力を得るように構成したことを特徴とするて
   い倍回路。