Nothing Special   »   [go: up one dir, main page]

JPH0227807A - Electronic circuit - Google Patents

Electronic circuit

Info

Publication number
JPH0227807A
JPH0227807A JP17850788A JP17850788A JPH0227807A JP H0227807 A JPH0227807 A JP H0227807A JP 17850788 A JP17850788 A JP 17850788A JP 17850788 A JP17850788 A JP 17850788A JP H0227807 A JPH0227807 A JP H0227807A
Authority
JP
Japan
Prior art keywords
transistors
transistor
trs
input
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17850788A
Other languages
Japanese (ja)
Inventor
Yoichi Endo
陽一 遠藤
Takashi Matsui
松井 孝至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17850788A priority Critical patent/JPH0227807A/en
Publication of JPH0227807A publication Critical patent/JPH0227807A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To reduce the mirror capacity and to improve the frequency characteristic by applying emitter follower amplification to an output signal with a small amplitude and in phase with an input signal by the 5th and 6th transistors(TRs) and driving the 3rd and 4th TRs respectively. CONSTITUTION:Bases of the 3rd and 4th TRs Q6, Q7 provided respectively to collectors of two input TRs 1st, 2nd TRs Q1, Q2 forming a differential pair are parted from ground to apply biasing. An output signal with a small amplitude and in phase to the input signal is fed to each base from the 5th and 6th TRs Q8, Q9 with emitter follower amplification respectively. Thus, the gain of the two input TRs Q1, Q2 is less than the unity at least, the mirror capacitance based on the collector junction capacitance is reduced and a differential amplifier with a broad band whose frequency characteristic is improved is obtained.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術        (第3〜5図)発明が解決
しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例    (第1.2図)発明の効果 〔概要〕 電子回路に関し、 ミラー容量を極めて小さくして周波数特性を向上させる
ことのできる差動増幅回路を提供することを目的とし、 エミッタを共通に接続して差動対を構成し、それぞれの
ベースには入力信号差が入力される第1、第2のトラン
ジスタと、各エミッタが前記第1、第2のトランジスタ
のコレクタにそれぞれ接続され、各コレクタ側は抵抗を
介して電源電圧及び第1、第2の出力端子に接続され、
ベースはそれぞれダイオードを介して接地された第3、
第4のトランジスタと、前記第3、第4のトランジスタ
のベースにそれぞれ接続されたエミッタと、電源電圧に
接続されたコレクタを有し、各ベースは、前記第3、第
4のトランジスタのコレクタ側から前記第1、第2のト
ランジスタの入力信号と同相でかつ小振幅の出力信号を
それぞれ受ける第5、第6のトランジスタと、を備え、
前記入力信号と同相でかつ小振幅の出力信号を前記第5
、第6のトランジスタでエミッタホロワ増幅して第3、
第4のトランジスタをそれぞれ駆動することにより、第
1、第2のトランジスタの利得を少なくとも1未満とし
てそのミラー容量を小さくするように構成する。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Prior Art (Figures 3 to 5) Problems to be Solved by the Invention Examples of Means and Actions for Solving the Problems An Embodiment of the Invention ( Figure 1.2) Effects of the invention [Summary] The purpose of this invention is to provide a differential amplifier circuit for electronic circuits that can extremely reduce mirror capacitance and improve frequency characteristics. First and second transistors forming a differential pair, each having its base connected to the input signal difference, each emitter connected to the collector of the first and second transistor, and each collector side connected to the power supply voltage and the first and second output terminals via a resistor,
a third whose base is grounded through a diode, respectively;
a fourth transistor, an emitter connected to the bases of the third and fourth transistors, and a collector connected to a power supply voltage; each base is connected to the collector side of the third and fourth transistors; fifth and sixth transistors each receiving an output signal of small amplitude and in phase with the input signal of the first and second transistors,
The fifth output signal is in phase with the input signal and has a small amplitude.
, the emitter follower is amplified by the sixth transistor, and the third,
By driving each of the fourth transistors, the gain of the first and second transistors is at least less than 1, and the mirror capacitance thereof is reduced.

〔産業上の利用分野〕[Industrial application field]

本発明は、電子回路に係り、詳しくは低入力容量の広帯
域差動増幅を行う電子回路に関する。
The present invention relates to an electronic circuit, and more particularly to an electronic circuit that performs wideband differential amplification with low input capacitance.

二つの入力信号差を増幅する差動増幅回路はペアとなる
トランジスタの平衡がよ(とれるために、広帯域の増幅
器として、例えばビデオアンプ、磁気ヘッド用のアンプ
等に広(用いられている。バイポーラトランジスタを用
いた集積回路において、雑音特性のよい差動増幅回路を
実現するには差動入力のトランジスタのベース抵抗を小
さくする必要があり、そのため微細化プロセスが用いら
れているが、それでもトランジスタの形状は他の素子に
比較して5〜6倍の大きな形状になる。そのため、この
ような大きなトランジスタを入力段の差動増幅回路に用
いた場合、このトランジスタに寄生する容量が大きくな
り、その対策が重要となっている。
A differential amplifier circuit that amplifies the difference between two input signals has a well-balanced pair of transistors, so it is widely used as a wideband amplifier, such as in video amplifiers and amplifiers for magnetic heads.Bipolar In integrated circuits using transistors, in order to realize a differential amplifier circuit with good noise characteristics, it is necessary to reduce the base resistance of the differential input transistors, and miniaturization processes are used for this purpose. The shape is 5 to 6 times larger than other elements. Therefore, when such a large transistor is used in the input stage differential amplifier circuit, the parasitic capacitance of this transistor increases, and its Countermeasures are important.

〔従来の技術〕[Conventional technology]

従来のこの種の差動増幅回路としては、例えば第3図に
示すような第1の回路がある。同図において、トランジ
スタQ、、Q、のベースには入力1.2がそれぞれ印加
され、二つの入力信号差は負荷である抵抗3.4を介し
て取り出される。なお、5は電流源である。この場合、
入力端子に加わる信号のへ〇倍の信号が出力され、利得
A(1は次式■で表される。
As a conventional differential amplifier circuit of this type, there is a first circuit as shown in FIG. 3, for example. In the figure, input 1.2 is applied to the bases of transistors Q, , Q, respectively, and the difference between the two input signals is taken out via resistor 3.4, which is a load. Note that 5 is a current source. in this case,
A signal that is 0 times as large as the signal applied to the input terminal is output, and the gain A (1 is expressed by the following formula (■).

また、図中に示すように入力lに対してトランジスタQ
、の出力は逆相、トランジスタQ、の出力は同相の関係
にあり、入力2についてもトランジスタQ1の出力との
関係は同様である。
Also, as shown in the figure, for input l, transistor Q
The outputs of , are in reverse phase, and the outputs of transistor Q are in phase, and the relationship between input 2 and the output of transistor Q1 is the same.

ここで、上記のような差動増幅回路に用いられるnpn
トランジスタに寄生する容量としては次の各種のものが
ある。
Here, the npn used in the differential amplifier circuit as described above
There are various types of capacitance parasitic to transistors as follows.

(イ)ベース・エミッタ間容量:CB CIE−CIlF+CJffi 但し、C□; 拡散容量 C7区:エミッタ接合容量 (ロ)コレクタ・ベース間容!: CJ CCJC:コ
レクタ接合容量 (ハ)コレ°クタ・アース間容量:ccsCcs:コレ
クタ基板間容量 e 但し、RL :負荷抵抗3.4の値 r−:トランジスタQ、、Q、のエミッタ抵抗 〔発明が解決しようとする課題〕 しかしながら、このような従来の差動増幅回路にあって
は、前述のように、トランジスタを集積化した場合に他
の素子より形状が大きいから、上記名容量が高周波特性
に影響を与えることとなり、特に接合容量CJcについ
ては、この増幅量がA。
(a) Base-emitter capacitance: CB CIE-CIF+CJffi However, C□; Diffusion capacitance C7 section: Emitter junction capacitance (b) Collector-base capacitance! : CJ CCJC: Collector junction capacitance (c) Collector-earth capacitance: ccsCcs: Collector-substrate capacitance e However, RL: Value of load resistance 3.4 r-: Emitter resistance of transistor Q, Q, [Invention] However, in such conventional differential amplifier circuits, as mentioned above, when transistors are integrated, their size is larger than other elements, so the above-mentioned capacitance has a high frequency characteristic. Especially for the junction capacitance CJc, this amplification amount is A.

倍の増幅度をもつとき、CJCが出力から入力への帰還
容量となり、等価的には(1+A* )CJcの容量が
単独に入ったようにみえ(ミラー容量となる)、周波数
特性に最も大きな影響を与えている。
When the amplification factor is doubled, CJC becomes the feedback capacitance from the output to the input, and equivalently, it looks like (1+A*) CJc capacitance is included alone (becomes a Miller capacitance), which has the largest effect on frequency characteristics. It's having an impact.

したがって、雑音特性を重視すると、高周波までフラッ
トな伝達特性が得られないという問題点があった。
Therefore, if emphasis is placed on noise characteristics, there is a problem in that flat transfer characteristics cannot be obtained up to high frequencies.

ここで、ミラー容量について説明すると、第4図(a)
に示すエミッタ接地トランジスタQ、では、ベース・コ
レクタ間の容量CJCは等価的にはベース・アース間の
容量として第4図(b)に示すように、(1+A*)C
JCにみえる。なお、6は負荷抵抗である。したがって
、第3図の差動増幅回路において増幅度A、がAm −
100,200倍と大きいときは極めて大きなミラー容
量となる。
Here, to explain the mirror capacity, Fig. 4(a)
In the emitter-grounded transistor Q shown in Figure 4(b), the base-collector capacitance CJC is equivalently expressed as (1+A*)C
Looks like JC. Note that 6 is a load resistance. Therefore, in the differential amplifier circuit of FIG. 3, the amplification degree A is Am −
When it is 100,200 times larger, the mirror capacity becomes extremely large.

一方、コレクタ接合容量CJcの影響を少なくする方法
として使われて第2の回路もあり、第5図のように示さ
れる。この回路はカスコード接続を差動増幅器に適用し
た広帯域増幅回路であり、トランジスタQI、Q富と抵
抗3.4との間にカスコード接続されたトランジスタQ
a 、Q、をそれぞれ介挿している。この回路では、入
力端子に加わる信号のA、′倍の信号がトランジスタQ
6、Q8のコレクタ側に現れる。トランジスタQ4、Q
、はベース接地であるから r・ スタQa 、Q、のエミッタ抵抗)となる、また、出力
端子から得られる信号利得A、は (1+AI ’ ) Cac−(1+1 ) CJC”
= 2 CJC・・・・・・■ となり、第3図に示す回路より低く抑えられる。
On the other hand, there is also a second circuit used as a method of reducing the influence of the collector junction capacitance CJc, as shown in FIG. This circuit is a wideband amplifier circuit in which a cascode connection is applied to a differential amplifier, and a transistor Q is connected in cascode between transistors QI and Q and a resistor 3.4.
a and Q are inserted respectively. In this circuit, a signal A,' times the signal applied to the input terminal is transmitted to the transistor Q.
6. Appears on the collector side of Q8. Transistor Q4, Q
, is the base grounded, so the emitter resistance of r-star Qa, Q), and the signal gain A obtained from the output terminal is (1+AI') Cac-(1+1) CJC"
= 2 CJC...■, which can be kept lower than the circuit shown in FIG.

しかし、この回路においてもコレクタ接合容量を2倍未
満にすることはできず、より一層の周波数特性を得−る
ためには改善の余地がある。
However, even in this circuit, the collector junction capacitance cannot be made less than twice, and there is still room for improvement in order to obtain even better frequency characteristics.

そこで本発明は、ミラー容量を極めて小さ(して周波数
特性を向上させることのできる差動増幅回路を提供する
ことを目的としている。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a differential amplifier circuit in which the mirror capacitance can be extremely reduced (and the frequency characteristics can be improved).

〔課題を解決するための手段〕[Means to solve the problem]

本発明による電子回路は上記目的達成のため、エミッタ
を共通に接続して差動対を構成し、それぞれのベースに
は入力信号差が入力される第1、第2のトランジスタと
、各エミッタが前記第1、第2のトランジスタのコレク
タにそれぞれ接続され、各コレクタ側は抵抗を介して電
源電圧及び第1、第2の出力端子に接続され、ベースは
それぞれダイオードを介して接地された第3、第4のト
ランジスタと、前記第3、第4のトランジスタのベース
にそれぞれ接続されたエミッタと、電源電圧に接続され
たコレクタを有し、各ベースは、前記第3、第4のトラ
ンジスタのコレクタ側から前記第1、第2のトランジス
タの入力信号と同相でかつ小振幅の出力信号をそれぞれ
受ける第5、第6のトランジスタと、を備え、前記入力
信号と同相でかつ小振幅の出力信号を前記第5、第6の
トランジスタでエミッタホロワ増幅して第3、第4のト
ランジスタをそれぞれ駆動することにより、第1、第2
のトランジスタの利得を少なくとも1未満としてそのミ
ラー容量を小さ(するように構成している。
In order to achieve the above object, the electronic circuit according to the present invention configures a differential pair by connecting the emitters in common, and has first and second transistors to which the input signal difference is input to the bases of each, and each emitter. A third transistor is connected to the collectors of the first and second transistors, each collector side is connected to the power supply voltage and the first and second output terminals via a resistor, and the base is grounded via a diode. , a fourth transistor, an emitter connected to the bases of the third and fourth transistors, and a collector connected to the power supply voltage, each base being connected to the collector of the third and fourth transistors. fifth and sixth transistors each receiving an output signal of small amplitude and in phase with the input signal of the first and second transistors from the side, and outputting an output signal of small amplitude and in phase with the input signal. By amplifying the emitter follower with the fifth and sixth transistors and driving the third and fourth transistors, respectively, the first and second
The gain of the transistor is at least less than 1, and the mirror capacitance thereof is made small.

〔作用〕[Effect]

本発明では、差動対を構成する2つの入力トランジスタ
(第1、第2のトランジスタ)のコレクタ側にそれぞれ
設けられた第3、第4のトランジスタのベースがグラン
ドから離れてバイアスがかかるようになっており、各ベ
ースには入力信号と同相でかつ小振幅の出力信号が第5
、第6のトランジスタに゛よりエミッタホロワ増幅され
てそれぞれ印加される。
In the present invention, the bases of the third and fourth transistors provided on the collector sides of the two input transistors (first and second transistors) constituting the differential pair are biased away from the ground. Each base has a fifth output signal that is in phase with the input signal and has a small amplitude.
, are applied to the sixth transistor after being emitter follower amplified.

したがって、2つの入力トランジスタの利得が少なくと
も1未満となって、そのミラー容量が極めて小さくなり
、周波数特性が向上する。
Therefore, the gains of the two input transistors are at least less than 1, their mirror capacitances are extremely small, and the frequency characteristics are improved.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.

第1.2図は本発明に係る電子回路の一実施例を示す図
である0本実施例の説明に当たり、従来例と同一構成部
分には同一番号を符す、まず、構成を説明する。第1図
において、差動入力のトランジスタQI、Ch(第1、
第2のトランジスタに相当)のコレクタ側にはそれぞれ
トランジスタQ=、Qt(第3、第4のトランジスタに
相当)が介挿され、トランジスタQ、 SQ、のコレク
タ側はそれぞれ抵抗11.12および抵抗13.14を
介して電源VCCに接続され、トランジスタQ、 、Q
FIG. 1.2 is a diagram showing an embodiment of an electronic circuit according to the present invention. In explaining this embodiment, the same components as in the conventional example are denoted by the same numbers. First, the structure will be explained. In FIG. 1, differential input transistors QI, Ch (first,
Transistors Q= and Qt (corresponding to the third and fourth transistors) are inserted on the collector sides of the transistors (corresponding to the second transistor), respectively, and a resistor 11.12 and a resistor are connected to the collector sides of the transistors Q and SQ, respectively. 13.14 is connected to the power supply VCC, and transistors Q, , Q
.

のコレクタから出力信号が取り出される。また、トラン
ジスタQ、のベースにはバイアスを安定させるためのダ
イオードD+、Dzが接続されるとともに、抵抗15を
介してトランジスタQs  (第5のトランジスタに相
当)のエミッタが接続される。
An output signal is taken out from the collector of. Further, diodes D+ and Dz for stabilizing bias are connected to the base of the transistor Q, and the emitter of a transistor Qs (corresponding to the fifth transistor) is connected via a resistor 15.

トランジスタQ、のベースには抵抗13.14の接続点
における入力lと同相の信号が印加され、トランジスタ
Q、は該同相信号をエミッタホロワ増幅してトランジス
タQ、のベースに供給する。なお、16は抵抗である。
A signal in phase with the input l at the connection point of resistors 13 and 14 is applied to the base of transistor Q, and transistor Q amplifies the in-phase signal as an emitter follower and supplies it to the base of transistor Q. Note that 16 is a resistor.

一方、トランジスタQ7のベースにもバイアスを安定さ
せるためのダイオードDs 、D4が接続されるととも
に、抵抗17を介してトランジスタQ、(第6のトラン
ジスタに相当)のエミッタが接続される。トランジスタ
Q、のベースには抵抗11.12の接続点における入力
2と同相の信号が印加され、トランジスタQ9は該同相
信号をエミッタホロワ増幅してトランジスタQ、のベー
スに供給する。なお、1日は抵抗である。
On the other hand, diodes Ds and D4 are connected to the base of the transistor Q7 to stabilize the bias, and the emitter of the transistor Q (corresponding to the sixth transistor) is connected via a resistor 17. A signal in phase with input 2 at the connection point of resistors 11 and 12 is applied to the base of transistor Q, and transistor Q9 emitter-follower amplifies the in-phase signal and supplies it to the base of transistor Q. Note that the first day is resistance.

以上の構成において、差動入力が図示の信号波形でトラ
ンジスタQs 、Q、のベースに供給されると、各部の
信号波形は図示のように変化する。゛このとき、入力l
と同相の信号はトランジスタQ、のコレクタ側に現れ、
この信号は抵抗13.14によって分割されトランジス
タQ、のベースに加えられる。これにより、トランジス
タQ、が入力1の同相の信号をエミッタホロワ増幅して
トランジスタQ、のベースに供給することとなる。した
がって、入力1の振幅が大きいときはトランジスタQ−
に流れる電流が大きく、トランジスタQ、のコレクタ側
に現れる振幅を入力信号より小さくできる。これは、ト
ランジスタQ、の増幅度をA。
In the above configuration, when the differential input is supplied to the bases of the transistors Qs and Q with the signal waveform shown in the figure, the signal waveform of each part changes as shown in the figure.゛At this time, input l
A signal in phase with appears on the collector side of transistor Q,
This signal is divided by resistors 13 and 14 and applied to the base of transistor Q. As a result, the transistor Q amplifies the in-phase signal of the input 1 as an emitter follower and supplies it to the base of the transistor Q. Therefore, when the amplitude of input 1 is large, transistor Q-
The current flowing through the transistor Q is large, and the amplitude appearing on the collector side of the transistor Q can be made smaller than the input signal. This means that the amplification degree of transistor Q is A.

とすると、A、く1となることを意味しており、この現
象はトランジスタQ!についても同様である。
This means that A, ku1, and this phenomenon occurs when the transistor Q! The same applies to

Ao<1となることによりミラー容量は(1+Ao  
)  CJC< 2  Cxc   ・・・・・・■と
なり、第4図に示した従来例の回路よりも格段と小さく
することができる。なお、■式に基づくミラー容量の値
は抵抗11.12又は、抵抗13.14の抵抗値の選定
により同相帰還信号のレベルを調節することで変えるこ
とができる。一方、出力端子における利得は となり従来と変わらず、低下することはない、その結果
、周波数特性に最も影響を及ぼすコレクタ接合容量CJ
Cによるミラー容量の値が小さくなるため、第2図に示
すように高周波帯域まで周波数特性のよい広帯域の差動
増幅回路を得ることができる。なお、第2図中、第1の
従来例とは第3図に示した第1の回路をいい、第2の従
来例とは第5図に示した第2の回路をいう、その結果、
低雑音化を達成して入力トランジスタを大きなパターン
とした場合でも、周波数特性のよい増幅器が実現できる
Since Ao<1, the mirror capacity becomes (1+Ao
) CJC<2 Cxc . . .■, and the circuit can be made much smaller than the conventional circuit shown in FIG. Note that the value of the Miller capacitance based on the equation (2) can be changed by adjusting the level of the common mode feedback signal by selecting the resistance value of the resistor 11.12 or the resistor 13.14. On the other hand, the gain at the output terminal remains the same as before and does not decrease.As a result, the collector junction capacitance CJ that has the most influence on the frequency characteristics
Since the value of the Miller capacitance due to C is reduced, a wideband differential amplifier circuit with good frequency characteristics up to a high frequency band can be obtained as shown in FIG. In FIG. 2, the first conventional example refers to the first circuit shown in FIG. 3, and the second conventional example refers to the second circuit shown in FIG. 5. As a result,
Even if low noise is achieved and the input transistors have a large pattern, an amplifier with good frequency characteristics can be realized.

〔効果〕〔effect〕

本発明によれば、コレクタ接合容量に基づ(ミラー容量
の値を極めて小さくすることができ、周波数特性を格段
と向上させた広帯域の差動増幅回路を得ることができる
According to the present invention, it is possible to obtain a wideband differential amplifier circuit based on the collector junction capacitance (the value of the Miller capacitance can be made extremely small, and the frequency characteristics are significantly improved).

【図面の簡単な説明】[Brief explanation of the drawing]

第1.2図は本発明に係る電子回路の一実施例を示す図
であり、 第1図はその回路図、 第2図はその周波数特性を示す図、 第3図は従来の差動増幅回路の第1の例を示す回路図、 第4図はミラー容量を説明するための図、第5図は従来
の差動増幅回路の第2の例を示す回路図である。 Q。 9口 Q。 Q。 Q。 (第1、第2の ・・・・・・トランジスタ トランジスタ) ・・・・・・トランジスタ トランジスタ) ・・・・・・トランジスタ(第5、第6のトランジスタ
) (第3、第4の 5・・・・・・電流源、 11〜18・・・・・・抵抗、 D、、D、・・・・・・ダイオード。 −勉到q同塵拠降1飢示γ闘 第2図 S・電涜、沸 1/、1g・為抗・ DI、 D2・グイ丁−ド 一莢廠虎ト回外圏 第1図 (α) (シ) 第 図
Figure 1.2 is a diagram showing an embodiment of the electronic circuit according to the present invention, Figure 1 is its circuit diagram, Figure 2 is a diagram showing its frequency characteristics, and Figure 3 is a conventional differential amplifier. FIG. 4 is a circuit diagram showing a first example of the circuit; FIG. 4 is a diagram for explaining Miller capacitance; FIG. 5 is a circuit diagram showing a second example of a conventional differential amplifier circuit. Q. 9 Q. Q. Q. (1st, 2nd...transistor transistor)......transistor transistor)......transistor (5th, 6th transistor) (3rd, 4th transistor) ...Current source, 11 to 18...Resistor, D,,D,...Diode. Electric sacrilege, boiling 1/, 1g, taming, DI, D2, Gui Ding-do, one shell, the supinated sphere, Fig. 1 (α) (shi) Fig.

Claims (1)

【特許請求の範囲】 エミッタを共通に接続して差動対を構成し、それぞれの
ベースには入力信号が入力される第1、第2のトランジ
スタと、 各エミッタが前記第1、第2のトランジスタのコレクタ
にそれぞれ接続され、各コレクタ側は抵抗を介して電源
電圧及び第1、第2の出力端子に接続され、ベースはそ
れぞれダイオードを介して接地された第3、第4のトラ
ンジスタと、 前記第3、第4のトランジスタのベースにそれぞれ接続
されたエミッタと、電源電圧に接続されたコレクタを有
し、各ベースは、前記第3、第4のトランジスタのコレ
クタ側から前記第1、第2のトランジスタの入力信号と
同相でかつ小振幅の出力信号をそれぞれ受ける第5、第
6のトランジスタと、を備え、 前記入力信号と同相でかつ小振幅の出力信号を前記第5
、第6のトランジスタでエミッタホロワ増幅して第3、
第4のトランジスタをそれぞれ駆動することにより、 第1、第2のトランジスタの利得を少なくとも1未満と
してそのミラー容量を小さくするように構成されている
ことを特徴とする電子回路。
[Claims] First and second transistors whose emitters are commonly connected to form a differential pair, each having an input signal inputted to its base; third and fourth transistors each connected to the collector of the transistor, each collector side connected to a power supply voltage and the first and second output terminals via a resistor, and the base thereof each connected to ground via a diode; It has an emitter connected to the bases of the third and fourth transistors, and a collector connected to a power supply voltage, and each base is connected from the collector side of the third and fourth transistors to the first and fourth transistors. fifth and sixth transistors each receiving an output signal that is in phase with the input signal of the second transistor and has a small amplitude;
, the emitter follower is amplified by the sixth transistor, and the third,
An electronic circuit characterized in that the gain of the first and second transistors is at least less than 1 to reduce the mirror capacitance of the first and second transistors by respectively driving the fourth transistor.
JP17850788A 1988-07-18 1988-07-18 Electronic circuit Pending JPH0227807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17850788A JPH0227807A (en) 1988-07-18 1988-07-18 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17850788A JPH0227807A (en) 1988-07-18 1988-07-18 Electronic circuit

Publications (1)

Publication Number Publication Date
JPH0227807A true JPH0227807A (en) 1990-01-30

Family

ID=16049676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17850788A Pending JPH0227807A (en) 1988-07-18 1988-07-18 Electronic circuit

Country Status (1)

Country Link
JP (1) JPH0227807A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453718A (en) * 1993-09-24 1995-09-26 Mitsubishi Denki Kabushiki Kaisha Differential amplifier for reducing input capacitance without deterorating noise characteristics
US6452422B1 (en) 1999-05-28 2002-09-17 Nec Corporation Interface circuit and operating method thereof
WO2005074126A1 (en) * 2004-01-29 2005-08-11 Koninklijke Philips Electronics N.V. Switching cascode driver configuration
WO2012137290A1 (en) * 2011-04-04 2012-10-11 三菱電機株式会社 Bandwidth-variable amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453718A (en) * 1993-09-24 1995-09-26 Mitsubishi Denki Kabushiki Kaisha Differential amplifier for reducing input capacitance without deterorating noise characteristics
US6452422B1 (en) 1999-05-28 2002-09-17 Nec Corporation Interface circuit and operating method thereof
WO2005074126A1 (en) * 2004-01-29 2005-08-11 Koninklijke Philips Electronics N.V. Switching cascode driver configuration
WO2012137290A1 (en) * 2011-04-04 2012-10-11 三菱電機株式会社 Bandwidth-variable amplifier
JP5512040B2 (en) * 2011-04-04 2014-06-04 三菱電機株式会社 Bandwidth variable amplifier

Similar Documents

Publication Publication Date Title
JP3251759B2 (en) Variable gain amplifier circuit
US3914704A (en) Feedback amplifier
JP2001344559A (en) Analog multiplying circuit and variable gain amplifier circuit
JP2564719Y2 (en) Broadband amplifier circuit
JPH0227807A (en) Electronic circuit
US3267386A (en) Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback
JP3833530B2 (en) Differential amplifier
JPS5840370B2 (en) Zoufuku Cairo
JPH0527282B2 (en)
JP2698201B2 (en) Video head amplifier
JP2796348B2 (en) Output circuit
JPH06112744A (en) Gain control amplifier
JP4221131B2 (en) Variable gain amplifier circuit
JPS6330012A (en) Differential amplifier circuit
JPH089931Y2 (en) Amplifier circuit
JPH0198307A (en) Transistor amplifier
JPH05110354A (en) Amplifier circuit
JPS6212693B2 (en)
JPS6330013A (en) Amplifier circuit
JPH05175754A (en) Differential amplifier
JPH0515525U (en) Power Amplifier
JPS62115901A (en) Amplifier
JPS6351604B2 (en)
JPS5952846B2 (en) Kaheniso Cairo
JPS63269608A (en) Differential amplifier