JPH02129724A - プログラム実行方式 - Google Patents
プログラム実行方式Info
- Publication number
- JPH02129724A JPH02129724A JP28253888A JP28253888A JPH02129724A JP H02129724 A JPH02129724 A JP H02129724A JP 28253888 A JP28253888 A JP 28253888A JP 28253888 A JP28253888 A JP 28253888A JP H02129724 A JPH02129724 A JP H02129724A
- Authority
- JP
- Japan
- Prior art keywords
- program
- main memory
- processes
- auxiliary storage
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 111
- 238000011068 loading method Methods 0.000 abstract description 14
- 230000006870 function Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 4
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、計算機において大きなプログラムを実行す
る際に使用するプログラム実行方式に関し、特にプログ
ラム全体の実行を早くするためのプログラム実行方式に
関するものである。
る際に使用するプログラム実行方式に関し、特にプログ
ラム全体の実行を早くするためのプログラム実行方式に
関するものである。
従来、大きなプログラムを有するシステムにおいては、
物理的資源の有限性から、全てのプログラムを主メモリ
上に置くことは不可能であった。 このために、大きなプログラムを処理する場合には、プ
ログラムを幾つかの独立したプロセスに分割し、この分
割プロセスを順次処理することにより、一つの大きな機
能プログラム処理を実行している。 ここで、各分割プロセスは、プロセス生成用システムコ
ールによって、ＨＤ（ハードディスク）及びＦＤ（フロ
ッピディスク）等の補助記憶装置から主メモリ上にロー
ドされた後に実行される。 第３図は、この分割プロセスのロードを説明するための
図であって、■は現在実行中のプロセス、２はこのプロ
セスｌが発行するシステムコールによって、主メモリ上
にロードされた後に実行されるプロセスである。 次に、この第３図に示すプログラム実行方式の動作を第
４図に示す流れ図を用いて説明する。スタートされると
、まずステップＳＴＩにおいて、プロセス１によるシス
テムコールの発行が実行される。次に、ステップＳＴ２
においては、システムソフトＯ３が補助記憶装置に格納
されているプロセス２を主メモリにロードする為のメモ
リエリア確保処理を実行する。次に、ステップＳＴ３に
おいては、プロセス２が格納されているファイルを補助
記憶装置から、先にメモリエリアが確保されている主メ
モリ上に読み込む。このようにして、プロセス２が主メ
モリに格納されると、プロセス１の実行後にステップＳ
Ｔ４においてプロセス２が実行される。このようにして
、複数のプロセスによって構成されるプログラムの各プ
ロセスが順次実行されることにより、プログラムの処理
が完了することになる。 （発明が解決しようとする課題］ 従来のプログラム実行方式は以上のように構成されてい
るので、１個のプロセスから次のプロセスを起動する時
に主メモリにプロセスのファイルをロードする必要が生
ずる。この結果、プロセスの起動に時間がかかり、大き
なプログラムを実行するプロセスを迅速に起動すること
ができない問題点を有している。尚、近似技術として、
「解析マルチタスク」 （佐々木茂著、昭和３６年１月
発行、ＣＱ出版株式会社）がある。 この発明は上記のような問題点を解消するためになされ
たもので、複数のプロセスによって構成されている大き
なプログラムの処理時に、あるプロセスから次のプロセ
スへの移行を早くして、プログラム全体の実行を迅速に
したプログラム実行方式を得ることを目的とする。
物理的資源の有限性から、全てのプログラムを主メモリ
上に置くことは不可能であった。 このために、大きなプログラムを処理する場合には、プ
ログラムを幾つかの独立したプロセスに分割し、この分
割プロセスを順次処理することにより、一つの大きな機
能プログラム処理を実行している。 ここで、各分割プロセスは、プロセス生成用システムコ
ールによって、ＨＤ（ハードディスク）及びＦＤ（フロ
ッピディスク）等の補助記憶装置から主メモリ上にロー
ドされた後に実行される。 第３図は、この分割プロセスのロードを説明するための
図であって、■は現在実行中のプロセス、２はこのプロ
セスｌが発行するシステムコールによって、主メモリ上
にロードされた後に実行されるプロセスである。 次に、この第３図に示すプログラム実行方式の動作を第
４図に示す流れ図を用いて説明する。スタートされると
、まずステップＳＴＩにおいて、プロセス１によるシス
テムコールの発行が実行される。次に、ステップＳＴ２
においては、システムソフトＯ３が補助記憶装置に格納
されているプロセス２を主メモリにロードする為のメモ
リエリア確保処理を実行する。次に、ステップＳＴ３に
おいては、プロセス２が格納されているファイルを補助
記憶装置から、先にメモリエリアが確保されている主メ
モリ上に読み込む。このようにして、プロセス２が主メ
モリに格納されると、プロセス１の実行後にステップＳ
Ｔ４においてプロセス２が実行される。このようにして
、複数のプロセスによって構成されるプログラムの各プ
ロセスが順次実行されることにより、プログラムの処理
が完了することになる。 （発明が解決しようとする課題］ 従来のプログラム実行方式は以上のように構成されてい
るので、１個のプロセスから次のプロセスを起動する時
に主メモリにプロセスのファイルをロードする必要が生
ずる。この結果、プロセスの起動に時間がかかり、大き
なプログラムを実行するプロセスを迅速に起動すること
ができない問題点を有している。尚、近似技術として、
「解析マルチタスク」 （佐々木茂著、昭和３６年１月
発行、ＣＱ出版株式会社）がある。 この発明は上記のような問題点を解消するためになされ
たもので、複数のプロセスによって構成されている大き
なプログラムの処理時に、あるプロセスから次のプロセ
スへの移行を早くして、プログラム全体の実行を迅速に
したプログラム実行方式を得ることを目的とする。
この発明にかかるプログラムロード方式は、中央演算処
理部（以下、ＣＰＵと称す）に負担をかけずに補助記憶
装置から主メモリにプログラムを転送するダイレクトメ
モリアクセス装置（以下、Ｄ Ｍ Ａ装置と称す）を設
けると共に、１つの機能プログラムを幾つかの独立した
プロセスに分けてこの各プロセスのロード情報を記憶し
、かつプログラムの先頭のロジック群を持つ先頭のプロ
セスを主メモリ上に置くと共に、他のプロセスを補助記
憶装置に置き、先頭のプロセスを実行しつつ、他のプロ
セスを補助記憶装置から主メモリ上にロードするもので
ある。
理部（以下、ＣＰＵと称す）に負担をかけずに補助記憶
装置から主メモリにプログラムを転送するダイレクトメ
モリアクセス装置（以下、Ｄ Ｍ Ａ装置と称す）を設
けると共に、１つの機能プログラムを幾つかの独立した
プロセスに分けてこの各プロセスのロード情報を記憶し
、かつプログラムの先頭のロジック群を持つ先頭のプロ
セスを主メモリ上に置くと共に、他のプロセスを補助記
憶装置に置き、先頭のプロセスを実行しつつ、他のプロ
セスを補助記憶装置から主メモリ上にロードするもので
ある。
この発明においては、１つの機能を実現する為のプログ
ラムに起動がかかると、先頭のプロセスが実行される。 先頭のプロセスにはプロセスのロード順が記憶されてい
る為に、次のプロセスがＤＭＡ転送によりＣＰＵに負担
をかけずに主メモリ上にロードされることになる。そし
て、ＣＰＵはプロセスのロード処理とは関係なくプロセ
スを実行しており、プロセス起動のシステムコールがあ
ると、既に主メモリ上にあるプロセスをロードのための
待ち時間無しに実行することになる。
ラムに起動がかかると、先頭のプロセスが実行される。 先頭のプロセスにはプロセスのロード順が記憶されてい
る為に、次のプロセスがＤＭＡ転送によりＣＰＵに負担
をかけずに主メモリ上にロードされることになる。そし
て、ＣＰＵはプロセスのロード処理とは関係なくプロセ
スを実行しており、プロセス起動のシステムコールがあ
ると、既に主メモリ上にあるプロセスをロードのための
待ち時間無しに実行することになる。
以下、この発明の一実施例を図について説明する。第１
図において、２１はプロセスを実行するＣＰＵ、２２は
主メモリ２３とプロセスが格納されている補助記憶装置
２４との間においてＤＭＡ転送を実行するＤＭＡ装置で
ある。そして、主メモリ２３の中には、色々な機能を実
現するためのプログラムが置かれているが、各プログラ
ムとも主メモリ容量の関係から、独立した幾つものプロ
セスに分かれており、そのプログラムの先頭のプロセス
のみが主メモリ上に置かれている。また、先頭プロセス
には、プロセスのロード順とプログラムのロジックが記
述されている。そして、他のプロセスは補助記憶装置２
４に格納されている。 第１図において、主メモリ２３に格納されているプログ
ラムＡ１はプログラムＡの先頭に位置する先頭プロセス
、プログラムＢｌはプログラムＢの先頭プロセスを表し
ている。また、プログラムＡｉはプログラムＡＯ１番目
のプロセスを表し、フ゛ログラムＡｎはプログラムＡＯ
ｎ番目のフ゛ロセスを表している。 次に動作について説明する。第２図はプログラムＡが実
行される時のＣＰＵ２１及びＤＭＡ装置２２の動作を示
す流れ図である。 まず、スタートされると、ステップ５ＴＩＩにおいて、
ＣＰＵ２１にプログラムＡの起動命令がかけられる。次
に、ステップ５Ｔ１２においては、プログラムへの中の
プロセス１が実行されるが、その中でプログラムＡのプ
ロセスｌ以外のプロセスを主メモリ２３上にロードする
ために、ＤＭＡ転送を発生する。 一方、このＤＭＡ転送命令を受けたＤＭＡ装置２２は、
ステップ５Ｔ１３においてプログラムへの次のプロセス
２を主メモリ上にロードする。このロードの間にも、ス
テップ５Ｔ１４に示すように、ＣＰＵ２１はＤＭＡ装置
２２とは独立に働いてプログラムのプロセス処理が実行
される。 一方、ＤＭＡ装置２２はプロセス２の主メモリ２３への
ロードが終了すると、ステップ５Ｔ１５において、ＤＭ
Ａ装置２２がＣＰＵ２１に転送処理が終了したことを割
り込み処理を使用して知らせる。割り込みを受けたＣＰ
Ｕ２１は、次にロードしなければならないプロセスが有
るかどうかをステップ５Ｔ１６において調べる。ここで
、ステップ５Ｔ１６における判断がイエスである場合に
は、ステップ５Ｔ１７に移行して、ＤＭＡ装置２２に転
送命令を送出する。ＣＰＵ２１の命令を受けたＤＭＡ装
置２２は、ステップ１日においてプログラムへのプロセ
スをロードする。 一方、ＣＰＵ２１は、ＤＭＡ装置２２によるプログラム
Ａのプロセスをロードする間においても、ステップ５Ｔ
１９に示すように、プログラムのプロセスを実行してい
る。ＤＭＡ装置２２は、主メモリ２３へのプロセスロー
ドが終了すると、ステップＳＴ２０に示すように、割り
込み処理を使用してＣＰＵ２１に転送処理が終了したこ
とを知らせる。 ＣＰｔＪ２１は、ステップ５Ｔ１９における処理を完了
すると、ステップ５Ｔ１６に移行する処理を実行する。 ステップ５Ｔ１６においては、ＣＰＵ２１がまだロード
しなければならないプロセスがあるかどうかを８周べ、
なければステップ５Ｔ２１に移行してプログラムＡの実
行を継続する。そして、プログラムへの中のプロセスが
次のプロセスに実行を要求すると、既に主メモリ２３上
にある次のプロセスに対する処理を、ロードのための待
ち時間が無い状態で実行する。 従って、かかる状態においては、１つの機能を実現する
為のプログラムに起動がかかると、先頭のプロセスが実
行される。そして、この先頭のプロセスにはプロセスの
ロード順が記憶されているために、次のプロセスがＤＭ
Ａ転送によりＣＰＵに負担をかけずに主メモリ上にロー
ドされることになる。そして、ＣＰＵはプロセスのロー
ド処理とは関係なくプロセスを実行しており、プロセス
起動のシステムコールがあると、既に主メモリ上にある
プロセスをロードのための待ち時間無しに実行すること
が可能になる。 なお、上記実施例においては、割り込み処理をハードウ
ェアーによって処理した場合について説明したが、ソフ
トウェア−によって処理しても同様な効果が得られる。
図において、２１はプロセスを実行するＣＰＵ、２２は
主メモリ２３とプロセスが格納されている補助記憶装置
２４との間においてＤＭＡ転送を実行するＤＭＡ装置で
ある。そして、主メモリ２３の中には、色々な機能を実
現するためのプログラムが置かれているが、各プログラ
ムとも主メモリ容量の関係から、独立した幾つものプロ
セスに分かれており、そのプログラムの先頭のプロセス
のみが主メモリ上に置かれている。また、先頭プロセス
には、プロセスのロード順とプログラムのロジックが記
述されている。そして、他のプロセスは補助記憶装置２
４に格納されている。 第１図において、主メモリ２３に格納されているプログ
ラムＡ１はプログラムＡの先頭に位置する先頭プロセス
、プログラムＢｌはプログラムＢの先頭プロセスを表し
ている。また、プログラムＡｉはプログラムＡＯ１番目
のプロセスを表し、フ゛ログラムＡｎはプログラムＡＯ
ｎ番目のフ゛ロセスを表している。 次に動作について説明する。第２図はプログラムＡが実
行される時のＣＰＵ２１及びＤＭＡ装置２２の動作を示
す流れ図である。 まず、スタートされると、ステップ５ＴＩＩにおいて、
ＣＰＵ２１にプログラムＡの起動命令がかけられる。次
に、ステップ５Ｔ１２においては、プログラムへの中の
プロセス１が実行されるが、その中でプログラムＡのプ
ロセスｌ以外のプロセスを主メモリ２３上にロードする
ために、ＤＭＡ転送を発生する。 一方、このＤＭＡ転送命令を受けたＤＭＡ装置２２は、
ステップ５Ｔ１３においてプログラムへの次のプロセス
２を主メモリ上にロードする。このロードの間にも、ス
テップ５Ｔ１４に示すように、ＣＰＵ２１はＤＭＡ装置
２２とは独立に働いてプログラムのプロセス処理が実行
される。 一方、ＤＭＡ装置２２はプロセス２の主メモリ２３への
ロードが終了すると、ステップ５Ｔ１５において、ＤＭ
Ａ装置２２がＣＰＵ２１に転送処理が終了したことを割
り込み処理を使用して知らせる。割り込みを受けたＣＰ
Ｕ２１は、次にロードしなければならないプロセスが有
るかどうかをステップ５Ｔ１６において調べる。ここで
、ステップ５Ｔ１６における判断がイエスである場合に
は、ステップ５Ｔ１７に移行して、ＤＭＡ装置２２に転
送命令を送出する。ＣＰＵ２１の命令を受けたＤＭＡ装
置２２は、ステップ１日においてプログラムへのプロセ
スをロードする。 一方、ＣＰＵ２１は、ＤＭＡ装置２２によるプログラム
Ａのプロセスをロードする間においても、ステップ５Ｔ
１９に示すように、プログラムのプロセスを実行してい
る。ＤＭＡ装置２２は、主メモリ２３へのプロセスロー
ドが終了すると、ステップＳＴ２０に示すように、割り
込み処理を使用してＣＰＵ２１に転送処理が終了したこ
とを知らせる。 ＣＰｔＪ２１は、ステップ５Ｔ１９における処理を完了
すると、ステップ５Ｔ１６に移行する処理を実行する。 ステップ５Ｔ１６においては、ＣＰＵ２１がまだロード
しなければならないプロセスがあるかどうかを８周べ、
なければステップ５Ｔ２１に移行してプログラムＡの実
行を継続する。そして、プログラムへの中のプロセスが
次のプロセスに実行を要求すると、既に主メモリ２３上
にある次のプロセスに対する処理を、ロードのための待
ち時間が無い状態で実行する。 従って、かかる状態においては、１つの機能を実現する
為のプログラムに起動がかかると、先頭のプロセスが実
行される。そして、この先頭のプロセスにはプロセスの
ロード順が記憶されているために、次のプロセスがＤＭ
Ａ転送によりＣＰＵに負担をかけずに主メモリ上にロー
ドされることになる。そして、ＣＰＵはプロセスのロー
ド処理とは関係なくプロセスを実行しており、プロセス
起動のシステムコールがあると、既に主メモリ上にある
プロセスをロードのための待ち時間無しに実行すること
が可能になる。 なお、上記実施例においては、割り込み処理をハードウ
ェアーによって処理した場合について説明したが、ソフ
トウェア−によって処理しても同様な効果が得られる。
以上のように、この発明によればＣＰｔＪに負担をかけ
ずに補助記憶装置から主メモリにプロセスを転送するＤ
ＭＡ装置を設けると共に、１つの機能プログラムを実行
する為にこのプログラムを幾つかの独立したプロセスに
分け、そのプロセスのロード情報を記憶した先頭のプロ
セスを主メモリ上に置くことにより、プロセスのロード
をプロセスの実行に対して並列に行えるように構成した
ものであるために、独立した幾つかのプロセスで構成さ
れる大きなプログラムを、プロセスをロードするための
待ち時間無しに実行することが可能になり、これに伴っ
て全体としての処理が迅速に行える優れた効果を有する
。
ずに補助記憶装置から主メモリにプロセスを転送するＤ
ＭＡ装置を設けると共に、１つの機能プログラムを実行
する為にこのプログラムを幾つかの独立したプロセスに
分け、そのプロセスのロード情報を記憶した先頭のプロ
セスを主メモリ上に置くことにより、プロセスのロード
をプロセスの実行に対して並列に行えるように構成した
ものであるために、独立した幾つかのプロセスで構成さ
れる大きなプログラムを、プロセスをロードするための
待ち時間無しに実行することが可能になり、これに伴っ
て全体としての処理が迅速に行える優れた効果を有する
。
第１図はこの発明の一実施例によるプログラム実行方式
を示すブロック図、第２図は第１図に示すプログラム実
行方式の動作を示す流れ図、第３図は従来のプログラム
実行方式を示すブロック図、第４図は第３図に示すプロ
グラム実行方式の動作を示す流れ図である。 ２１は中央演算処理部（ＣＰＵ）、２２はダイレクトメ
モリアクセス装置（ＤＭＡ装置）、２３は主メモリ、２
４は補助記憶装置。 なお、図中、同一符号は同一、または相当部分を示す。
を示すブロック図、第２図は第１図に示すプログラム実
行方式の動作を示す流れ図、第３図は従来のプログラム
実行方式を示すブロック図、第４図は第３図に示すプロ
グラム実行方式の動作を示す流れ図である。 ２１は中央演算処理部（ＣＰＵ）、２２はダイレクトメ
モリアクセス装置（ＤＭＡ装置）、２３は主メモリ、２
４は補助記憶装置。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 中央演算処理部に負担をかけずに補助記憶装置から主
メモリにプロセスを転送するダイレクトメモリアクセス
装置を設けると共に、一つの機能プログラムを実行する
為の大きなプログラムを幾つかの独立したプロセスに分
けてそのプロセスのロード情報を記憶し、かつプログラ
ムの先頭ロジック群を持つ先頭プロセスを主メモリ上に
置くと共に、他のプロセスを補助記憶装置に置くプログ
ラム管理システムにおいて、前記プログラムに起動がか
けられると、前記中央演算部による前記主メモリ上に置
かれている先頭プロセスの実行に並行して、前記ダイレ
クトメモリアクセス装置が前記補助記憶装置に置かれて
いるプロセスを前記主メモリ上にロードすることを特徴
とするプログラム実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28253888A JPH02129724A (ja) | 1988-11-10 | 1988-11-10 | プログラム実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28253888A JPH02129724A (ja) | 1988-11-10 | 1988-11-10 | プログラム実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129724A true JPH02129724A (ja) | 1990-05-17 |
Family
ID=17653768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28253888A Pending JPH02129724A (ja) | 1988-11-10 | 1988-11-10 | プログラム実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129463A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | メモリアドレス空間拡張装置 |
| JP2007065753A (ja) * | 2005-08-29 | 2007-03-15 | Fujitsu Ten Ltd | 起動方法およびナビゲーション装置 |
-
1988
- 1988-11-10 JP JP28253888A patent/JPH02129724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07129463A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | メモリアドレス空間拡張装置 |
| JP2007065753A (ja) * | 2005-08-29 | 2007-03-15 | Fujitsu Ten Ltd | 起動方法およびナビゲーション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214566A (en) | Method of synchronizing the sequence by which a variety of randomly called unrelated activities are executed in a digital processor | |
| JPS58151655A (ja) | 情報処理装置 | |
| JPH04348451A (ja) | 並列計算機 | |
| JPH02249055A (ja) | マルチプロセッサ・システムのジョブの割当方法 | |
| US5671405A (en) | Apparatus and method for adaptive logical partitioning of workfile disks for multiple concurrent mergesorts | |
| JPH02129724A (ja) | プログラム実行方式 | |
| JP2986930B2 (ja) | 対称型マルチプロセッサのタスクスケジューリング方式 | |
| JPH0115899B2 (ja) | ||
| JPH0877026A (ja) | 情報処理方法とその装置 | |
| JPS583177A (ja) | デ−タ処理方式 | |
| JPH01126738A (ja) | 多重ジョブの実行におけるデータセット競合制御方式 | |
| JP3252517B2 (ja) | 入出力制御方法および入出力制御システム | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JP3301551B2 (ja) | ソート処理機能を持つデータ処理装置 | |
| JPH0449146B2 (ja) | ||
| JPS6146545A (ja) | 入出力命令制御方法 | |
| JPS58221447A (ja) | デ−タ処理装置 | |
| JPH03201032A (ja) | 演算処理装置 | |
| JPH10171670A (ja) | タスク切り替え装置及びタスク切り替えプログラムを記録した媒体 | |
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPH113231A (ja) | ソフトウェア処理方法 | |
| JPS6330951A (ja) | 通信制御処理装置におけるデ−タ転送方式 | |
| JPH05324580A (ja) | データ処理装置 | |
| JPH0452490B2 (ja) | ||
| JPH0525341B2 (ja) |