Nothing Special   »   [go: up one dir, main page]

JPH021137A - Metallized contact for iii-v device - Google Patents

Metallized contact for iii-v device

Info

Publication number
JPH021137A
JPH021137A JP25740288A JP25740288A JPH021137A JP H021137 A JPH021137 A JP H021137A JP 25740288 A JP25740288 A JP 25740288A JP 25740288 A JP25740288 A JP 25740288A JP H021137 A JPH021137 A JP H021137A
Authority
JP
Japan
Prior art keywords
contact
layer
gate
source
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25740288A
Other languages
Japanese (ja)
Inventor
Ii C David Forgerson
シー・デイビッド・フォーガーソン・ザ・セコンド
David A Johnson
デイビッド・エイ・ジョンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Communications Inc
Original Assignee
Vitesse Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesse Semiconductor Corp filed Critical Vitesse Semiconductor Corp
Publication of JPH021137A publication Critical patent/JPH021137A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE: To reduce an area needed for contact by providing a direct short- circuit contact structure consisting of a composite metal layer and bringing a source or drain area and gate metal into ohmic contact with each other. CONSTITUTION: Direct metal contact is formed between the gate 22 and source 10 or/and drain 12 of an FFT. That is, the direct short-circuit contact is formed by an ohmic contactor 18' directly on the gate 22 and the ohmic contactor 18' and gate 22 are both patterned by etching or peeling under specific metallization and processing conditions. Consequently, a layout area is reduced and the gate and ohmic contactor for mutual contact metallization are used effectively to improve circuit density.

Description

【発明の詳細な説明】 支度立方 本発明は、GaAsデバイスのような■−Vデバイスに
関し、特に、このようなデバイスに対する改良された接
触金属化に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention relates to ■-V devices, such as GaAs devices, and more particularly to improved contact metallization for such devices.

i見弦韮 多くのデバイスの応用において、FET (電界効果ト
ランジスタ)のソース(又はドレイン、又はその両方)
をゲートに短絡することが望まれている。
In many device applications, the source (or drain, or both) of a FET (field effect transistor)
is desired to be shorted to the gate.

従前のゲート・ソース接触方法は、第1の誘電体層にあ
けられる接触穴及びソース(又はドレイン)とゲートの
間になされる実際の金属接続を必要とする。
Previous gate-to-source contact methods require a contact hole to be drilled in the first dielectric layer and an actual metal connection to be made between the source (or drain) and gate.

しかし、1つのウェーハ上にパッケージするデバイスの
密度の増加にともない、従前のアプローチは表面領域を
不適当に浪費することがわかった。したがって、所望の
接触を縮小した面積にして行う技術を開発する必要があ
る。
However, as the density of devices packaged on a single wafer increases, previous approaches have been found to inappropriately waste surface area. Therefore, there is a need to develop techniques to achieve the desired contact in a reduced area.

i班座訓j 本発明にしたがって、ウェーハ上へのに密度のデバイス
は、ゲート金属をソース(又はドレイン)金属に直接接
触することで達成される。
In accordance with the present invention, high density devices on a wafer are achieved by directly contacting the gate metal to the source (or drain) metal.

複合金属層から成る直接短絡接触構造物が設けられるが
、それはソース又はドレイン領域とゲート金属とをオー
ム接触させるものである。
A direct shorting contact structure consisting of a composite metal layer is provided that provides ohmic contact between the source or drain region and the gate metal.

ソース又はトレインと領域ゲート金属との間の直接接触
は、このような接触に必要とされた他の領域を縮小させ
、このような接触に必要とされた他の金属第2層を不要
とする。
Direct contact between the source or train and the region gate metal reduces the additional area required for such contact and eliminates the need for another metal second layer required for such contact. .

複合金属層は、ソース又はドレイン領域とゲート金属と
を接触させる金−ゲルマニウム層である第1層、及び第
171の上全体を覆う、良好な電気伝導性をもち、熱的
に安定で、電気移動に対し抵抗をもつ第2層から成る。
The composite metal layer has good electrical conductivity, is thermally stable, and covers the entire top layer 171, the first layer being a gold-germanium layer that contacts the source or drain region and the gate metal. It consists of a second layer that resists movement.

このような複合層は、他の金属化技術に存在するステッ
プカバレージの問題を回避する。
Such composite layers avoid step coverage problems present with other metallization techniques.

を   るための最 の 以下の説明はガリウムヒ素のデバイスに関するものであ
る。しかし、本発明の技術は■−■族の半導体デバイス
に応用できるものである。
The best explanation below is for gallium arsenide devices. However, the technique of the present invention can be applied to semiconductor devices of the ■-■ group.

図面の各要素について参照符号が付しである。Each element of the drawing is provided with a reference numeral.

第1及び第2図には従前の短絡接触が示されている。こ
こで、ソース及びドレイン領域10.12の各々は■−
V基板14に形成されている。チャネル頭載16がソー
ス及びドレイン領域10.12に接続されている。ソー
ス及びドレイン領域10.12は周知のように、1つの
伝導性のタイプのもので、それと反対の伝導性のタイプ
が又は半絶縁材の広い領域に形成されている。
A conventional shorting contact is shown in FIGS. 1 and 2. Here, each of the source and drain regions 10.12 is -
It is formed on the V substrate 14. A channel head 16 is connected to the source and drain regions 10.12. The source and drain regions 10.12 are, as is known, of one conductivity type, the opposite conductivity type, or formed in large areas of semi-insulating material.

ソース及びドレイン領域10.12の各々は、オーム接
触子18.20の各々と接触している。ゲート金属22
は半導体基板14とでショットキ接触を形成する。その
ゲート22はソース及びドレインの接触子18.20か
ら離れて位置している。
Each of the source and drain regions 10.12 is in contact with each of the ohmic contacts 18.20. gate metal 22
forms a Schottky contact with the semiconductor substrate 14. Its gate 22 is located remote from the source and drain contacts 18.20.

あるデバイスの応用のため、ソース10をゲート22に
短絡することが望ましい、第1及び第2図に示されてい
るように、別の金属層24が、ソース接触子18とゲー
ト22とを相互接続するために使用されている。この接
続は誘電体層26の適切な開口を形成し、金rA層24
をゲート(メタル)接触領域28にルート付けすること
により行われる。
For some device applications, it may be desirable to short the source 10 to the gate 22. As shown in FIGS. 1 and 2, another metal layer 24 interconnects the source contact 18 and gate 22. used to connect. This connection forms a suitable opening in the dielectric layer 26 and the gold rA layer 24.
This is done by routing the gate (metal) contact area 28 to the gate (metal) contact area 28.

もちろん、ドレイン又はソース及びトレインの両方をゲ
ート22に短絡するときに、同じアプローチが取られる
Of course, the same approach is taken when shorting both the drain or source and the train to the gate 22.

第1及び第2図から分かるように、従前のアプローチで
はソース10とゲート22との間の接触をなすために広
い領域が必要となる。さらに、相互接続を形成するため
に、他のレベルの金属化が必要となる。このことは、接
触金属24の付着の前に誘電体[26に開口を画成し、
エッチするという付加的処理工程を要することを意味す
る。
As can be seen in FIGS. 1 and 2, the previous approach requires a large area to make contact between source 10 and gate 22. Additionally, other levels of metallization are required to form the interconnects. This defines an opening in the dielectric [26] prior to the deposition of the contact metal 24;
This means that an additional processing step of etching is required.

本発明に従うと、必要とされた相互接続は広い面積を使
用することなく、また他のレベルの金属を必要とするこ
となく行える0本発明において、直接短絡接触が行われ
る。
In accordance with the present invention, the required interconnections can be made without using large areas or requiring other levels of metal. In the present invention, direct shorting contacts are made.

直接短絡接触の構造は、FFTのゲート22とソース1
0(又はドレイン12、もしくはその両方)との間に直
接金属接続を形成したものである。
The structure of the direct shorting contact is the gate 22 and source 1 of the FFT.
0 (or drain 12, or both).

特にMES’FET(金属−半導体FET)(これに限
定するものではない)に対し利点がある。
It is particularly advantageous for, but not limited to, MES'FETs (metal-semiconductor FETs).

そのF E Tでは、ゲート22(ショットキー接触を
形成するため)及びオーム接触子18°、20(オーム
接触を形成するため)の両方が使用されている。
In that FET, both a gate 22 (to form a Schottky contact) and an ohmic contact 18°, 20 (to form an ohmic contact) are used.

第3及び第4図に示されているように、直接短絡接触が
オーム接触子18′をゲート22に直接に重ね合わせる
ことにより形成されている。オーム接触子18°及びゲ
ート22の両方は特定の金属化及び処理条件の下で、エ
ツチングか又ははく離によりパターン形成され得る0本
発明の直接短絡接触はゲートの端に酸化スペーサ(斜線
30で示しであるもの)とともに又はそれなしで製造さ
れ得る。
As shown in FIGS. 3 and 4, a direct shorting contact is formed by superposing the ohmic contact 18' directly onto the gate 22. Both the ohmic contact 18° and the gate 22 can be patterned by etching or stripping under certain metallization and processing conditions. The direct shorting contacts of the present invention include an oxide spacer (indicated by diagonal lines 30) at the edge of the gate. can be produced with or without

直接短絡接触を形成するには、FETのレイアウトにお
いて唯一の変更のみが必要であって、いかなる他の付加
的処理工程も必要としない。
Forming a direct shorting contact requires only a single change in the FET layout and does not require any other additional processing steps.

したがって、直接短絡接触は実質的にレイアウト領域を
減少させ、相互接触金属化のためゲート及びオーム接触
子(メタル)を有効に利用することで回路密度を改良す
る。
Therefore, direct shorting contacts substantially reduce layout area and improve circuit density by making better use of gate and ohmic contacts (metal) for interconnect metallization.

他の接触金属化の利用を必要とする本発明の直接短絡接
触はついては潜在的な問題がある。
There are potential problems with the direct shorting contacts of the present invention which require the use of other contact metallizations.

周知の通り、典型的な従来の接触金属化は、半導体基板
に接触する金−ゲルマニウム合金の第1層、それに続く
その全体を覆うニッケルの第2層、及び厚い金の第3層
から成る。
As is well known, a typical conventional contact metallization consists of a first layer of gold-germanium alloy in contact with the semiconductor substrate, followed by a second layer of nickel overlying it, and a thick third layer of gold.

しかし、その発明のステップの接触子は、不十分な金属
化が行われると、ステップカバレージを悪くシ又は信頼
性を悪くするだろう、さらに、そのステップを通して大
電流が存在するだろう、その電流は、悪いステップカバ
レージがあるならば電気移動(electnomiBr
ation )により直ぐ様悪い結果に至らしめるだろ
う。
However, the inventive step contact would have poor step coverage or poor reliability if insufficient metallization was done, and furthermore, there would be large currents through the step; is an electric transfer (electnomiBr) if there is bad step coverage.
ation) will quickly lead to dire consequences.

これらの問題は、2つの層、すなわちオーム接触子を形
成するための金−ゲルマニウム合金の第1層18°a、
及びデバイスを不良にすることを妨げるための、良い電
気伝導性をもつ、熱的に安定な電気移動に抵抗性のある
金層の第2層18°bから成る新規な接触子18′を使
用することで解決される。
These problems are solved by two layers: a first layer of gold-germanium alloy 18°a to form an ohmic contact;
and the use of a novel contact 18' consisting of a second layer 18°b of a thermally stable electromigration resistant gold layer with good electrical conductivity to prevent device failure. It is solved by doing.

金−ゲルマニウム18゛aは約500−700人の厚さ
に形成される。この層の厚さは、最も低い接触抵抗を達
成するために、ソース及びドレイン接続の厚さと整合す
るように選択される。この層は従来知られているどの処
理によっても形成される。
The gold-germanium 18A is formed to a thickness of about 500-700mm. The thickness of this layer is selected to match the thickness of the source and drain connections to achieve the lowest contact resistance. This layer can be formed by any process known in the art.

次に、第2層18°bが付着される。Au−Geは、球
を形成したり(balli++gす)、電気の移動を示
したりすることが知られているので、この層を形成する
金層はこのような動作を防止する性質のものでなければ
ならない、適切な金層の例として、タングステン、窒化
タングステン(WNX、ここでXが約0.3までの範囲
という)、ケイ化タングステン(WSiに、ここでXは
約2までの範囲をいう)、他の超硬(refracto
ry)金属、超硬性ケイ化金属、超硬性窒化金属がある
。このような他の超硬金属の例としては、モリブデン、
ヂタニウムがある。さらに、プラチナ、パニジウム及び
クロムが、それらのケイ化物や他の周知のケイ化物と同
様に、第2層18″bとして利用に適している。
Next, a second layer 18°b is deposited. Since Au-Ge is known to form balls and exhibit electrical transfer, the gold layer forming this layer must have properties that prevent this behavior. Examples of suitable gold layers that should be used include tungsten, tungsten nitride (WNX, where X ranges up to about 0.3), tungsten silicide (WSi, where X ranges up to about 2), ), other carbides (refracto
ry) There are metals, superhard metal silicides, and superhard metal nitrides. Examples of other such hard metals include molybdenum,
There is ditanium. Additionally, platinum, panidium and chromium are suitable for use as the second layer 18''b, as are their silicides and other known silicides.

金属層18′a、18°bは便宜、窒素源又はケイ素源
の存在の下で形成される窒化物又はケイ化物として、ス
パッタリングにより付着される。または、他の材料を付
着するために蒸着によってもよい。
Metal layers 18'a, 18[deg.]b are conveniently deposited by sputtering as nitrides or silicides formed in the presence of a nitrogen or silicon source. Alternatively, other materials may be deposited by vapor deposition.

第2rr318°bハ約800−1,000人ノ[II
[][7]厚す4:付着される。第27118°bの最
小厚は、許容されるシート抵抗及びステップカバレージ
の関連により決定される。その最大厚はパターン化性能
によって決定される。より厚い層は、エツチングにしろ
、はく離(life−oH)にしろパターン化をより困
難にする。
Approximately 800-1,000 people [II
[] [7] Thickness 4: Attached. The minimum thickness of the 27118°b is determined by the relationship between allowable sheet resistance and step coverage. Its maximum thickness is determined by patterning performance. Thicker layers make patterning, either by etching or by life-oH, more difficult.

工3しLのIL牲 本発明の直接短絡接触は、■−■半導体、特にGaAs
デバイスに利用できるだろう。
The direct shorting contact of the present invention is suitable for use with semiconductors, especially GaAs.
It can be used for devices.

したがって、複雑化を避け、レイアウトのスペースを省
いた、ソース及び/又はドレインをゲートに短絡する接
触が設けられる。GaAs、に良好なスレツブカバレー
ジ、良好な形態、及び良好なオーム接触子を形成する接
触金属化技術もまた示されている。
Contacts are therefore provided to short the source and/or drain to the gate, avoiding complexity and saving space in the layout. Contact metallization techniques have also been demonstrated that produce good thread coverage, good morphology, and good ohmic contacts in GaAs.

本発明の技術的思想の範囲から逸脱することなくいろい
ろな変形、変更を行うことができるのは明らかで、その
ような変形、変更な特許請求の範囲により限定される本
発明の範囲に含まれる。
It is obvious that various modifications and changes can be made without departing from the scope of the technical idea of the present invention, and such modifications and changes are included within the scope of the present invention as defined by the claims. .

Claims (1)

【特許請求の範囲】 [1]III−V半導体デバイスにおいて、ソース又はド
レイン領域の少なくとも1つをゲート接触子に短絡する
縮小した面積接触子であって、 オーム金属接触子、 前記ソース及びドレイン領域の少なくとも 1つに接触を行う部分、及び 前記ゲート接触子と直接接触する部分、か ら成る接触子。 [2]請求項(1)に記載の接触子であって、前記ソー
ス領域又は前記ドレイン領域の少なくとも1つと前記ゲ
ート接触子とを接触する金−ゲルマニウム合金の第1層
、並びに前記第1層全体にわたって形成される良好な電
気伝導性をもち、熱的に安定で、電気移動に対する抵抗
をもつ金属の第2層の複合接触子から成る、ところの接
触子。 [3]請求項(2)に記載の接触子であって、前記金−
ゲルマニウム層が約500−700Åの厚さに形成され
る、ところの接触子。 [4]請求項(2)に記載の接触子であって、前記第2
層が約800−1、000Åの厚さに形成される、とこ
ろの接触子。 [5]請求項2に記載の接触子であって、前記第2層が
、プラチナ、パラジウム及びクロムから成るグループか
ら選択された金属、タングステン、モリブデン及びチタ
ニウムから成るグループから選択された超硬金属、又は
それらの窒化物もしくはケイ化物から成る、ところの接
触子。 [6]請求項(5)に記載の接触子であって、前記第2
層がWN_Xから成り、ここでXが約0.3までの範囲
をとる、ところの接触子。 [7]請求項(5)に記載の接触子であって、前記第2
層がWSi_Xから成り、ここでXが約0.2までの範
囲をとる、ところの接触子。 [8]III−V半導体デバイスにおいて、ソース、又は
ドレイン領域の少なくとも1つをゲート接触子に短絡す
る縮小した面積接触子であって、 前記接触子が、オーム金属接触子、前記ソ ース領域及びドレイン領域の少なくとも1つに接触を行
う部分及び前記ゲート接触と直接接触する部分から成り
、 前記接触物が、前記ソース接触又は前記ド レイン領域の少なくとも1つと前記ゲート接触子とを接
触する金−ゲルマニウム合金の第1層、並びに前記第1
層全体にわたって形成とれる、タングステン又はその窒
化物もしくはケイ化物の第2層から成る、ところの接触
子。 (9)請求項8に記載の接触子であって、前記金−ゲル
マニウム合金層が約500−700Åの厚さに形成され
る、ところの接触物。 (10)請求項(8)に記載の接触子であって、前記第
2層が約800−1,000Åの厚さに形成される、と
ころの接触子。 (11)III−V半導体デバイスに使用する複合オーム
接触子であって、 金−ゲルマニウム合金から成る、前記半導 体と接触する第1層、及びその上全体に形成され、良好
な電気伝導性をもち、熱的に安定で、電気移動に対して
抵抗をもつ金属の第2層から成る、 ところの接触子。 (12)請求項(11)に記載の接触子であって、前記
金−ゲルマニウム層が約500−700Åの厚さに形成
される、ところの接触子。 (13)請求項(11)に記載の接触子であって、前記
第2層が約800−1,000Åの厚さに形成される、
ところの接触子。 (14)請求項(13)に記載の接触子であって、前記
第2層が、プラチナ、パラジウム及びクロムから成るグ
ループから選択された金属、タングステン、モリブデン
及びチタニウムから成るグループから選択された超硬金
属、又はそれらの窒化物もしくはケイ化物から成る、と
ころの接触子。 (15)請求項(14)に記載の接触子であって、前記
第2層がWN_Xから成り、ここでXが約0.3までの
範囲をとる、ところの接触子。 (16)請求項(14)に記載の接触子であって、前記
第2層がWSi_Xから成り、ここでXが約0.2まで
の範囲をとる、ところの接触子。 (17)III−V半導体デバイスに使用する複合オーム
接触子であって、 金−ゲルマニウム合金から成る、前記半導 体と接触する第1層、及び前記第1層の上全体にわたっ
て形成される、タングステン又はその窒化物もしくはケ
イ化物から成る第2層から成る接触子。 (18)請求項(17)に記載の接触子であって、前記
金−ゲルマニウム層が約500−700Åの厚さに形成
される、ところの接触子。 (19)請求項(17)に記載の接触子であって、前記
第2層が約800−1,000Åの厚さに形成される、
ところの接触子。 (20)III−V半導体においてソース又はドレイン領
域の1つをゲート接触子に短絡する、オーム金属接触か
ら成る接触子を形成する方法であって、 前記ソース領域及びドレイン領域の少なく とも1つを前記接触子の第1の部分に接触する工程、及
び 前記ゲート接触子を前記接触子の第2の部 分に接触する工程、 から成り、 前記接触子が、面積接触子を縮小するため に前記第1の部分と前記第2の部分との間を直接に結び
つける、ところの方法。
[Claims] [1] A reduced area contact for shorting at least one of the source or drain regions to a gate contact in a III-V semiconductor device, comprising: an ohmic metal contact; the source and drain regions; A contact comprising: a portion that makes contact with at least one of the gate contact; and a portion that makes direct contact with the gate contact. [2] The contact according to claim (1), wherein a first layer of a gold-germanium alloy contacts at least one of the source region or the drain region and the gate contact, and the first layer. A contact consisting of a composite contact with a second layer of metal formed throughout with good electrical conductivity, thermal stability and resistance to electromigration. [3] The contact according to claim (2), wherein the gold
A contact in which the germanium layer is formed to a thickness of about 500-700 Å. [4] The contactor according to claim (2), wherein the second
A contact in which the layers are formed to a thickness of about 800-1,000 Å. [5] The contact according to claim 2, wherein the second layer is a metal selected from the group consisting of platinum, palladium, and chromium, or a cemented carbide selected from the group consisting of tungsten, molybdenum, and titanium. , or their nitrides or silicides. [6] The contactor according to claim (5), wherein the second
A contact in which the layer consists of WN_X, where X ranges up to about 0.3. [7] The contactor according to claim (5), wherein the second
A contact in which the layer consists of WSi_X, where X ranges up to about 0.2. [8] In a III-V semiconductor device, a reduced area contact shorting at least one of the source or drain regions to a gate contact, the contact comprising an ohmic metal contact, the source region and the drain region. a gold-germanium alloy comprising a portion making contact with at least one of the regions and a portion making direct contact with the gate contact, the contact making contact between the gate contact and at least one of the source contact or the drain region; a first layer of
A contact comprising a second layer of tungsten or its nitride or silicide formed over the entire layer. 9. The contact of claim 8, wherein the gold-germanium alloy layer is formed to a thickness of about 500-700 Å. 10. The contact of claim 8, wherein the second layer is formed to a thickness of about 800-1,000 Å. (11) A composite ohmic contact for use in III-V semiconductor devices, which is made of a gold-germanium alloy and is formed on the first layer in contact with the semiconductor and the entire layer thereon, and has good electrical conductivity. , a contact consisting of a second layer of metal that is thermally stable and resistant to electromigration. 12. The contact of claim 11, wherein the gold-germanium layer is formed to a thickness of about 500-700 Å. (13) The contact of claim (11), wherein the second layer is formed to a thickness of about 800-1,000 Å.
However, the contact. (14) The contact according to claim (13), wherein the second layer is made of a metal selected from the group consisting of platinum, palladium, and chromium, a metal selected from the group consisting of tungsten, molybdenum, and titanium. Contacts made of hard metals, or their nitrides or silicides. 15. The contact of claim 14, wherein said second layer comprises WN_X, where X ranges up to about 0.3. 16. The contact of claim 14, wherein said second layer comprises WSi_X, where X ranges up to about 0.2. (17) A composite ohmic contact for use in a III-V semiconductor device, comprising a first layer in contact with the semiconductor made of a gold-germanium alloy, and a tungsten or A contact consisting of a second layer of nitride or silicide. 18. The contact of claim 17, wherein the gold-germanium layer is formed to a thickness of about 500-700 Å. (19) The contact of claim (17), wherein the second layer is formed to a thickness of about 800-1,000 Å.
However, the contact. (20) A method of forming a contact comprising an ohmic metal contact shorting one of the source or drain regions to a gate contact in a III-V semiconductor, the method comprising: contacting a first portion of a contact; and contacting the gate contact with a second portion of the contact, the contact contacting the first portion to reduce the area contact. and the second part are directly connected.
JP25740288A 1987-10-23 1988-10-14 Metallized contact for iii-v device Pending JPH021137A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11223287A 1987-10-23 1987-10-23
US112,232 1987-10-23

Publications (1)

Publication Number Publication Date
JPH021137A true JPH021137A (en) 1990-01-05

Family

ID=22342788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25740288A Pending JPH021137A (en) 1987-10-23 1988-10-14 Metallized contact for iii-v device

Country Status (1)

Country Link
JP (1) JPH021137A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112371A (en) * 1981-12-26 1983-07-04 Fujitsu Ltd Semiconductor device
JPS60211974A (en) * 1984-04-06 1985-10-24 Hitachi Ltd Semiconductor element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112371A (en) * 1981-12-26 1983-07-04 Fujitsu Ltd Semiconductor device
JPS60211974A (en) * 1984-04-06 1985-10-24 Hitachi Ltd Semiconductor element

Similar Documents

Publication Publication Date Title
EP2380195B1 (en) Electrical contacts for cmos devices and iii-v devices formed on a silicon substrate
US3942187A (en) Semiconductor device with multi-layered metal interconnections
US4648175A (en) Use of selectively deposited tungsten for contact formation and shunting metallization
JP2569327B2 (en) Contact structures for silicon-based semiconductor devices
JP3379062B2 (en) Semiconductor device and manufacturing method thereof
US6023086A (en) Semiconductor transistor with stabilizing gate electrode
US5121174A (en) Gate-to-ohmic metal contact scheme for III-V devices
JP3169124B2 (en) Field effect transistor and method of manufacturing the same
US5459087A (en) Method of fabricating a multi-layer gate electrode with annealing step
US6787910B2 (en) Schottky structure in GaAs semiconductor device
US6573599B1 (en) Electrical contact for compound semiconductor device and method for forming same
US5254483A (en) Gate-to-ohmic metal contact scheme for III-V devices
KR20040046277A (en) Semiconductor device having T-gate electrode and method of manufacturing the same
JPH021137A (en) Metallized contact for iii-v device
JPH04280436A (en) Manufacture of complementary type self-matching hfet
JPS63114172A (en) Integrated circuit
JPH03274735A (en) Manufacture of semiconductor device with schottky electrode
US20220285508A1 (en) Semiconductor device and method for manufacturing the same
JPH09102585A (en) Semiconductor device and manufacture thereof
TW550715B (en) Method for manufacturing a microelectronic device and device manufacturing in accordance with said method
JP3034348B2 (en) Semiconductor device and manufacturing method
JP3438100B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2001023928A (en) Compound semiconductor device
JPH0684967A (en) Semiconductor device
JPS62156878A (en) Semiconductor device