Nothing Special   »   [go: up one dir, main page]

JPH02105418A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02105418A
JPH02105418A JP63257044A JP25704488A JPH02105418A JP H02105418 A JPH02105418 A JP H02105418A JP 63257044 A JP63257044 A JP 63257044A JP 25704488 A JP25704488 A JP 25704488A JP H02105418 A JPH02105418 A JP H02105418A
Authority
JP
Japan
Prior art keywords
resin
electrode
semiconductor chip
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63257044A
Other languages
English (en)
Inventor
Hideyuki Ichiyama
一山　秀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63257044A priority Critical patent/JPH02105418A/ja
Priority to US07/284,721 priority patent/US4974052A/en
Publication of JPH02105418A publication Critical patent/JPH02105418A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止型半導体装置に係り、特にエポキ
シ樹脂等で封止される半導体チップの電極部周辺の構造
に関するものである。
〔従来の技術〕
第５図は従来の樹脂封止型半導体装置における半導体チ
ップの電極部付近を示す部分断面図である。半導体チッ
プの５１基板（１）の表面上に５ｉｎ２からなる絶縁膜
（２）が形成されている。この絶縁膜（２）の上の適宜
箇所に＾１電Ｖｉ！（３）が形成され、その＾１電極〈
３）上に＾Ｕ等の金属細線（４）の一端がボンディング
されている。金属細線（４）の他端はこの半導体チップ
が搭載されているリードフレーム（図示せず）のインナ
ーリードに接続されている。
また、＾１電極（３）が形成されない部分の絶縁膜（２
）上にはガラスコートやＳｉ酸化膜からなる保護Ｎ（５
）が形成されている。そして、これらＳｉ基板（１）、
絶縁膜（２）、＾Ｉ電極（３）、金属細線（４）及び保
護層（５）はエポキシ樹脂等の樹脂（６）で封止されて
いる。
このような半導体装置は、Ｓｉ基板（１）上に形成され
た絶縁膜（２）の上に、第６図に示すように＾１電１（
３）及び保護層（５）を形成し、さらに第７図に示すよ
うに＾１；極（３）上に金属線！！（４）をボンディン
グした後、これらを樹脂（６）で封止することにより製
造される。
〔発明が解決しようとする課題〕
しかしながら、半導体チップの内のほとんどの体積を占
めるＳｉ基板〈１）の線膨張係数がおよそ３×１０−６
であるのに対して、半導体チップの封止に用いられるエ
ポキシ等の樹脂（６）はＳｉ基板（１）の１０倍程度も
の大きさの線膨張係数を有している。このため、製造さ
れた半導体装置を高温下あるいは低温下に保持して信頼
性試験を行う場合や、半導体装置を実装するために半導
体装置の外部リードをハンダ付けする場合等、半導体装
置に熱衝撃が加わると、半導体チップの表面部すなわち
保護層（５）や＾１電極（３）と樹脂（６）との境界に
大きな応力が作用し、ここに間隙を生じる恐れがある。
このようにして半導体チップと樹脂（６）との間、特に
半導体チップのΔ１電に！（３）と樹脂（６）との間に
間隙が形成されると、時間の経過と共にこの間隙内に水
分が溜まり、＾１電ｆｉ（３）が腐食して半導体装置と
しての信頼性が低下するという問題点があった。
この発明はこのような問題点を解消するためになされた
もので、熱衝撃が加えられても半導体チップの電極と封
止樹脂との間に間隙を生じ難く、信頼性の低下を防止す
ることのできる樹脂封止型半導体装置を得ることを目的
とする。
〔課題を解決するための手段Ｊ この発明に係る樹脂封止型半導体装置は、表面上に電極
が形成された半導体チップと、この半導体チップを封止
する樹脂と、半導体チップの表面上で且つ電極の周囲に
沿ってこの電極を囲むように形成されると共に半導体チ
ップと樹脂との密着力を高めるための密着強ｆヒ部とを
備えたものである。
〔作用〕
この発明においては、半導体チップのｔｉの周囲に形成
された密着強化部が、半導体チップを封止する樹脂と強
く密着し、この電極と樹脂との間に間隙が生ずることを
防止する。
〔実施例〕
以下、この発明の実施例を添付図面に基づいて説明する
。
第１図はこの発明の一実施例に係る樹脂封止型半導体装
置の部分断面図であり、半導体チップの電極部付近のＮ
４造を示している。半導体チップはＳｉ基板（１）を有
し、このＳｉ基板（１）の表面上に５ｉｎ２からなる絶
縁膜（２）が形成されている。さらに、絶縁膜く２）の
上の適宜箇所に＾１電極（３）が形成され、その＾１電
極（３）上にへ〇等の金属細線（４）の一端がボンディ
ングされている。また、金属側線（４）の他端は、この
半導体チップが搭載されているリードフレーム（図示せ
ず）のインナーリードに接続されている。
絶縁ＷＡ（２）上で且つ＾１電極〈３）の周囲にはこの
＾１電＆（３）を囲むようにＮｉ酸化膜（７）が形成さ
れている。Ｎｉ酸化膜（７）はこの発明の特徴である密
着強化部をなすものであり、半導体チップを封止する樹
脂（６）との間に強い密着力を有している。
また、＾１電極（３）及びＮｉ酸化膜（７）が形成され
ない部分の絶縁膜（２）上にはガラスコートやＳｉ酸化
膜からなる保護層（５）が形成されている。そして、こ
れらＳｉ基板（１）、絶縁Ｈ（２）、＾１電極（３）、
金属細線（４）、保護層（５）及びＮｉ酸化膜（７）は
エポキシ樹脂（６）で封止されている。
このような半導体装置は、次のようにして製造される。
まず、Ｓｉ基板（１）上に絶縁膜（２）を形成し、その
絶縁Ｊｌｉ（２）の上に、第２図に示すように＾１電極
（３）を形成する０次に、絶縁膜（２）の上で且つ＾Ｉ
電極（３）を囲むようにＮ１酸化膜（７）をＣＶＤ法あ
るいはスパッタ法により形成し、さらにへ電極（３）及
びＮｉ酸化膜（７）が形成された部分以外の絶縁膜（２
）上に保護層（５）を形成する。これにより半導体チッ
プが形成される。
この半導体チップを図示しないリードフレーム上に搭載
した後、第３図に示すように＾１電極（３）上に金属細
線（４）の一端をボンディングすると共にこの金属細線
（４）の他端をリードフレームのインナーリードに接続
し、これら半導体チップ、金属細線（４）及びリードフ
レームのインナーリードをエポキシ樹脂（６）で封止す
る。
本発明者は、上記実施例において密着強化部として形成
されたＮ１酸化膜（７）とエポキシ樹脂（６）との密着
力を評価するために、このＮｉ酸化膜を含む各種金属の
酸化膜とエポキシ樹脂との接着力を比較実験した。その
結果、第４図に示すように、Ｎ１酸化膜はエポキシ樹脂
との間に、電極（３）の構成成分である＾１の酸化膜よ
りも大きな接着力を有することが確認された。
従って、上記の実施例のようにＡＩ電極（３）の周囲を
Ｎｉ酸化膜（７）で囲み、これらをエポキシ樹脂（６）
で封止すれば、Ｎｉ酸化膜（７）とエポキシ樹脂（６）
が強固に密着するので、この半導体装置に熱衝撃が与え
られても＾ｌ電極（３）とエポキシ樹脂（６ンとの境界
部には間隙が生じ難くなる。その結果、水分の浸透に起
因する＾１電極（３）の腐食が防止され、半導体装置の
信頼性が向上する。
尚、上記実施例では、半導体チップを封止する樹脂とし
てエポキシ樹脂を用いたが、この発明は他の樹脂により
封止された半導体装置にも適用される。
また、密着強化部をＮｉ酸化膜から形成したが、これに
限るものではなく、半導体チップの封止樹脂との接着力
が、半導体チップの電極の構成成分と封止樹脂との接着
力より強固な材料から密着強化部を形成すれば、上記実
施例と同様の効果が得られる。
〔発明の効果〕
以上説明したようにこの発明によれば、表面上に電極が
形成された半導体チップと、前記半導体チップを封止す
る樹脂と、前記半導体チップの表面上で且つ前記電極の
周囲に沿ってこの電極を囲むように形成されると共に前
記半導体チップと前記樹脂との密着力を高めるための密
着強化部とを備えているので、熱衝撃が加えられても電
極と封止樹脂との間に間隙を生じ難くなり、半導体装置
の信頼性が向上する。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る樹脂封止型半導体装
置の部分断面図、第２図及び第３図はそれぞれ実施例の
半導体装置の製造工程を示す平面図、第４図は各種金属
の酸化膜とエポキシ樹脂との接着力を示すグラフ、第５
図は従来の樹脂封止型半導体装置の部分断面図、第６図
及び第７図はそれぞれ第５図の半導体装置の製造工程を
示す平面図である。 図において、く１）は８１基板、く２）は絶縁膜、（３
〉は＾１電極、（４）は金属細線、（５）は保護層、（
６）はエポキシ樹脂、（７）はＮｉ酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。 忽１図 Ｗ−）２図 第３図 篤４図 酸　　誠　　酸　　酸 イピ　　　　　　イヒ　　　　　　　イヒ　　　　　　
　イヒ。 η　　縁　　　碩　　　県 扇５図 ／ 革６図 篤７図

Claims (1)

  1. 【特許請求の範囲】 表面上に電極が形成された半導体チップと、前記半導体
    チップを封止する樹脂と、 前記半導体チップの表面上で且つ前記電極の周囲に沿っ
    てこの電極を囲むように形成されると共に前記半導体チ
    ップと前記樹脂との密着力を高めるための密着強化部と を備えた樹脂封止型半導体装置。
JP63257044A 1988-10-14 1988-10-14 樹脂封止型半導体装置 Pending JPH02105418A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63257044A JPH02105418A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置
US07/284,721 US4974052A (en) 1988-10-14 1988-12-14 Plastic packaged semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63257044A JPH02105418A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02105418A true JPH02105418A (ja) 1990-04-18

Family

ID=17300960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63257044A Pending JPH02105418A (ja) 1988-10-14 1988-10-14 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US4974052A (ja)
JP (1) JPH02105418A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
KR920000127A (ko) * 1990-02-26 1992-01-10 미다 가쓰시게 반도체 패키지와 그것을 위한 리드프레임
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
US6105245A (en) * 1997-02-17 2000-08-22 Nippon Steel Semiconductor Corporation Method of manufacturing a resin-encapsulated semiconductor package
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4017886A (en) * 1972-10-18 1977-04-12 Hitachi, Ltd. Discrete semiconductor device having polymer resin as insulator and method for making the same
DE2326314C2 (de) * 1973-05-23 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Reliefstrukturen
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
JPS5568659A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPS5586122A (en) * 1978-12-25 1980-06-28 Hitachi Ltd Semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS5826421B2 (ja) * 1980-06-23 1983-06-02 スカイアルミニウム株式会社 圧延用アルミニウム合金
JPS57202749A (en) * 1981-06-08 1982-12-11 Toshiba Corp Semiconductor device
JPS5966149A (ja) * 1982-10-08 1984-04-14 Toshiba Corp 半導体装置の製造方法
JPS59151852A (ja) * 1983-02-18 1984-08-30 Ikeden Seisakusho:Kk 湯葉製造装置
JPS6046038A (ja) * 1983-08-23 1985-03-12 Nec Corp 集積回路装置
JPS60103655A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置およびその製造方法
JPS6181658A (ja) * 1984-09-28 1986-04-25 Fujitsu Ltd プラスチツクパツケ−ジ形半導体装置
JPS61102758A (ja) * 1984-10-26 1986-05-21 Nec Corp 樹脂封止型半導体装置
JPS61139037A (ja) * 1984-12-11 1986-06-26 Fujitsu Ltd 半導体装置
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JPH0652746B2 (ja) * 1985-06-18 1994-07-06 沖電気工業株式会社 半導体装置
JPS6221250A (ja) * 1985-07-22 1987-01-29 Hitachi Micro Comput Eng Ltd 樹脂封止半導体装置とその製造方法
JPS62282453A (ja) * 1985-11-07 1987-12-08 Toshiba Corp 樹脂封止型半導体装置
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
JPS62252948A (ja) * 1986-04-25 1987-11-04 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US4974052A (en) 1990-11-27

Similar Documents

Publication Publication Date Title
US5136364A (en) Semiconductor die sealing
US4554573A (en) Glass-sealed ceramic package type semiconductor device
JPH02105418A (ja) 樹脂封止型半導体装置
JP2002198773A (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
JP3077315B2 (ja) 半導体装置
JP2694871B2 (ja) 半導体装置
JPS61102758A (ja) 樹脂封止型半導体装置
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPS62296541A (ja) 樹脂封止型半導体装置
JPS6223096Y2 (ja)
JPH0778910A (ja) 半導体装置
JPH0567069B2 (ja)
JPS59219949A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPH0366152A (ja) 半導体集積回路モジュール
JPH0290637A (ja) 半導体集積回路装置
JPH04164353A (ja) 樹脂封止型半導体装置
JPS59219947A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS61207038A (ja) 樹脂封止型半導体装置
JPH0653570A (ja) 弾性表面波デバイスの製造方法
JPS62202544A (ja) 半導体装置
JPS613438A (ja) プラスチツク封止型ｉｃ
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法
JPH03191527A (ja) 半導体素子の電極構造
JPS6035540A (ja) 半導体装置
JPH01244624A (ja) 半導体装置