JPH01297747A - バストレーサ - Google Patents
バストレーサInfo
- Publication number
- JPH01297747A JPH01297747A JP63129763A JP12976388A JPH01297747A JP H01297747 A JPH01297747 A JP H01297747A JP 63129763 A JP63129763 A JP 63129763A JP 12976388 A JP12976388 A JP 12976388A JP H01297747 A JPH01297747 A JP H01297747A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- stored
- timing
- trace memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 title claims abstract description 11
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は各処理装置の障害時の解析に利用されるパスト
レーサに関し、特にトレースメモリに記憶する情報を圧
縮格納し、高密化した圧縮テークをトレースするパスト
レーサに関する。
レーサに関し、特にトレースメモリに記憶する情報を圧
縮格納し、高密化した圧縮テークをトレースするパスト
レーサに関する。
従来、この種のパストレーサは、バスに接続され、その
バスの使用時において一定時間毎の動作状態をトレース
メモリに記憶して格納することにより、バスの動作履歴
を保持する事ができるようになっていた。
バスの使用時において一定時間毎の動作状態をトレース
メモリに記憶して格納することにより、バスの動作履歴
を保持する事ができるようになっていた。
上述した従来のパストレーサは、そのパストレーサに記
憶するバスの動作履歴情報を増加させようとする時、メ
モリの拡大ではハードウェアの負担が重くなるばかりで
なく、さらに、障害時のバスの動作履歴の解析の効率が
低下するという欠点がある。
憶するバスの動作履歴情報を増加させようとする時、メ
モリの拡大ではハードウェアの負担が重くなるばかりで
なく、さらに、障害時のバスの動作履歴の解析の効率が
低下するという欠点がある。
本発明のパストレーサは、メモリ容量を変えずに、メモ
リエリア内の動作履歴情報を高密度化してバスの動作履
歴情報を増大するパストレーサを提供することを目的と
する。
リエリア内の動作履歴情報を高密度化してバスの動作履
歴情報を増大するパストレーサを提供することを目的と
する。
本発明のバストレーザの構成は、バス結合により制御を
行なう処理装置のバスに接続され、そのバスの動作状態
情報を圧縮格納するレジスタ装置と、このレジスタ装置
の出力データを格納する１〜レースメモリと、このトレ
ースメモリに記憶する時点を制御するメモリコントロー
ラを含むトレース用メモリ装置を備え、前記レジスタ装
置て前記バスの動作状態情報のタイミングを変更して圧
縮データを作成し、その圧縮データを前記トレースメモ
リに記憶する事を特徴とする。
行なう処理装置のバスに接続され、そのバスの動作状態
情報を圧縮格納するレジスタ装置と、このレジスタ装置
の出力データを格納する１〜レースメモリと、このトレ
ースメモリに記憶する時点を制御するメモリコントロー
ラを含むトレース用メモリ装置を備え、前記レジスタ装
置て前記バスの動作状態情報のタイミングを変更して圧
縮データを作成し、その圧縮データを前記トレースメモ
リに記憶する事を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のフロック図である。図に
おいて、ハストレーサはハス４０と接続され、そのバス
４０の状態情報を圧縮格納するレジスタ装置７０と、ト
レースメモリ５０の記憶時点を制御するメモリコントロ
ーラ６０を含み、レジスタ装置７０によって圧縮格納さ
れたバスの状態情報を記憶する１〜レース用メモリ装置
８０を内蔵している。フリップフロップ１．０，１１．
１２は、クロック制御部３０て生成するクロックＣＬＫ
の立ち下りて入力データをセツ１〜する同期回路である
。また、ラッチ２０，２１．２２もクロック信号のＣＬ
Ｋの立ち下りで入力データをセツ１−する同期回路であ
る。
おいて、ハストレーサはハス４０と接続され、そのバス
４０の状態情報を圧縮格納するレジスタ装置７０と、ト
レースメモリ５０の記憶時点を制御するメモリコントロ
ーラ６０を含み、レジスタ装置７０によって圧縮格納さ
れたバスの状態情報を記憶する１〜レース用メモリ装置
８０を内蔵している。フリップフロップ１．０，１１．
１２は、クロック制御部３０て生成するクロックＣＬＫ
の立ち下りて入力データをセツ１〜する同期回路である
。また、ラッチ２０，２１．２２もクロック信号のＣＬ
Ｋの立ち下りで入力データをセツ１−する同期回路であ
る。
第２図は、第１図のタイミングチャート図である。
次に、本実施例のバストレーザの動作説明をする。
第２図において、システムが動作実行開始するとバス信
号Ａ、、Ｂ、Ｃが図のようなタイミンクで出力する事が
規定されているとき、従来てはハス信号Ａ、′Ｂ、Ｃの
状態をＴｌ、Ｔ２．Ｔ３．Ｔ４の時点でトレースメモリ
に記憶していたか、本実施例では、Ｔｌ、、Ｔ２の時点
て出力するバス信号ＡをＴ４．Ｔ５に出力するタイミン
クを変更し、同様に、ハス信号ＢをＴ３からＴ５へ、並
びにハス信号ＣをＴ４からＴ ５に出力するクイムング
を変更して圧縮データＬｌ、Ｌ２．Ｌ３を作成格納し、
Ｔ５の時点をトレースメモリに記憶する時点とする。
号Ａ、、Ｂ、Ｃが図のようなタイミンクで出力する事が
規定されているとき、従来てはハス信号Ａ、′Ｂ、Ｃの
状態をＴｌ、Ｔ２．Ｔ３．Ｔ４の時点でトレースメモリ
に記憶していたか、本実施例では、Ｔｌ、、Ｔ２の時点
て出力するバス信号ＡをＴ４．Ｔ５に出力するタイミン
クを変更し、同様に、ハス信号ＢをＴ３からＴ５へ、並
びにハス信号ＣをＴ４からＴ ５に出力するクイムング
を変更して圧縮データＬｌ、Ｌ２．Ｌ３を作成格納し、
Ｔ５の時点をトレースメモリに記憶する時点とする。
第１図で説明すると、バス信号Ａ、 Ｂｙｃの出力タイ
ミングの変更は、レジスタ装置７０のフリップフロップ
群１０，１１．，１．２で行なわれてラッチ２０．’２
１．２２に格納され、圧縮データＬｌ、Ｌ２．Ｌ３が作
成され、メモリコントローラ６０により必要時点である
Ｔ５でトレースメモリ５０に記憶される。
ミングの変更は、レジスタ装置７０のフリップフロップ
群１０，１１．，１．２で行なわれてラッチ２０．’２
１．２２に格納され、圧縮データＬｌ、Ｌ２．Ｌ３が作
成され、メモリコントローラ６０により必要時点である
Ｔ５でトレースメモリ５０に記憶される。
すなわち、バス信号Ａ、Ｂ、Ｃの全ての信号が出力され
るまで、それぞれの信号を格納し、全ての信号が揃った
時点で、ハス上で同時に出力した状態と同様の圧縮デー
タＬｌ、、Ｌ２，４Ｂに変換し、トレース用メモリに記
憶することによりメモリエリアの効率化か可能となる。
るまで、それぞれの信号を格納し、全ての信号が揃った
時点で、ハス上で同時に出力した状態と同様の圧縮デー
タＬｌ、、Ｌ２，４Ｂに変換し、トレース用メモリに記
憶することによりメモリエリアの効率化か可能となる。
このように、本実施例によるバストレーサでは、圧縮デ
ータをイぜ成することにより、記憶情報を高密度化しメ
モリ容量を変えずＧ′、−バスの動作履歴情報を増大さ
ぜることかできる。
ータをイぜ成することにより、記憶情報を高密度化しメ
モリ容量を変えずＧ′、−バスの動作履歴情報を増大さ
ぜることかできる。
以上説明したように本発明は、バスの動作状態情報をレ
ジスタ装置でタイミンク°を変更することにより圧縮デ
ータを作成して１へレースメモリに記憶することにより
、メモリエリア内の動作履歴情報を高密度化できるので
、障害時の解析に必要なバスの動作履歴をメモリ容量を
変えることなく増加できるという効果がある。
ジスタ装置でタイミンク°を変更することにより圧縮デ
ータを作成して１へレースメモリに記憶することにより
、メモリエリア内の動作履歴情報を高密度化できるので
、障害時の解析に必要なバスの動作履歴をメモリ容量を
変えることなく増加できるという効果がある。
第１図は本発明の一実施例のバスｌ−レーザのブロック
図、第２図は第１図のタイミングチャート図である。 Ｐｌ・・・中央演算装置、Ｐ２・・・主記憶装置、Ｐ３
・・入出力制御装置、Ｔｏ、Ｔ１．、Ｔ２．Ｔ３．Ｔ４
、、Ｔ５．Ｔ６・・経過時間、］、０．］、１，１．２
・同期用フリップフロップ、２０，２１．２２・・・
ラッチ、３０・・クロック制御部、５０・・トレースメ
モリ、６０・・・メモリコントローラ、７０・・・レジ
スタ装？ｔＦ、８０・・・トレース用メモリ装置、４０
・バ６一 ス。
図、第２図は第１図のタイミングチャート図である。 Ｐｌ・・・中央演算装置、Ｐ２・・・主記憶装置、Ｐ３
・・入出力制御装置、Ｔｏ、Ｔ１．、Ｔ２．Ｔ３．Ｔ４
、、Ｔ５．Ｔ６・・経過時間、］、０．］、１，１．２
・同期用フリップフロップ、２０，２１．２２・・・
ラッチ、３０・・クロック制御部、５０・・トレースメ
モリ、６０・・・メモリコントローラ、７０・・・レジ
スタ装？ｔＦ、８０・・・トレース用メモリ装置、４０
・バ６一 ス。
Claims (1)
- バス結合により制御を行なう処理装置のバスに接続され
、そのバスの動作状態情報を圧縮格納するレジスタ装置
と、このレジスタ装置の出力データを格納するトレース
メモリと、このトレースメモリに記憶する時点を制御す
るメモリコントローラを含むトレース用メモリ装置を備
え、前記レジスタ装置で前記バスの動作状態情報のタイ
ミングを変更して圧縮データを作成し、その圧縮データ
を前記トレースメモリに記憶する事を特徴とするバスト
レーサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129763A JPH01297747A (ja) | 1988-05-26 | 1988-05-26 | バストレーサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129763A JPH01297747A (ja) | 1988-05-26 | 1988-05-26 | バストレーサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297747A true JPH01297747A (ja) | 1989-11-30 |
Family
ID=15017599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129763A Pending JPH01297747A (ja) | 1988-05-26 | 1988-05-26 | バストレーサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (ja) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | プログラムアドレスデータを圧縮する方法および装置ならびにプログラムのデバッギング処理を速める装置 |
-
1988
- 1988-05-26 JP JP63129763A patent/JPH01297747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (ja) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | プログラムアドレスデータを圧縮する方法および装置ならびにプログラムのデバッギング処理を速める装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60154709A (ja) | クロツク信号発生回路 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH01297747A (ja) | バストレーサ | |
| US6954843B2 (en) | Data driven information processor capable of internally processing data in a constant frequency irrespective of an input frequency of a data packet from the outside | |
| JP2535848B2 (ja) | 同期クロックの変更方法およびその装置 | |
| JP3468977B2 (ja) | 同期回路間データストリーム制御方法及びその制御装置 | |
| JPH03296120A (ja) | クロックジェネレータ | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPS58125997A (ja) | ワイヤ−ド・リモ−トコントロ−ル装置 | |
| JPH04263104A (ja) | 磁気ディスク記憶装置 | |
| JPS63271514A (ja) | クロツク信号の切り替え回路 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH03254469A (ja) | ディスクコントローラとデータセパレータの接続回路 | |
| JPS6170652A (ja) | 並列信号拡張回路 | |
| JPS6137542U (ja) | マイクロプロセツサ装置 | |
| JPH02166503A (ja) | 情報処理装置 | |
| JPH02278442A (ja) | アドレス確定信号送出回路 | |
| JPS61109159A (ja) | メモリアクセス制御回路 | |
| JPH05113901A (ja) | トレーサ制御方式 | |
| JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 | |
| JPH04180112A (ja) | マイクロプロセッサ | |
| JPS60144364U (ja) | 映像信号遅延回路 | |
| JPH07112186B2 (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPH0541713A (ja) | バツフア回路 |