Nothing Special   »   [go: up one dir, main page]

JPH01286468A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH01286468A
JPH01286468A JP11603088A JP11603088A JPH01286468A JP H01286468 A JPH01286468 A JP H01286468A JP 11603088 A JP11603088 A JP 11603088A JP 11603088 A JP11603088 A JP 11603088A JP H01286468 A JPH01286468 A JP H01286468A
Authority
JP
Japan
Prior art keywords
semiconductor
titanium
film
nitride film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11603088A
Other languages
Japanese (ja)
Other versions
JPH0671010B2 (en
Inventor
Yasuhisa Omura
泰久 大村
Hiroshi Inokawa
洋 猪川
Katsutoshi Izumi
泉 勝俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11603088A priority Critical patent/JPH0671010B2/en
Publication of JPH01286468A publication Critical patent/JPH01286468A/en
Publication of JPH0671010B2 publication Critical patent/JPH0671010B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To improve total operation, stability and yield by implanting titanium ion into a semiconductor nitride film and a semiconductor film, and the semiconductor nitride film and a source drain region, and performing heat treatment. CONSTITUTION:An insulating film 2, a gate insulating film 3, and a semiconductor layer 18 to isolate horizontally a semiconductor device are formed on a semiconductor substrate 1; a silicon film 19 is deposited thereon; titanium ion is implanted in the semiconductor layer 18; the semiconductor layer 18 and the ion-implanted titanium are subjected to alloy-reaction by heat treating the above semiconductor device, and the silicon nitride film in which titanium is ion-implanted is modified to a titanium nitride film 19b; a specified amount of titanium is ion-implanted in the silicon nitride film 19 on a source region and a drain region, and in the source region and the drain region; by heat treatment, alloy of semiconductor and titanium of the source region and the drain region is formed, and a part of the silicon nitride film is modified to a titanium nitride film 19b.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速動作を行なう半導体装置の製造方法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device that operates at high speed.

〔従来の技術〕[Conventional technology]

従来、半導体装置のゲート電極は半導体薄膜だけで構成
されてい念。通常、半導体装置の動作速度は主に実効チ
ャネル長(ソース、ドレイン間距離)で規定されている
。しかし、実際にはゲート電極薄膜のシート抵抗は有限
値を有するので、微細化した半導体装置ではゲート中を
信号が伝播する時間を無視できなくなっている。即ち、
LSI等のように集積度を向上するために半導体装置の
全体寸法を縮小すると、ゲート電極薄膜のシート抵抗が
益々増加し、半導体装置の動作速度は単純な縮小期で予
測されるような特性に比して著しく低下する。従来、半
導体薄膜だけでシート抵抗を下げる努力が行々われたが
、これまでのところ、500nm以下の膜厚で10オー
ム以下のシート抵抗にすることができていない。この問
題を解決するため、近年半導体合金膜を使用する方法が
提案された。例えば、シリコンとチタン合金(チタン・
シリサイド)膜との場合、シート抵抗を数オーム程度ま
で下げうろことが知られている。しかしながら、例えば
、シリコンを半導体基板として使用する半導体装置の製
造工程に於ては弗化水素酸がシリコン表面の清浄化に常
用されているが、弗化水素酸はこのシリサイドを著しく
侵すため、シリサイド表面を清浄化するために弗化水素
酸を使えないという欠点があつ念。また、配線用の金九
として常用されているアルミニウム(At)をチタン・
シリサイド上に堆積した場合、堆積後の熱処理によりア
ルミニウムがシリサイドと反応して下地のシリサイド層
のみならずその下のシリコン層に到達して半導体装置の
ゲート絶縁膜の電気特性を劣化させるという問題があっ
た。
Conventionally, the gate electrode of a semiconductor device was composed only of a semiconductor thin film. Normally, the operating speed of a semiconductor device is mainly defined by the effective channel length (distance between source and drain). However, in reality, the sheet resistance of the gate electrode thin film has a finite value, so in miniaturized semiconductor devices, the time it takes for a signal to propagate through the gate cannot be ignored. That is,
When the overall dimensions of semiconductor devices are reduced in order to improve the degree of integration, such as in LSIs, the sheet resistance of the gate electrode thin film increases, and the operating speed of the semiconductor devices changes to the characteristics predicted in a simple shrinking period. This decreases significantly compared to the previous year. Conventionally, efforts have been made to lower the sheet resistance using only semiconductor thin films, but so far it has not been possible to achieve a sheet resistance of 10 ohms or less with a film thickness of 500 nm or less. In order to solve this problem, a method using a semiconductor alloy film has recently been proposed. For example, silicon and titanium alloy (titanium
It is known that the sheet resistance can be lowered to several ohms when using a silicide film. However, for example, in the manufacturing process of semiconductor devices that use silicon as a semiconductor substrate, hydrofluoric acid is commonly used to clean the silicon surface, but since hydrofluoric acid severely attacks this silicide, One drawback is that you cannot use hydrofluoric acid to clean the surface. In addition, aluminum (At), which is commonly used as gold for wiring, is replaced with titanium.
When deposited on silicide, aluminum reacts with the silicide during post-deposition heat treatment and reaches not only the underlying silicide layer but also the underlying silicon layer, deteriorating the electrical characteristics of the gate insulating film of the semiconductor device. there were.

このようなチタン・シリサイド膜の性質とは逆に、窒化
チタン膜は弗化水素酸にほとんど侵されず、アルミニウ
ムとも反応しに〈<、比較的低い比抵抗値を、有する導
体であることがら、前記の問題を解決するために使用さ
れた。この窒化チタン膜の特徴を活用して提案されたの
が第6図に示した半導体装置の断面図である。図におい
て、1は第1の導電形の単結晶半導体基板、2は半導体
装置間を横方向に絶縁するための絶縁膜、3はゲート絶
縁膜、4aはゲート電極にあたる半導体膜、4bは同じ
くゲート電極にあたる半導体合金膜1換、5は半導体基
板1内に形成された第2導電形のソース領域、6は第2
導電形のドレイン領域、7は配線間を電気的に絶縁する
ための絶縁膜、8?″iソース電極、9はドレイン電極
、11は窒化チタン膜である。ここで、ゲート電極の下
層に半導体膜4aを形成しであるのは、半導体装置のし
きい値電圧の制御性の確保及び、半導体合金膜4aとゲ
ート絶縁膜3との反応を回避するためである。
Contrary to the properties of titanium silicide films, titanium nitride films are hardly attacked by hydrofluoric acid, do not react with aluminum, and are conductors with relatively low resistivity values. , was used to solve the above problem. The cross-sectional view of a semiconductor device shown in FIG. 6 has been proposed by utilizing the characteristics of this titanium nitride film. In the figure, 1 is a single crystal semiconductor substrate of the first conductivity type, 2 is an insulating film for laterally insulating between semiconductor devices, 3 is a gate insulating film, 4a is a semiconductor film corresponding to a gate electrode, and 4b is also a gate 5 is a source region of the second conductivity type formed in the semiconductor substrate 1; 6 is a second conductivity type source region;
A conductive type drain region, 7 an insulating film for electrically insulating between wirings, 8? ``i source electrode, 9 is a drain electrode, and 11 is a titanium nitride film.Here, the reason why the semiconductor film 4a is formed under the gate electrode is to ensure controllability of the threshold voltage of the semiconductor device. This is to avoid a reaction between the semiconductor alloy film 4a and the gate insulating film 3.

また、第7図(&)〜(e)は第6図の半導体装置にお
ける従来の製造方法を示した断面図である。図において
、4はゲート電極用半導体膜、10はチタン膜である。
Further, FIGS. 7(&) to (e) are cross-sectional views showing a conventional manufacturing method for the semiconductor device of FIG. 6. In the figure, 4 is a semiconductor film for a gate electrode, and 10 is a titanium film.

従来の方法では同図(a)に示しているように半導体基
板1上に半導体装置を横方向に分離する絶縁膜2とゲー
ト絶縁膜3を形成する。
In the conventional method, as shown in FIG. 1A, an insulating film 2 and a gate insulating film 3 are formed on a semiconductor substrate 1 to laterally separate semiconductor devices.

に同図(b)に示すようにゲート絶縁膜3上にゲート電
極用半導体膜4例えば多結晶シリコン膜を形成する。続
いて同図(c)に・示すようにこのゲート電極用半導体
膜4上にチタン膜10を形成する。次にこの半導体装置
を、窒素ガス雰囲気中で例えば800℃〜900℃程度
の温度で熱処理することにより、同図(d)に示すよう
にチタン膜10とゲート電極用半導体膜4とを反応させ
、半導体合金薄膜4bと半導体膜4&の2層構造を形成
すると共に、半導体合金膜4b表面に窒化チタン膜11
を形成する。
Then, as shown in FIG. 3B, a semiconductor film 4 for a gate electrode, such as a polycrystalline silicon film, is formed on the gate insulating film 3. Subsequently, a titanium film 10 is formed on this gate electrode semiconductor film 4, as shown in FIG. 4(c). Next, this semiconductor device is heat-treated in a nitrogen gas atmosphere at a temperature of, for example, about 800°C to 900°C, so that the titanium film 10 and the gate electrode semiconductor film 4 are reacted as shown in FIG. , a two-layer structure of the semiconductor alloy thin film 4b and the semiconductor film 4& is formed, and a titanium nitride film 11 is formed on the surface of the semiconductor alloy film 4b.
form.

その後、同図(e)に示すようにこれらの3層膜をゲー
ト電極として加工成形する。この後は、公知の製造方法
により半導体装置を製造する。なお、同図(d)におけ
る窒化チタン膜の製法としては、半導体合金薄膜4bの
上に窒化チタン膜を堆積するという方法でもよい。
Thereafter, as shown in FIG. 4(e), these three-layer films are processed and formed into gate electrodes. After this, a semiconductor device is manufactured by a known manufacturing method. Note that the method for manufacturing the titanium nitride film shown in FIG. 4(d) may be a method in which the titanium nitride film is deposited on the semiconductor alloy thin film 4b.

一方、従来のソース、ドレイン領域は半導体だけで構成
されていた。半導体装置の動作速度を決定する主たる部
分は既に述べたように実効チャネル長(ソース、ドレイ
ン間距離)で規定されるが、実際にはゲート電極薄膜の
シート抵抗による伝播遅延の増加に加えて、ソース、ド
レイン領域のシート抵抗による伝播遅延の増加も生じる
。即ち、半導体装置の全体の寸法を縮小するさきKはソ
ース、ドレイン領域の深さも同時に浅くする。これは、
ゲート長の極めて短い半導体装置を安定に動作させるた
めに、ソース接合或はドレイン接合に於て発生する空乏
層の厚さを出来るだけ薄くする必要があるからである。
On the other hand, conventional source and drain regions were composed only of semiconductors. As mentioned above, the main part that determines the operating speed of a semiconductor device is defined by the effective channel length (distance between the source and drain), but in reality, in addition to the increase in propagation delay due to the sheet resistance of the gate electrode thin film, An increase in propagation delay also occurs due to the sheet resistance of the source and drain regions. That is, when reducing the overall dimensions of a semiconductor device, the depths of the source and drain regions are also made shallower. this is,
This is because, in order to stably operate a semiconductor device with an extremely short gate length, it is necessary to reduce the thickness of the depletion layer generated at the source or drain junction as much as possible.

この結果、ソース、ドレイン領域のシート抵抗が増加し
、半導体装置の内部抵抗が増加する。このためドレイン
電流が減少し、半導体装置の動作速度は単純な縮小期で
予測される特性に比して低下する。従来、高濃度の不純
物を導入した半導体層だけでシート抵抗を下げる努力が
行なわれたが、これまでのところ200nm以下の膜厚
で50オーム以下にすることができていない。この問題
を解決するために、近年半導体合金膜を使用する方法が
提案された。例えばシリコンとチタン合金膜(チタン・
シリサイド)の場合、シート抵抗を数オーム程度まで下
げうろことが知られている。しかしながら、例えばシリ
コンを半導体基板として使用する半導体装置の製造工程
に於ては弗化水素酸がシリコン表面の清浄化に常用され
るが、弗化水素酸がシリサイドを著しく侵すため、シリ
サイド表面を清浄化するために弗化水素酸を使えないと
いう欠点があった。また配線用の金属として常用されて
いるアルミニウム(At)をチタン・シリサイド上に堆
積した場合、堆積後の熱処理によりアルミニウムがシリ
サイドと反応して下地のシリサイド層のみならずその下
のシリコン層に到達して半導体装置のソース接合及びド
レイン接合の電気的特性を劣化させるという問題があっ
た。
As a result, the sheet resistance of the source and drain regions increases, and the internal resistance of the semiconductor device increases. Therefore, the drain current decreases, and the operating speed of the semiconductor device decreases compared to the characteristics predicted in a simple shrinkage period. Conventionally, efforts have been made to lower the sheet resistance using only a semiconductor layer into which impurities are introduced at a high concentration, but so far it has not been possible to reduce the sheet resistance to 50 ohms or less with a film thickness of 200 nm or less. In order to solve this problem, a method using a semiconductor alloy film has recently been proposed. For example, silicon and titanium alloy film (titanium
In the case of silicide, it is known that the sheet resistance can be lowered to about several ohms. However, in the manufacturing process of semiconductor devices that use silicon as a semiconductor substrate, for example, hydrofluoric acid is commonly used to clean the silicon surface. The disadvantage was that hydrofluoric acid could not be used to oxidize. Furthermore, when aluminum (At), which is commonly used as a wiring metal, is deposited on titanium silicide, the aluminum reacts with the silicide during post-deposition heat treatment, reaching not only the underlying silicide layer but also the underlying silicon layer. There is a problem in that the electrical characteristics of the source junction and drain junction of the semiconductor device are deteriorated.

この問題を解決するために提案されたのが第8図に示し
た半導体装置の断面図である。図において、第6図と同
一部分には同一符号を付する。13は絶縁層、14aは
第二導電形のソース領域、14bはソース領域内に形成
された半導体合金薄膜、15aは第二導電形のドレイン
領域、15bはドレイン領域内に形成された半導体合金
膜、17a、17bは窒化チタン膜である。
A sectional view of a semiconductor device shown in FIG. 8 has been proposed to solve this problem. In the figure, the same parts as in FIG. 6 are given the same reference numerals. 13 is an insulating layer, 14a is a second conductivity type source region, 14b is a semiconductor alloy thin film formed in the source region, 15a is a second conductivity type drain region, and 15b is a semiconductor alloy film formed in the drain region. , 17a, 17b are titanium nitride films.

また、第9図(a)〜(、)は第8図の半導体装置にお
ける従来の製造方法を示した断面図である。図において
、16はチタン薄膜である。従来の方法では、同図(a
)に示しているように半導体基板1上に半導体装置を横
方向に分離する絶縁膜2とゲート絶縁膜3とを形成し、
更にゲート絶縁膜3上にゲート電極用半導体膜4を形成
する。次に、同図(b)に示すようにゲート絶縁膜3及
びゲート電極用半導体膜4を所定の寸法に加工した後、
この表面を絶縁層13で覆う。続いて、同図(C)に示
すように少なくともソース、ドレイン領域とするべき半
導体領域を露出させ、その表面にチタン薄膜16を堆積
する。そして、同図(d)に示すようにこの半導体装置
を窒素ガス雰囲気で所定の温度、例えば850℃〜90
0℃で約30分間熱処理してチタン薄膜16と半導体基
板1との合金膜を形成すると共に、半導体合金膜M14
b及び15bの表面に窒化チタン膜17&と17bとを
形成する。その後、ソース、ドレイン領域を第二導電形
とするため不純物をイオン注入する。次に、この半導体
装置を所定の温度、例えば900℃で約10分間処理し
て、イオン注入した不純物を活性化する。さらに、同図
(、)に示すようにソース電極8及びドレイン電極9と
を電気的に絶縁する絶縁膜7を形成し次後、コンタクト
ホールを形成し、9化チタン膜171L、17bの一部
を露出させた後にソース電極8とドレイン電極9を形成
する。なお、前記の工程において、イオン注入と熱処理
によりソース、ドレイン領域を形成した後にチタン合金
膜を形成してもよい。
Further, FIGS. 9(a) to 9(,) are cross-sectional views showing a conventional manufacturing method for the semiconductor device of FIG. 8. In the figure, 16 is a titanium thin film. In the conventional method, the same figure (a
), an insulating film 2 and a gate insulating film 3 for laterally separating semiconductor devices are formed on a semiconductor substrate 1,
Further, a gate electrode semiconductor film 4 is formed on the gate insulating film 3. Next, after processing the gate insulating film 3 and the gate electrode semiconductor film 4 to predetermined dimensions as shown in FIG.
This surface is covered with an insulating layer 13. Subsequently, as shown in FIG. 3C, at least the semiconductor regions to be used as source and drain regions are exposed, and a titanium thin film 16 is deposited on the surface thereof. Then, as shown in FIG. 3(d), this semiconductor device is heated in a nitrogen gas atmosphere to a predetermined temperature, for example, 850°C to 90°C.
Heat treatment is performed at 0° C. for about 30 minutes to form an alloy film of the titanium thin film 16 and the semiconductor substrate 1, and at the same time, the semiconductor alloy film M14 is
Titanium nitride films 17& and 17b are formed on the surfaces of b and 15b. Thereafter, impurity ions are implanted to make the source and drain regions of the second conductivity type. Next, this semiconductor device is treated at a predetermined temperature, for example, 900° C., for about 10 minutes to activate the ion-implanted impurities. Furthermore, as shown in FIG. After exposing the source electrode 8 and drain electrode 9, a source electrode 8 and a drain electrode 9 are formed. Note that in the above step, the titanium alloy film may be formed after forming the source and drain regions by ion implantation and heat treatment.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら第7図(、)〜(6)に示す製造方法は、
3つの大きな問題点がある。これを第10図の断面図を
用いて説明する。図において、12はチタン膜中に含有
されている不純物である。さて、第1の問題点は次に述
べる通りである。即ち、第7図(b)でチタン膜10を
半導体膜4上に堆積する方法として通常スパッタ法が採
用されているが、この方法の場合、堆積される薄膜の純
度はターゲットの純度以上にはならない。ターゲット純
度の最高値は現在のところ99.9999%である。こ
のため、同図(c)から(d)に至る過程でチタン膜1
0と半導体膜4とを反応させる熱処理、或いはシリサイ
ド表面を窒化するときに、このターゲットからチタン膜
10に混入した鉄(Fe)等の遷移金属元素或いはナト
リウム(Na)、カリウム(K)等のアルカリ金属不純
物12が同時にゲート絶縁膜の方向に向かって拡散する
。このため、半導体装置の動作特性が熱的に不安定とな
り、ゲート絶縁膜3の耐圧低下を引き起こす結果となる
However, the manufacturing method shown in FIGS. 7(,) to (6),
There are three major problems. This will be explained using the cross-sectional view of FIG. In the figure, 12 is an impurity contained in the titanium film. Now, the first problem is as follows. That is, in FIG. 7(b), the sputtering method is usually adopted as a method for depositing the titanium film 10 on the semiconductor film 4, but in this method, the purity of the deposited thin film is higher than that of the target. It won't happen. The highest target purity is currently 99.9999%. Therefore, in the process from (c) to (d) in the same figure, the titanium film 1
During heat treatment to cause a reaction between 0 and the semiconductor film 4 or when nitriding the silicide surface, transition metal elements such as iron (Fe) or sodium (Na), potassium (K), etc. mixed into the titanium film 10 from this target are At the same time, the alkali metal impurity 12 diffuses toward the gate insulating film. As a result, the operating characteristics of the semiconductor device become thermally unstable, resulting in a decrease in the withstand voltage of the gate insulating film 3.

第2図に、これまでチタンM10を半導体膜40表面に
堆積するとき、この半導体膜4を露出させてからチタン
膜10の堆積装置に装填するため、その過程で半導体膜
4表面に空気中の酸素が吸着するのを避けられなかつ念
。この結果、チタン膜10を堆積した際にチタン膜10
と半導体M4の界面に酸素を多量に含む層が残留する。
FIG. 2 shows that when titanium M10 is conventionally deposited on the surface of a semiconductor film 40, the semiconductor film 4 is exposed and then loaded into the deposition apparatus for the titanium film 10. Just in case you can't avoid oxygen adsorption. As a result, when the titanium film 10 is deposited, the titanium film 10
A layer containing a large amount of oxygen remains at the interface between the semiconductor M4 and the semiconductor M4.

そして、この状態で熱処理すると、チタン膜10と半導
体膜4との界面の酸素を多量に含む層が反応を抑制し実
質的に反応温度が高くなる。また、この層は均一な反応
の障害となり、半導体膜4aと半導体合金薄膜4bとの
界面が平坦でなくなる。これは、半導体装置における動
作特性のバラツキの原因となるだけでなく、記号4cの
ように合金膜4bがゲート絶縁膜3に到達すると、多く
の場合、合金膜4bがゲート絶縁膜3を侵食して半導体
基板1に混入するという問題となった。
When heat treatment is performed in this state, the layer containing a large amount of oxygen at the interface between the titanium film 10 and the semiconductor film 4 suppresses the reaction, and the reaction temperature becomes substantially higher. Further, this layer becomes an obstacle to uniform reaction, and the interface between the semiconductor film 4a and the semiconductor alloy thin film 4b becomes uneven. This not only causes variations in the operating characteristics of the semiconductor device, but in many cases, when the alloy film 4b reaches the gate insulating film 3 as shown in symbol 4c, the alloy film 4b corrodes the gate insulating film 3. This caused the problem that the particles were mixed into the semiconductor substrate 1.

第3をで、堆積したチタン模10中の放射性元素がソフ
ト・エラーを誘発するという点も太き々問題となってい
る。
Thirdly, the fact that radioactive elements in the deposited titanium pattern 10 induces soft errors is also a major problem.

また、第9(a)〜(、)に示す製造方法においても、
3つの大きな問題点を有している。第1の問題点は次に
述べる通りである。即ち、同図(c)でチタン薄膜16
を半導体主表面上に堆積する方法とじてスパッタ法が採
用されているが、この方法の場合、既に述べたように堆
積される薄膜の純度はターゲットの純度で決まる。その
ため、同図(C)から(d) K至る過程でチタン薄膜
16と半導体基板1とを反応させるための熱処理及びソ
ース、ドレイン領域の活性化熱処理を行なうとき、ター
ゲットからチタン薄膜に混入した鉄(Fe)等の半導体
装置の動作特性を劣化させる金属が同時に半導体基板1
の内部に向って拡散する。上記の不純物金属の拡散係数
は合金化反応を行なうチタン原子の拡散係数よりも大き
く、ソース、ドレイン接合の底面近傍或いはより深い位
置まで金属が拡散する。これにより、半導体装置のドレ
イン基板間やソース、ドレイン間の漏れ電流が著しく増
加する結果となる。
Also, in the manufacturing methods shown in Sections 9(a) to (,),
It has three major problems. The first problem is as follows. That is, in the same figure (c), the titanium thin film 16
The sputtering method has been adopted as a method for depositing on the main surface of a semiconductor, but in the case of this method, the purity of the deposited thin film is determined by the purity of the target, as described above. Therefore, when performing heat treatment for reacting the titanium thin film 16 and semiconductor substrate 1 and activation heat treatment for the source and drain regions in the process from (C) to (d) K in the same figure, iron mixed into the titanium thin film from the target is removed. Metals such as (Fe) that degrade the operating characteristics of semiconductor devices are present on the semiconductor substrate 1 at the same time.
diffuses towards the inside of the The diffusion coefficient of the above-mentioned impurity metal is larger than the diffusion coefficient of titanium atoms that perform the alloying reaction, and the metal diffuses to a deeper position or near the bottom of the source/drain junction. This results in a significant increase in leakage current between the drain and substrate and between the source and drain of the semiconductor device.

第2V?−1これまでチタン薄膜16を半導体領域の表
面に堆積するとき、この半導体領域を露出させてからチ
タン薄膜の堆積装置に装填するため、その過程で半導体
領域表面に空気中の酸素が吸着するのを避けられなかっ
た。これにより、チタン薄膜16を堆積した際にチタン
薄膜16と半導体領域の界面に酸素を多量に含む層が残
留する。そして、この状態で熱処理すると、チタン薄膜
と半導体領域との界面の酸素を多量に含む層が反応を抑
制し実質的に反応温度が高くなる。また、この層は均一
な反応の障害となり、ソース領域14&と半導体合金薄
膜14bとの界面及びドレイン領域15aと半導体合金
薄膜15bとの界面が平坦ではなくなり、半導体装置に
おける動作特性のバラツキの原因となっている。
2nd V? -1 Until now, when the titanium thin film 16 was deposited on the surface of a semiconductor region, the semiconductor region was exposed and then loaded into the titanium thin film deposition apparatus, so oxygen in the air was adsorbed onto the surface of the semiconductor region during the process. I couldn't avoid it. As a result, when the titanium thin film 16 is deposited, a layer containing a large amount of oxygen remains at the interface between the titanium thin film 16 and the semiconductor region. When heat treatment is performed in this state, the layer containing a large amount of oxygen at the interface between the titanium thin film and the semiconductor region suppresses the reaction, and the reaction temperature becomes substantially higher. In addition, this layer becomes an obstacle to a uniform reaction, and the interface between the source region 14& and the semiconductor alloy thin film 14b and the interface between the drain region 15a and the semiconductor alloy thin film 15b become uneven, which causes variations in the operating characteristics of the semiconductor device. It has become.

第3に、堆伊したチタン薄膜16中の放射性元素がソフ
ト・エラーを誘発するという点も大きな問題となってい
る。
Thirdly, another major problem is that radioactive elements in the deposited titanium thin film 16 induce soft errors.

このよう々問題点のため、これまでこの種の半導体装置
とその製造方法は、その利点にも拘らず殆ど実用化さn
ていない。
Due to these problems, this type of semiconductor device and its manufacturing method have rarely been put into practical use, despite their advantages.
Not yet.

本発明の目的は、チタン及び半導体膜の合金膜と半導体
膜とを併用したゲート電極、或は同合金膜と半導体膜と
を併用したソース、ドレイン領域の但−抵抗化を図り、
半導体装置の動作性全体の向上とその安定性並びに歩留
″!すを向上することができる半導体装置の製造方法を
提供することにある。
An object of the present invention is to provide a gate electrode using a combination of an alloy film of titanium and a semiconductor film and a semiconductor film, or a source and drain region using a combination of the same alloy film and a semiconductor film,
It is an object of the present invention to provide a method for manufacturing a semiconductor device that can improve the overall operability of the semiconductor device, its stability, and yield.

〔課題を解決するための手段〕[Means to solve the problem]

上記の問題点を解決するため本発明は、半導体薄膜をゲ
ート絶縁膜上に形成する工程と、この半導体膜の表面に
半導体窒化膜を形成する工程と、この半導体窒化膜中及
び前記半導体薄膜中にチタンをイオン注入する工程と、
熱処理により前記半導体薄膜とチタンとを合金化すると
共に前記半導体窒化膜とチタンとの反応により前記半導
体窒化膜の一部を窒化チタンにする工程とを有している
In order to solve the above problems, the present invention provides a step of forming a semiconductor thin film on a gate insulating film, a step of forming a semiconductor nitride film on the surface of this semiconductor film, and a step of forming a semiconductor thin film in this semiconductor nitride film and in the semiconductor thin film. a step of ion-implanting titanium into the
The method includes a step of alloying the semiconductor thin film and titanium by heat treatment and converting a part of the semiconductor nitride film into titanium nitride by a reaction between the semiconductor nitride film and titanium.

また、ソース領域となる半導体領域とドレイン領域とな
る半導体領域との表面に半導体窒化膜を形成する工程と
、この半導体窒化膜中及び前記2つの半導体領域中にチ
タンをイオン注入する工程と、熱処理により前記2つの
半導体領域とチタンとを合金化すると共に前記半導体窒
化膜の一部を窒化チタンにする工程とを有している。
Further, a step of forming a semiconductor nitride film on the surfaces of a semiconductor region that will become a source region and a semiconductor region that will become a drain region, a step of ion-implanting titanium into this semiconductor nitride film and into the two semiconductor regions, and a heat treatment. The method further includes the step of alloying the two semiconductor regions with titanium and making a part of the semiconductor nitride film titanium nitride.

〔作 用〕[For production]

半導体窒化膜及び半導体膜へのチタン導入をイオン注入
により行なうため、半導体装置内に不要な不純物、酸素
の混入がない。
Since titanium is introduced into the semiconductor nitride film and the semiconductor film by ion implantation, no unnecessary impurities or oxygen are mixed into the semiconductor device.

’t&、半導体窒化膜及びソース、ドレイン領域へのチ
タン導入をイオン注入により行なうため、半導体装置内
に不要な不純物、酸素の混入がない。
Since titanium is introduced into the semiconductor nitride film and the source and drain regions by ion implantation, unnecessary impurities and oxygen are not mixed into the semiconductor device.

〔実施例〕〔Example〕

以下、本発明の実施例を図に従って説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図(、)〜(c)は本発明に係る第1の実施例を示
した半導体装置製造方法の断面図である。図において、
第7図と同一部分については同一符号を付する。17は
イオン注入を行なうチタン人イオン、18は半導体薄膜
にあたる非晶質或は多結晶半導体層、18aはチタンを
イオン注入しなかった半導体層、18bは半導体層18
とイオン注入されたチタンとが合金化したチタン合金層
、19は半導体窒化膜にあたるシリコン窒化膜、19a
はチタン・イオン17をイオン注入した直後のシリコン
窒化膜、19bは熱処理によって形成した窒化チタン膜
である。
FIGS. 1(a) to 1(c) are cross-sectional views of a semiconductor device manufacturing method showing a first embodiment of the present invention. In the figure,
The same parts as in FIG. 7 are given the same reference numerals. 17 is a titanium ion to be ion-implanted, 18 is an amorphous or polycrystalline semiconductor layer corresponding to a semiconductor thin film, 18a is a semiconductor layer in which titanium ions are not implanted, and 18b is a semiconductor layer 18.
and ion-implanted titanium are alloyed, 19 is a silicon nitride film corresponding to a semiconductor nitride film, 19a
19b is a silicon nitride film immediately after ion implantation of titanium ions 17, and 19b is a titanium nitride film formed by heat treatment.

この製造方法では、第1図(a)に示しているように半
導体基板1上に半導体装置を横方向に分離する絶縁膜2
とゲート絶縁膜3とを形成する。その後、ゲート絶縁膜
3上に半導体層18を形成し、更にシリコン窒化膜19
を堆積する。次に同図(b)に示すように半導体層18
中にチタン・イオン17をイオン注入する。そして、こ
の半導体装置を熱処理することにより、半導体層18と
イオン注入されたチタンとを合金化反応させ、またチタ
ンをイオン注入されたシ・リコン窒化膜を窒化チタン膜
19bに改質させる。これにより、同図(C)に示すよ
うに窒化チタン膜19.チタン合金層18b、半導体層
18aの3層構造を形成する。第1図(c)の後は、公
知の製造方法により半導体装置を製造する。
In this manufacturing method, as shown in FIG.
and gate insulating film 3 are formed. After that, a semiconductor layer 18 is formed on the gate insulating film 3, and a silicon nitride film 19 is further formed.
Deposit. Next, as shown in the same figure (b), the semiconductor layer 18
Titanium ions 17 are implanted inside. Then, by heat-treating this semiconductor device, the semiconductor layer 18 and the ion-implanted titanium are alloyed and the silicon nitride film into which the titanium ions have been implanted is modified into the titanium nitride film 19b. As a result, the titanium nitride film 19. A three-layer structure including a titanium alloy layer 18b and a semiconductor layer 18a is formed. After FIG. 1(c), a semiconductor device is manufactured by a known manufacturing method.

次に、第2図(a)〜(d)は本発明に係る第2の実施
例を示した半導体装置製造方法の断面図である。
Next, FIGS. 2(a) to 2(d) are sectional views of a semiconductor device manufacturing method showing a second embodiment of the present invention.

図において、第9図と同一部分については同一符号を付
する。20aは第二導電形のソース領域、20bはソー
ス領域20b内に形成された半導体合金薄膜、21aは
第二導電形のドレイン領域、21bはドレイン領域21
&内に形成された半導体合金薄膜である。
In the figure, the same parts as in FIG. 9 are given the same reference numerals. 20a is a source region of a second conductivity type, 20b is a semiconductor alloy thin film formed in the source region 20b, 21a is a drain region of a second conductivity type, and 21b is a drain region 21
It is a semiconductor alloy thin film formed within &.

この製造方法では、第2図(a)に示しているように第
−導電形の半導体基板1上に半導体装置を横方向に分離
する絶縁膜2とゲート絶縁膜3を形成し、更にゲート絶
縁膜3上に半導体層18を形成する。次に同図(b)に
示すようにゲート絶縁膜3及び半導体層18を所定の寸
法に加工した後、この表面を絶縁層13で覆う。続いて
、ソース、ドレインとなる領域に第二導電形の不純物を
イオン注入し、その後この領域の不純物を活性化するた
め、所定の温度で熱処理を行なう。そして、ソース領域
及びドレイン領域上にシリコン窒化膜19を堆積する。
In this manufacturing method, as shown in FIG. 2(a), an insulating film 2 and a gate insulating film 3 for laterally separating semiconductor devices are formed on a semiconductor substrate 1 of a -th conductivity type. A semiconductor layer 18 is formed on the film 3. Next, as shown in FIG. 3B, after processing the gate insulating film 3 and the semiconductor layer 18 to predetermined dimensions, the surfaces thereof are covered with an insulating layer 13. Next, impurities of the second conductivity type are ion-implanted into the regions that will become the sources and drains, and then heat treatment is performed at a predetermined temperature in order to activate the impurities in these regions. Then, a silicon nitride film 19 is deposited on the source and drain regions.

次に、同図(C)に示すようにソース領域及びドレイン
領域上のシリコン窒化膜19とソース領域及びドレイン
領域とに所定の量のチタンをイオン注入する。その後、
ソース領域とドレイン領域との不純物を活性化するため
に実施した熱処理の温度よりも低い所定の温度で所定の
時間熱処理して、ソース領域、ドレイン領域の半導体と
チタンとの合金を形成すると共に、シリコン窒化膜19
の一部を窒化チタン膜に19bに改質する。そして、同
図(d)に示すように絶縁層7を形成し、その後コンタ
クトホールを形成してソース電極8とドレイン電極9と
を形成する。なお、同図(C)の工程でチタンをイオン
注入する領域として半導体層18を含んでいてもよい。
Next, as shown in FIG. 2C, a predetermined amount of titanium ions are implanted into the silicon nitride film 19 on the source and drain regions and into the source and drain regions. after that,
Heat treatment is performed for a predetermined time at a predetermined temperature lower than the temperature of the heat treatment performed to activate impurities in the source region and the drain region, and an alloy of the semiconductor and titanium in the source region and the drain region is formed. Silicon nitride film 19
A part of the titanium nitride film is modified into a titanium nitride film 19b. Then, as shown in FIG. 4(d), an insulating layer 7 is formed, and then contact holes are formed to form a source electrode 8 and a drain electrode 9. Note that the semiconductor layer 18 may be included as a region into which titanium ions are implanted in the step shown in FIG.

第3図は従来の製造方法と本発明の製造方法とを比較す
るために製作した半導体装置の断面図である。図におい
て、31は第−導電形の半導体基板、32は半導体基板
31内に形成された第二導電形の半導体層、33はチタ
ン・シリサイド層、34は窒化チタン膜、35は絶縁膜
、36は電極、37は電極端子である。
FIG. 3 is a cross-sectional view of a semiconductor device manufactured to compare the conventional manufacturing method and the manufacturing method of the present invention. In the figure, 31 is a semiconductor substrate of a second conductivity type, 32 is a semiconductor layer of a second conductivity type formed in the semiconductor substrate 31, 33 is a titanium silicide layer, 34 is a titanium nitride film, 35 is an insulating film, and 36 is a titanium silicide layer. is an electrode, and 37 is an electrode terminal.

さて、この第3図の半導体装置を用いて得られ特性を図
に従って説明する。第4図は、第3図の半導体層32を
p 形、半導体層31をn形に形成したp −n接合の
逆方向電流対逆方向電圧特性を示す特゛性図である。図
において、記号Aは本発明の製造方法を用いた場合の特
性、記号Bは従来の製造方法を用いた場合の特性、記号
Cはチタン・シリサイド層33を形成しなかった場合の
特性である。なお、p −n接合の接合面積を2.5 
x I O’μmとし、主な製作条件を表1に示す。p
 −n接合の逆方向電流を印加電圧−5Vで比較すると
、従来の製造方法でチタン・シリサイド層33を形成す
ると逆方向電流値が約1桁増加するのに対し、本発明の
製造方法で製作すると逆方向電流の増加が少なく、特性
の劣化が少ないことがわかる。
Now, the characteristics obtained using the semiconductor device of FIG. 3 will be explained according to the diagram. FIG. 4 is a characteristic diagram showing the reverse current versus reverse voltage characteristics of a p-n junction in which the semiconductor layer 32 of FIG. 3 is formed to be p-type and the semiconductor layer 31 is formed to be n-type. In the figure, symbol A is the characteristic when the manufacturing method of the present invention is used, symbol B is the characteristic when the conventional manufacturing method is used, and symbol C is the characteristic when the titanium silicide layer 33 is not formed. . Note that the junction area of the p-n junction is 2.5
x I O'μm, and the main manufacturing conditions are shown in Table 1. p
Comparing the reverse current of the -n junction at an applied voltage of -5V, it is found that when the titanium silicide layer 33 is formed using the conventional manufacturing method, the reverse current value increases by approximately one order of magnitude, whereas when the titanium silicide layer 33 is formed using the manufacturing method of the present invention, the reverse current value increases by approximately one order of magnitude. It can be seen that there is little increase in reverse current and little deterioration in characteristics.

第5図は、第3図の半導体層32をn形、半導体基板を
p形に形成したn −p接合の逆方向電流対逆方向電圧
特性を示す特注図である。図において、第4図と同様に
記号Aは本発明の特性、記号Bは従来の特性、記号Cは
チタン・シリサイド層33を形成しなかった場合の特性
である。なお、n −p接合の接合面積を2.5 X 
10 μmとし、主な製作条件を表2に示す。n −p
接合の逆方向電流を印加電圧5vで比較すると、従来の
製造方法でチタン・シリサイド層33を形成すると逆方
向電流値が約6桁増加するだけでなく、降伏電圧が劣化
するのに対し、本発明の製造方法で製作すると逆方向電
流の増加を約2桁に抑えることができ、また降伏電圧の
劣化もないことがわかる。
FIG. 5 is a custom-made diagram showing the reverse current versus reverse voltage characteristics of an n-p junction in which the semiconductor layer 32 of FIG. 3 is of n-type and the semiconductor substrate is of p-type. In the figure, as in FIG. 4, symbol A is the characteristic of the present invention, symbol B is the conventional characteristic, and symbol C is the characteristic when the titanium silicide layer 33 is not formed. Note that the junction area of the n-p junction is 2.5
The main manufacturing conditions are shown in Table 2. n-p
Comparing the reverse direction current of the junction at an applied voltage of 5 V, it is found that forming the titanium silicide layer 33 using the conventional manufacturing method not only increases the reverse current value by about 6 orders of magnitude but also degrades the breakdown voltage, whereas this It can be seen that when manufactured using the manufacturing method of the invention, the increase in reverse current can be suppressed to about two digits, and there is no deterioration in breakdown voltage.

表 1 /−− 表2 〔発明の効果〕 以上説明のように本発明は、次の効果を有している。Table 1 /-- Table 2 〔Effect of the invention〕 As explained above, the present invention has the following effects.

(a)半導体薄膜へのチタン導入をイオン注入により行
なうので、半導体装置内に不要な不純物の混入をもたら
さない。このため、チタンを導入した層の低抵抗化を図
れると同時に半導体装置の動作特性の劣化を防止でき、
歩留まりが向上する。
(a) Since titanium is introduced into the semiconductor thin film by ion implantation, unnecessary impurities are not mixed into the semiconductor device. Therefore, it is possible to lower the resistance of the layer containing titanium, and at the same time prevent deterioration of the operating characteristics of the semiconductor device.
Yield is improved.

(b)  イオン注入を用いてチタンを直接半導体薄膜
に導入するので、従来の製造方法のようにチタン膜と半
導体膜との界面に存在する多1の酸素の層により反応が
阻害されることがない。このため、例えばチタンとシリ
コンとを合金化する場合、従来より100〜150度低
い700℃程度で合金化できる。
(b) Since titanium is directly introduced into the semiconductor thin film using ion implantation, the reaction is not inhibited by a layer of oxygen present at the interface between the titanium film and the semiconductor film, unlike in conventional manufacturing methods. do not have. Therefore, for example, when titanium and silicon are alloyed, they can be alloyed at a temperature of about 700°C, which is 100 to 150°C lower than the conventional temperature.

(c)イオン注入によりチタンを半導体薄膜に直接導入
するので、本来反応の進み方は均一であり、合金化した
面と半導体薄膜との界面が滑らかになる。これにより、
半導体装置の歩留まりを改善することができる。
(c) Since titanium is directly introduced into the semiconductor thin film by ion implantation, the reaction progresses essentially uniformly, and the interface between the alloyed surface and the semiconductor thin film becomes smooth. This results in
The yield of semiconductor devices can be improved.

(d)’M化チタンをチタンのイオン注入後の熱処理に
より同時に形成できるので、工程の簡単化を図ることが
できる。
(d) 'M titanium oxide can be formed at the same time by heat treatment after titanium ion implantation, so the process can be simplified.

また、次のような効果を有する。Moreover, it has the following effects.

(、)  ソース領域及びドレイン領域となる半導体領
域へのチタン導入をイオン注入によフ行なうので、半導
体装置内に不要な不純物の混入をもたらさない。このた
め、チタンを導入した半導体領域の低抵抗化を図れると
同時に半導体装置の動作特性の劣化を防止でき、歩留ま
りが向上する。
(,) Since titanium is introduced into the semiconductor regions that will become the source and drain regions by ion implantation, unnecessary impurities are not introduced into the semiconductor device. Therefore, it is possible to reduce the resistance of the semiconductor region into which titanium is introduced, and at the same time prevent deterioration of the operating characteristics of the semiconductor device, thereby improving the yield.

(f)  イオン注入を用いてチタンを直接ソース領域
及びドレイン領域となる半導体領域に導入するので、従
来の製造方法のようにチタン膜と半導体層との界面に存
在する多量の酸素の層により反応が阻害されることがな
い。このため、例えばチタンとシリコンとを合金化する
場合、従来より100〜150度低い700℃程度で合
金化できる。
(f) Since titanium is directly introduced into the semiconductor region that will become the source and drain regions using ion implantation, the reaction occurs due to the large amount of oxygen layer present at the interface between the titanium film and the semiconductor layer, unlike in conventional manufacturing methods. is not hindered. Therefore, for example, when titanium and silicon are alloyed, they can be alloyed at a temperature of about 700°C, which is 100 to 150°C lower than the conventional temperature.

請 従来より低温で合金化できるため、合金化の過程で
半導体装置のソース、ドレイン領域等の不純物濃度分布
に殆ど影響を与えることがない。
Since alloying can be performed at a lower temperature than before, the alloying process has almost no effect on the impurity concentration distribution in the source and drain regions of the semiconductor device.

これは、例えば半導体装置を小型化するにお次って必要
な浅いソース・ドレイン接合を形成する上で極めて有利
である。
This is extremely advantageous, for example, in forming shallow source/drain junctions that are necessary as semiconductor devices are miniaturized.

(h)  イオン注入によりチタンを半導体領域に直接
導入するので、従来の製造方法のようにチタン膜と半導
体領域の界面に存在する多量の酸素の層により反応が阻
害されることがない。このため、例えばチタンとシリコ
ンとを合金化する場合、従来より100〜150度低い
700℃程度で合金化できる。
(h) Since titanium is directly introduced into the semiconductor region by ion implantation, the reaction is not inhibited by a large layer of oxygen existing at the interface between the titanium film and the semiconductor region, unlike in conventional manufacturing methods. Therefore, for example, when titanium and silicon are alloyed, they can be alloyed at a temperature of about 700°C, which is 100 to 150°C lower than the conventional temperature.

(1)  イオン注入によりチタンを半導体領域に「液
導入するので、本来反応の進み方は均一であり合金化し
た面と半導体領域との界面が滑らかになる。これにXり
、半導体装置の歩留まりを改善することができる。
(1) Since titanium is introduced into the semiconductor region by ion implantation, the reaction progresses uniformly and the interface between the alloyed surface and the semiconductor region becomes smooth. can be improved.

(J)  窒化チタンをチタンのイオン注入後の熱処理
により同時に形成できるので、工程の簡単化を図ること
ができる。
(J) Since titanium nitride can be formed simultaneously by heat treatment after titanium ion implantation, the process can be simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(、)〜(c>は本発明に係る第1の実施例を示
した半導体装置製造方法の断面図、第2図(a)〜(d
)は本発明に係る第2の実施例を示した半導体装置製造
方法の断面図、第3図は従来の製造方法と本発明の製造
方法とを比較するために製作した半導体装置の断面図、
第4図及び第5図は第3図の半導体装置を用いて測定、
シ念逆方向電流対逆方向電圧の特性図、第6図はゲート
に窒化チタン膜を用いた従来の半導体装置の断面図、第
7図(a)〜(、)は第6図における半導体装置の製造
方法を示した断〜(、)は第8図における半導体装置の
製造方法を示した断面図、第10図は半導体装置の不純
物の動きを示した断面図である。 1・・・・単結晶半導体基板、2・・・・絶縁膜、3・
・・・ゲート絶縁膜、7・・・・絶縁膜、8・・・・ソ
ース電極、9・・・・ドレイン電極、13・・・・絶縁
層、18・・・・半導体層、18a・・・・チタンをイ
オン注入しなかった半導体層、18b・・・・合金化し
たチタン合金層、19・・・・シリコン窒化膜、19a
・・・・チタン・イオン17をイオン注入した百後のシ
リコン窒化膜、19b−・・・窒化チタン膜、20a・
・・・ソー2領域、20b 、 21b・・・・半導体
合金薄膜、21a・・・・ドレイン領域。 代理人 山川政樹(eジ)1名) 第1図 第2図 造2r代n1電シ方((A) 第7図 第8図
1(a) to (c> are cross-sectional views of a semiconductor device manufacturing method showing a first embodiment of the present invention, and FIGS. 2(a) to (d)
) is a cross-sectional view of a semiconductor device manufacturing method showing a second embodiment of the present invention, and FIG. 3 is a cross-sectional view of a semiconductor device manufactured to compare the conventional manufacturing method and the manufacturing method of the present invention.
Figures 4 and 5 are measured using the semiconductor device shown in Figure 3.
Figure 6 is a cross-sectional view of a conventional semiconductor device using a titanium nitride film for the gate, and Figures 7 (a) to (,) are the semiconductor device in Figure 6. 8 is a cross-sectional view showing the manufacturing method of the semiconductor device in FIG. 8, and FIG. 10 is a cross-sectional view showing the movement of impurities in the semiconductor device. 1... Single crystal semiconductor substrate, 2... Insulating film, 3...
... Gate insulating film, 7... Insulating film, 8... Source electrode, 9... Drain electrode, 13... Insulating layer, 18... Semiconductor layer, 18a... ...Semiconductor layer without titanium ion implantation, 18b...Alloyed titanium alloy layer, 19...Silicon nitride film, 19a
...Silicon nitride film after ion implantation of titanium ions 17, 19b-...Titanium nitride film, 20a.
...Saw 2 region, 20b, 21b...Semiconductor alloy thin film, 21a...Drain region. Agent: Masaki Yamakawa (e-ji) 1 person) Fig. 1 Fig. 2 Zozo 2r generation n1 electrician ((A) Fig. 7 Fig. 8

Claims (2)

【特許請求の範囲】[Claims] (1)半導体薄膜をゲート絶縁膜上に形成する工程と、 この半導体薄膜の表面に半導体窒化膜を形成する工程と
、 この半導体窒化膜中及び前記半導体薄膜中にチタンをイ
オン注入する工程と、 熱処理により前記半導体薄膜と前記チタンとを合金化す
ると共に、前記半導体窒化膜と前記チタンとの反応によ
り前記半導体窒化膜の一部を窒化チタンにする工程とを
有することを特徴とする半導体装置の製造方法。
(1) a step of forming a semiconductor thin film on the gate insulating film; a step of forming a semiconductor nitride film on the surface of the semiconductor thin film; a step of implanting titanium ions into the semiconductor nitride film and into the semiconductor thin film; A semiconductor device comprising the steps of alloying the semiconductor thin film and the titanium by heat treatment, and converting a part of the semiconductor nitride film into titanium nitride by a reaction between the semiconductor nitride film and the titanium. Production method.
(2)ソース領域となる半導体領域とドレイン領域とな
る半導体領域との表面に半導体窒化膜を形成する工程と
、 この半導体窒化膜中及び前記2つの半導体領域中にチタ
ンをイオン注入する工程と、 熱処理により前記2つの半導体領域と前記チタンとを合
金化すると共に、前記半導体窒化膜と前記チタンとの反
応により前記半導体窒化膜の一部を窒化チタンにする工
程とを有することを特徴とする半導体装置の製造方法。
(2) a step of forming a semiconductor nitride film on the surfaces of a semiconductor region that will become a source region and a semiconductor region that will become a drain region; and a step of ion-implanting titanium into this semiconductor nitride film and into the two semiconductor regions; A semiconductor characterized by comprising the steps of alloying the two semiconductor regions and the titanium by heat treatment, and converting a part of the semiconductor nitride film into titanium nitride by a reaction between the semiconductor nitride film and the titanium. Method of manufacturing the device.
JP11603088A 1988-05-13 1988-05-13 Method for manufacturing semiconductor device Expired - Fee Related JPH0671010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11603088A JPH0671010B2 (en) 1988-05-13 1988-05-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11603088A JPH0671010B2 (en) 1988-05-13 1988-05-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01286468A true JPH01286468A (en) 1989-11-17
JPH0671010B2 JPH0671010B2 (en) 1994-09-07

Family

ID=14677017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11603088A Expired - Fee Related JPH0671010B2 (en) 1988-05-13 1988-05-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0671010B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer

Also Published As

Publication number Publication date
JPH0671010B2 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
JPH034527A (en) Manufacture of semiconductor element
JPH06302542A (en) Low-resistance contact structure for semiconductor device and forming method therefor
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
KR960000360B1 (en) Low contact resistance process
JP2790157B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH03227516A (en) Manufacture of semiconductor device
JPH01286468A (en) Manufacture of semiconductor device
JP4730993B2 (en) Method for forming conductive line of semiconductor element
JP2575314B2 (en) Method for manufacturing semiconductor device
JPS609160A (en) Semiconductor device and manufacture thereof
JPS6276560A (en) Manufacture of semiconductor device
JPH1064898A (en) Manufacturing method of semiconductor device
US6348413B1 (en) High pressure N2 RTA process for TiS2 formation
JP2838315B2 (en) Semiconductor device and manufacturing method thereof
JPH03165066A (en) Polycrystalline silicon thin film transistor and manufacture thereof
KR960000518B1 (en) Mosfet manufacturing process
JP3416205B2 (en) Semiconductor device and manufacturing method thereof
JPH0227769A (en) Semiconductor device
JPS60138973A (en) Manufacture of insulated gate type field effect transistor
JP2857170B2 (en) Method for manufacturing semiconductor device
JPS61248476A (en) Manufacture of semiconductor device
JPH07221044A (en) Manufacture of semiconductor device
JPS61225838A (en) Forming method for electrode wirings
JPH0669156A (en) Manufacture of semiconductor integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees