JPH01273153A - 仮想記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は仮想記憶機構を有する計算機システムにおける
仮想記憶制御方式に係り、特に、実記憶システムから容
易に移行でき、オーバヘッドの少ない仮想記憶制御方式
に関する。

〔従来の技術〕

一般に、計算機システムにおける仮想記憶システムは、
実記憶システムと比べて、以下の点が優れている。

■実記憶の利用効率がよい。

■実記憶容量より大きな１プログラムを実行できる。

■主記憶保護機能が高い。

従って、実記憶システムから仮想記憶システムに移行す
ることにより、上記利点を具備することが可能となる。

従来、計算機システムの仮想記憶制御方式については、
千田著、近代科学社発行、ｒＭＶｓの機能と構造」、第
５真から第９頁において述べられているように、ただ、
一つの仮想空間を用いる単一仮想空間方式と複数の仮想
空間を用いる多重仮想空間方式とが知られている。

単一仮想空間方式では、同時に実行する複数のプログラ
ムを１つの空間にロードするのに対し、多重仮想空間方
式ではそれぞれ１つのプログラム毎に１つの空間を割り
当てるので広い空間を使用できる。

一方、実記憶システムから仮想記憶システムに移行する
場合、単一仮想空間方式の方が容易である。この理由は
次の通りである。

■単一仮想空間方式は実記憶システムと同様、一つの空
間しか持たないので、実記憶システムのメモリ割り付は
法がその侭使える。

■Ｏ８からユーザプログラム領域をアクセスするのに、
多重仮想空間方式のようにアドレスのほかに空間を指定
しなくて済む。実記憶システム同様、アドレスだけで一
意にアクセスしたいメモリが決まる。

（発明が解決しようと午る課題〕 多重仮想空間方式では、Ｏ８がユーザ領域内（個々の仮
想空間内）の制御テーブルやバッファを管理するのに、
仮想空間アドレスのほかに仮想空間を特定するための空
間番号を合わせて覚えておく必要があり、他空間のアド
レスを参照するときに空間切り替えのオーバヘッドが発
生する。これに対し、単一仮想空間方式では実記憶シス
テム同様アドレスだけを管理すればよいからである。

しかしながら、単一仮想空間方式は多重仮想空間方式に
比べ次のような欠点を持つ。すなわち、単一仮想空間方
式では異なるユーザプログラム間で主記憶を保護するた
め、主記憶をＣＰＵに設けた保護キーにより分割し、実
行時に、アドレス変換テーブル（プログラム毎に設けた
仮想アドレス→実アドレス変換テーブル）上のロックの
値（ＪＯＢ値）と主記憶の保護キーの値が一致した場合
のみ主記憶をアクセス可能としている。このため、計算
機で保持しているキーの上限数よりユーザプログラムの
数（ＪＯＢ数）が例えば１００及至２００のように多く
なると実行ユーザプログラムの切り替え時に保護キーを
動的に入れ替えなければならないので、その分オーバヘ
ッドが大きくなる′。また、キーの上限数を同時実行可
能とするユーザプログラム数分にすると、キー、とロッ
クの比較時間が長くなると共に主記憶上のアドレス変換
テーブルも太き（なり、アドレス変換時開テーブルの参
照時間が長くなる。その結果仮想アドレスから物理アド
レス（実アドレス）への変換が遅くなってしまうのでキ
ーの数は一般に１６程度に制限されている。一方、多重
仮想空間方式ではユーザプログラム毎に独立した空間を
割り付けることによりユーザプログラム間の主記憶保護
を行なうのでそのようなオーバヘッドは存在しない。

以上のように、従来の仮想記憶制御方式では、単一仮想
空間方式の場合、キーの入れ替えの必要があり、また、
多重仮想空間方式の場合、空間番号により各空間を管理
する必要があり、その結果、キー切り替え時又は空間切
り替え時にオーバヘッドが発生する等、どちらの方式も
実記憶システムから移行するには問題がある。

従って、本発明の目的は、上記従来技術の問題点を解消
し、実記憶システムから容易に移行でき、オーバヘッド
の少ない仮想記憶制御方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は、まず基本発明（第
１発明）として、仮想記憶制御方式において、複数の仮
想空間を設け、それぞれの仮想空間には、オペレーティ
ングシステム及び相互に記憶保護可能な数だけの（数基
内の）ユーザプログラムを順にマツプする。（例えば、
キーの種類が８個の計算機では、１つの仮想空間に７個
のユーザプログラムをマツプし、残りの１つのキーは○
Ｓ　ｗ４域の保護に用いる。また、リング・プロテクシ
ョン機構の計算機では、１つのユーザプログラムだけを
マツプする。）この際に、各々のユーザプログラム領域
は、異なる仮想空間の間でも各ユーザプログラム領域が
重複しないように（各々のユーザプログラムの仮想アド
レスが重複しないように）割り付けられる。そして、各
々のユーザプログラムは、該ユーザプログラムがマツプ
されている仮想空間で実行させるように構成する。

また、本発明は、第２発明として、上記第１発明におけ
る複数の仮想空間に加え、別の仮想空間を設ける。この
追加された別の仮想空間には、オペレーティングシステ
ム及び全てのユーザプログラムをマツプし、この仮想空
間でオペレーティングシステムを実行させるように構成
する。

〔作用〕

上記構成に基づく作用を説明する。

上記第１発明において、１つの仮想空間には相互に保護
可能な数（キー数）以内のユーザプログラムだけがマツ
プされていて、ユーザプログラムは同一空間に配置して
も相互に記憶保護可能となっており、かつ上記保護可能
な数を超える他のユーザプログラムは別の仮想空間にマ
ツプしているので、ユーザプログラム実行中に他のユー
ザプログラムの領域を過ってアクセスするのを防ぐこと
ができる。従って、単一仮想空間方式のようにユーザプ
ログラムの数が多くなっても主記憶の保護キーを入れ替
えるオーバヘッドは生じない。また、各々のユーザプロ
グラムの仮想アドレスは、同一の仮想空間は勿論、異な
る仮想空間の間でも重複することがないので、仮想空間
が異なってもユーザプログラム領域は仮想アドレスだけ
で特定でき、それゆえ、Ｏ８は多重仮想空間方式のよう
に空間識別子を合わせて管理しなくてもすむ。即ち、各
々のユーザプログラムの仮想アドレス（例えばその上位
ビット）は、それ自体空間識別子としての機能を兼ねて
いるものである。

また、上記第２発明では、上記複数の仮想空間に追加し
て、更に、全部のユーザプログラムをマツプした別の仮
想空間を設け、ＯＳを該別の仮想空間で実行させること
により、該別の仮想空間でＯ５は全てのユーザプログラ
ム領域を直接アクセスできるので、ユーザプログラム領
域がマツプされている仮想空間を仮想アドレスから求め
る必要はなくなる。

〔実施例〕

最初に、具体的な実施例を説明する前に、本発明の概要
を、従来技術と比較して説明する。

本発明が従来の単一仮想空間方式と異なるのは複数の仮
想空間を設けていることで明らかである。

また、従来の多重仮想空間方式との違いを第６図及び第
７図を用いて説明する。第６図に示すように、従来の多
重仮想空間方式では、それぞれのユーザプログラム領域
の仮想アドレスの重複を許しているが、本発明では重複
しないように割り付けている。従って、Ｏ３がユーザプ
ログラム領域のアドレスを特定するのに、第７図（ａ）
に示すように、従来の多重仮想空間方式では仮想アドレ
スのほかに空間識別子を指定しなくてはならないのに対
し、本発明では第７図（ｂ）に示すように仮想アドレス
の上位フィールドが空間識別子を兼ねているので、仮想
アドレスのほかに空間識別子を合わせて管理する必要は
ない。なお、本発明は、ユーザプログラム領域のメモリ
割り付は方法を限定するものではな（、前記仮想アドレ
スの空間識別子フィールドの長さは可変長として取り扱
う。

本発明ではさらに、前記複数の仮想空間のほかに、別の
仮想空間を１面追加し、該別の仮想空間にＯ５及び、全
てのユーザプログラムを前記複数の仮想空間と重複して
マツプし、Ｏ３を該別の仮想空間で実行させることによ
り、Ｏ３から全てのユーザプログラム領域を該別の仮想
空間でアクセス可能とする。ユーザプログラムは該別の
仮想空間では実行させない。

次に、本発明の実施例を図面によって説明する。

第１図は、本実施例における仮想空間内のプｔ′１グラ
ムの配置を示す図である。仮想空間ｌにはＯ８５および
第２図に示す全てのユーザプログラム、すなわちユーザ
プログラム６ないし１０をアドレス領域が重ならないよ
うにマツプする。仮想空間２にはＯ３５およびユーザプ
ログラム６ないし８をマツプする。仮想空間３にはＯ３
５およびユーザプログラム９およびユーザプログラム１
０をマツプする。この場合、本実施例の特徴としてユー
ザプログラム６〜８とユーザプログラム９〜１０とは、
同一空間内だけでなく、異なる空間２と３の間でも、ア
ドレス領域が相互に重複しないようになっている。第２
図はプログラムの構成を示す図である。０３５の下でユ
ーザプログラム６ないし１０が動作している。第３図は
、変換テーブルを用いて、上記仮想空間を実現するため
の仮想アドレスから物理アドレス（実アドレス）へのア
ドレス変換手順を示す図である。第３図では、ある１つ
のプログラムについて必要な変換手順のみを示している
が、実際にはプログラム毎に異なる変換テーブルが用い
られる。仮想アドレス２０は３２ビツト長である。セグ
メント・テーブル・ポインタ５ＴＰ２１はセグメント・
テーブル５Ｔ２２の先頭物理アドレス（テーブル５Ｔ２
２の存在する位置の先頭実アドレス）を示すレジスタで
ある。

５Ｔ２２は１０２４個（２１°個）のエントリ５ＴＥ２
３を有し、それぞれのエントリ２３はページテーブルＰ
Ｔ２４の先頭物理アドレス（テーブルＰＴ２４が存在す
る位置の先頭実アドレス）を示す。仮想アドレス２０の
上位１０ビツトは、５ＴＥ２３のエントリ・ナンバを表
しておリアドレス変換時、仮想アドレス２０の上位１０
ビツトにより当該エントリ・ナンバの５ＴＥ２３の一つ
が選択される。ＦＴ２４は１０２４個（２１°個）のエ
ントリＰＴＥ２５を有し、それぞれのＰＴＨ２５は仮想
アドレス２０に対応する物理アドレス２８の上位２０ビ
・ントを示すＰＮフィールド２６および記憶保護データ
を示す２ビット長のにフィールド（キー・フィールド）
２７を含む。仮想アドレス２０の第１２〜第２１ビツト
の範囲の１０ビツトは、ＰＴＨ２５のエントリ・ナンバ
を表しており、アドレス変換時、仮想アドレス２０の第
１２ビツトから第２１ビツトまでの１０ビツトによりＰ
Ｔ２４のＰＴＨ２５の一つ（当１亥エントリ・ナンバに
相当するエントリ）が選択される。物理アドレス２日は
３２ビット長であり、アドレス変換の結果仮想アドレス
２０の下位１２ビツトがそのまま物理アドレス２８の下
位１２ビツトに反映され、選択されたＰＴＨ２５内のＰ
Ｎフィールド２６が示す物理アドレス上位２０ビツトが
物理アドレス２８の上位２０ビツトに反映され、３２ビ
ツト長の物理アドレス（実主メモリ上のアドレス）２８
が生成される。制御レジスタ２９はプログラム実行時の
メモリへの２ビツト長のアクセスＪｔｉ−３０（当該プ
ログラムからのみ主メモリへアクセスでき他プログラム
からはアクセスできない権利、つまり、ロック）を含む
レジスタである。制御レジスタ２９内のアクセス権３０
と選択されたＰＴＨ２５のにフィールド２７の記憶保護
データとが比較され両者の値が一致した場合のみ仮想ア
ドレス２０が示す主記憶へのアクセスが可能となる。但
し、アクセス権の値“０”は特別であり、Ｋフィールド
の値にかかわらず任意の仮想アドレス２０が示すメモリ
へのアクセスが可能である。これは、Ｏ３実行時に全て
のユーザプログラム領域をアクセスできるようにするた
めである。また、ユーザプログラムからＯ５に制御が移
ったとき自動的にアクセス権３０の値は“０″になるよ
うになっている。

第４図は第１図の各プログラム領域に対応するＰＴＨ，
２５のにフィールド２７の値を示す表である。

この実施例では、Ｋフィールドは前記のように２ビット
であって、１つの仮想空間にオペレーティングシステム
Ｏ８と、ユーザ側から実行できるプログラムとして、最
大３個までのユーザプロ、ダラムとを指定できる場合を
示している。但し、ユーザプログラム６とユーザプログ
ラム９はにフィールドの値が共に“１”となっており、
仮想空間１において両者のにフィールドの値が重複して
しまうが、仮想空間１では後述するようにＯ３５しか実
行しないのでユーザプログラム実行時の主記憶保護の問
題とはならない。同様のことがユーザプロクラム７とユ
ーザプログラム１０についてもいえる。第５図は第１図
に示す仮想空間１．　２．　３をマツプするためのセグ
メント・テーブルＳＴおよびページ・テーブルＰＴの関
係を示す図である。

ここでは、１つのセグメント・テーブルを１つの空間に
対応させ、１つのページ・テーブルを１つのユーザプロ
グラム又はＯ８に対応させている。

５Ｔ４０は仮想空間１を、ＳＴ４１は仮想空間２を、Ｓ
Ｔ４２は仮想空間３をそれぞれマツプするためのセグメ
ント・テーブルである。セグメント・テーブル５Ｔ４０
．４１．４２の１つ１つは、第３図のセグメント・テー
ブル５Ｔ２２に相当する。

ＰＴ４５は０３５を、ＰＴ４６はユーザプログラム６を
、ＰＴ４１はユーザプログラム７を、ＰＴ４８はユーザ
プログラム８を、ＰＴ４９はユーザプログラム９を、Ｐ
Ｔ５０はユーザプログラム１０をそれぞれマツプするた
めのページ・テーブルである。ページ・テーブルＰＴ４
５〜５０の１つ１つは、第３図のページ・テーブルＰＴ
２４に相当している。Ｏ３５は各仮想空間に共通してマ
ツプするため、Ｓｒ１０ないし５Ｔ４２は同じＰＴ４５
をポイントしている。ユーザプログラム６ないしユーザ
プログラム８は仮想空間１および仮想空間２にマツプさ
れるため、５Ｔ４０およびＳｒ１１は共にＰＴ４６ない
しＰＴ４８をポイントしている。同様に、ユーザプログ
ラム９ないしユーザプログラム１０は仮想空間１および
仮想空間３にマツプされるため、Ｓｒ１０およびＳｒ１
２は共にＰＴ４９ないしＰＴ５０をポイントしている。

なお前述のように、すべてのユーザプログラム６〜１０
は、異なる仮想空間の間でもアドレス領域が重複するこ
とはないので、仮想アドレス２０の上位ビット（各ユー
ザプログラム毎に異なる）を見れば、それが所属してい
る空間がどれであるかわかる。即ち、この上位ビットは
、空間識別子を兼ねているということができる。

以下、Ｏ３５がユーザプログラム６を選択・実行させ、
ユーザプログラム６がＯ３５に外部記憶装置（図には示
していない）からのデータ入力サービスを要求し、次に
Ｏ８５がユーザプログラム１０を選択・実行させた場合
を例にとり本実施例の動作を説明する。Ｏ３５がプログ
ラムのスケジュールを行ないユーザプログラム６を選択
すると、５ＴＰ２１に、ユーザプログラム６が存在する
仮想空間２をマツプしている５Ｔ４１のアドレス（前述
のように先頭物理アドレス）を設定する。以後、アドレ
ス変換はＳｒ１１を元に行なわれ、仮想空間２が選択さ
れる。次に、制御レジスタ２９のアクセス権３０に値“
１”を設定すると同時にユーザプログラム６に制御を移
す。ユーザプログラム６に制御が移った時点では、アク
セス権３０の値はｕ　１　ｎになっているので、ＰＴＥ
のにフィールドの値が１ｎであるユーザプログラム６（
第４図参照）の領域にはアクセスできるが、同じ仮想空
間２にマツプされているユーザプログラム７あるいはユ
ーザプログラム８の領域には第４図に示すようににフィ
ールドの値が異なるためアクセスすることができない。

ユーザプログラム６は処理を行ないバッファ・アドレス
を指定し、外部記憶装置からのデータ入力サービスを要
求し、Ｏ３５に制御を戻す。０３５に制御が戻ったとき
、自動的に制御レジスタ２９のアクセス権３０の値は“
°０″に切り替わる。Ｏ３５は、５ＴＰ２１に５Ｔ４０
のアドレスを設定し、仮想空間１に切り替える。

Ｏ５５は内部テーブルに、前記指定されたバッファ・ア
ドレスを格納してから、外部記憶装置を起動し、再びプ
ログラムのスケジュールを行ないユーザプログラム１０
を選択する。５ＴＰ２１にユーザプログラム１０が存在
する仮想空間３をマツプしているＳｒ１２のアドレスを
設定する。次に、制御レジスタ２９のアクセス権３０に
値“２”を設定すると同時にユーザプログラム１０に制
御を移す。ユーザプログラム１０が処理を行なうが、処
理中に先に起動した外部記憶装置からの完了割り込みが
発生すると、−旦、Ｏ３５に制御が戻る。

この場合も、自動的に制御レジスタ２９のアクセス権３
０の値は“０”に切り替わる。Ｏ３５は、５ＴＰ２１に
５Ｔ４０のアドレスを設定し、仮想空間１に切り替え、
内部テーブルに格納しておいたバッファ・アドレスを取
り出し、読み込んだデータをユーザプログラム６の領域
の指定されたバッファに書き込む。このようにＯ８５は
全てのユーザプログラムがマツプされている仮想空間１
でユーザプログラム領域にアクセスするので、バッファ
・アドレスを管理しておくのに実行時の仮想空間の識別
子を覚えておく必要はない。そして、再びプログラムの
スケジュールを行ないユーザプログラム６を選択し、５
ＴＰ２１にユーザプログラム６が存在する仮想空間２を
マツプする５Ｔ４１のアドレスを設定する。次に、制御
レジスタ２９のアクセス権３０に値“１”を設定すると
同時にユーザプログラム６に制御を移す。

本実施例によれば、複数のユーザプログラムを同一仮想
空間内に配置することができるので、仮想空間の数を減
らし、アドレス変換テーブルに必要なメモリ容量を小さ
くすることができる。

〔発明の効果〕

以上詳しく述べたように、本発明の仮想記憶制御方式に
よれば、複数の仮想空間を設け、各々のユーザプログラ
ムの仮想アドレスが、異なる仮想空間の間でも重複しな
いようにマツプしたことにより、Ｏ３内でユーザプログ
ラム領域の制御テーブルおよびバッファを管理するのに
、従来の多重仮想空間方式のようにアドレスの外に空間
識別子を合わせて管理する必要がないので、実記憶シス
テムから容易に移行でき、また、従来の単一仮想空間方
式のようにユーザプログラム数の増加により主記憶保護
キーを増加したり入れ替えたりする必要がないので、オ
ーバヘッドの少ない仮想記憶制御方式を実現することが
できる効果を奏する。

また、上記複数の仮想空間に加え、全部のユーザプログ
ラムをマツプした別の仮想空間を設け、ここでＯ３が全
てのユーザプログラム領域をアクセスできるようにした
ことにより、ユーザプログラムのマツプされた仮想空間
を一々仮想アドレスから求める必要がないという効果を
奏する。

【図面の簡単な説明】

第１図は本発明の一実施例における仮想空間の構成を示
す図、第２図はプロ、ダラム構成を示す図、第３図はア
ドレス変換手順を示す図、第４図はプログラムの保護キ
ーを示す図、第５図はアドレス変換テーブルの関係を示
す図、第６図及び第７図は本発明と多重仮想記憶方式と
の違いを示す図である。 １〜３−・−・−・・仮想空間、５・・・・−・・・０
３１６〜１０・−−・ユーザプログラム、２０−・・−
・仮想アドレス、２１・・−・−・・セグメント・テー
ブル・ポインタＳＴＰ、２２゜４０〜４２−−−−−−
−セグメント・テーブルＳＴ、２３・・・・−・セグメ
ント・テーブル・エントリＳＴＥ、２４゜４５〜５０−
・−一一一一ページ・テーブルＰＴ、２５・−・−・・
−ページ・テーブル・エントリＰＴＥ、２８・−・−・
−物理アドレス、２９−・−・−制御レジスタ。 第１図 艷２図 第４図 第５図 第６図 第７図 （ａ）

Claims (1)

1. 【特許請求の範囲】 １、複数の仮想空間と、前記複数の仮想空間の各々に対
   し、オペレーティングシステム及び相互に記憶保護可能
   な数以内のユーザプログラムを、それらのユーザプログ
   ラム領域の仮想アドレスが異なる仮想空間の間でも重複
   しないように順にマップする手段と、前記各々のユーザ
   プログラムを、該ユーザプログラムがマップされている
   空間で実行させる手段とを備えたことを特徴とする仮想
   記憶制御方式。 ２、前記複数の仮想空間に加え、オペレーティングシス
   テム及び全てのユーザプログラムをマップした別の仮想
   空間を設け、前記オペレーティングシステムを前記別の
   仮想空間で実行させるように構成したことを特徴とする
   請求項１記載の仮想記憶制御方式。